JP2003060180A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003060180A
JP2003060180A JP2001247073A JP2001247073A JP2003060180A JP 2003060180 A JP2003060180 A JP 2003060180A JP 2001247073 A JP2001247073 A JP 2001247073A JP 2001247073 A JP2001247073 A JP 2001247073A JP 2003060180 A JP2003060180 A JP 2003060180A
Authority
JP
Japan
Prior art keywords
solid
semiconductor device
state imaging
imaging device
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001247073A
Other languages
English (en)
Inventor
Yoshihiro Kubota
義浩 久保田
Noboru Sakaguchi
登 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001247073A priority Critical patent/JP2003060180A/ja
Publication of JP2003060180A publication Critical patent/JP2003060180A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】 固体撮像素子を搭載した半導体装置として、
好適に小型化、薄形化を図ることができ、部品点数を減
らして製造コストの低減を図る。 【解決手段】 一方の面側に固体撮像素子３０ａが形成
され他方の面側にプロセッサ等の半導体素子３０ｂが形
成された複合型固体撮像素子３０が、前記固体撮像素子
３０ａが形成された面を光透過基板１４に向けて光透過
基板に搭載された半導体装置であって、前記固体撮像素
子３０ａの表面に設けられた電極端子と前記光透過基板
１４の表面に設けられた配線パターン３２とがフリップ
チップ接続により電気的に接続され、前記半導体素子３
０ｂの表面に設けられた電極端子と前記光透過基板１４
の表面に設けられた配線パターン３２とがワイヤボンデ
ィングにより電気的に接続され、前記複合型固体撮像素
子３０が樹脂３６により封止されていることを特徴とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
より詳細には固体撮像素子を搭載した半導体装置に関す
る。
【０００２】
【従来の技術】図７は固体撮像素子を搭載した半導体装
置の従来の構成を示す断面図である。同図で１０は固体
撮像素子、１２は固体撮像素子１０を搭載したパッケー
ジ、１４はパッケージ１２の開口部に装着した光透過窓
としてのガラスリッドである。ガラスリッド１４は封着
剤１６によりパッケージ１２の開口部に封着されてい
る。固体撮像素子１０はワイヤボンディングによりパッ
ケージ１２の内部に形成された配線パターンに電気的に
接続され、配線パターンはパッケージ１２に設けられた
外部接続端子（不図示）に接続されて固体撮像素子１０
が制御される。
【０００３】図７に示す受光装置は固体撮像素子を搭載
した受光装置としてはもっとも基本的な構成となるもの
で、最近は固体撮像素子とともにプロセッサ等のＬＳＩ
や抵抗、コンデンサといった回路部品をモジュール化し
て搭載した半導体装置製品が提供されるようになってき
ている。図８は、モジュール化した半導体装置の構成例
を示す。この半導体装置は回路基板１８の上にプロセッ
サ用の半導体素子２０と固体撮像素子１０とを積み重ね
て搭載し、回路基板１８の外周囲をダム２４によって包
囲してガラスリッド１４により開口部を封着したもので
ある。２２は回路基板１８に搭載した抵抗、コンデンサ
等の回路部品である。
【０００４】図９は、回路基板１８の一方の面に固体撮
像素子１０を搭載し、回路基板１８の他方の面にプロセ
ッサ等の半導体素子２０を搭載し、半導体素子２０を搭
載した側にガラスリッド１４を配置し、回路基板１８に
設けた光透過孔１８ａから、ガラスリッド１４を通過し
た光が固体撮像素子１０に投射されるように設けた例で
ある。固体撮像素子１０はフリップチップ法により回路
基板１８に搭載されている。
【０００５】
【発明が解決しようとする課題】このように従来の固体
撮像素子を備えた半導体装置ではプロセッサ等の半導体
素子や回路部品を固体撮像素子とは別体として搭載して
いる。このため部品点数が増え、装置の小型化が制限さ
れるという問題がある。最近は携帯用の電子機器にも画
像機能が設けられるようになってきたことから、固体撮
像素子を搭載した半導体装置の小型化とともに製造コス
トの低減がより求められるようになってきた。
【０００６】そこで、本発明はこれらの課題を解決すべ
くなされたものであり、その目的とするところは、固体
撮像素子を搭載した半導体装置の小型化、薄型化を好適
に図ることができ、部品点数を減らして組み立て等の加
工作業を容易にし製造コストを引き下げることができる
固体撮像素子を搭載した半導体装置を提供するにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、一方の面側
に固体撮像素子が形成され他方の面側にプロセッサ等の
半導体素子が形成された複合型固体撮像素子が、前記固
体撮像素子が形成された面を光透過基板に向けて光透過
基板に搭載された半導体装置であって、前記固体撮像素
子の表面に設けられた電極端子と前記光透過基板の表面
に設けられた配線パターンとがフリップチップ接続によ
り電気的に接続され、前記半導体素子の表面に設けられ
た電極端子と前記光透過基板の表面に設けられた配線パ
ターンとがワイヤボンディングにより電気的に接続さ
れ、前記複合型固体撮像素子が樹脂封止されていること
を特徴とする。また、固体撮像素子とプロセッサ等の半
導体素子とが電極端子形成面を互いに外向きとして一体
に積み重ねて接合され、前記固体撮像素子の電極端子形
成面を光透過基板に向けて搭載された半導体装置であっ
て、前記固体撮像素子の表面に設けられた電極端子と前
記光透過基板の表面に設けられた配線パターンとがフリ
ップチップ接続により電気的に接続され、前記半導体素
子の表面に設けられた電極端子と前記光透過基板の表面
に設けられた配線パターンとがワイヤボンディングによ
り電気的に接続され、前記複合型固体撮像素子が樹脂封
止されていることを特徴とする。また、前記複合型固体
撮像素子が樹脂により封止することにかえて、前記光透
過基板の外周囲がダムにより包囲され、ダムの開口部に
封止板が封着されていることを特徴とする。
【０００８】また、一方の面側に固体撮像素子が形成さ
れ他方の面側にプロセッサ等の半導体素子が形成された
複合型固体撮像素子が、前記半導体素子が形成された面
を回路基板に向けて回路基板に搭載された半導体装置で
あって、前記半導体素子の表面に設けられた電極端子と
前記回路基板の表面に設けられた配線パターンとがフリ
ップチップ接続により電気的に接続され、前記固体撮像
素子の表面に設けられた電極端子と前記回路基板の表面
に設けられた配線パターンとがワイヤボンディングによ
り電気的に接続され、前記複合型固体撮像素子が樹脂封
止されていることを特徴とする。また、固体撮像素子と
プロセッサ等の半導体素子とが電極端子形成面を互いに
外向きとして一体に積み重ねて接合され、前記半導体素
子の電極端子形成面を回路基板に向けて搭載された半導
体装置であって、前記半導体素子の表面に設けられた電
極端子と前記回路基板の表面に設けられた配線パターン
とがフリップチップ接続により電気的に接続され、前記
固体撮像素子の表面に設けられた電極端子と前記回路基
板の表面に設けられた配線パターンとがワイヤボンディ
ングにより電気的に接続され、前記複合型固体撮像素子
が樹脂封止されていることを特徴とする。また、前記複
合型固体撮像素子が樹脂により封止することにかえて、
前記回路基板の外周囲がダムにより包囲され、ダムの開
口部に光透過窓が封着されていることを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１は、本発明
に係る固体撮像素子を搭載した半導体装置の第１の実施
の形態を示す説明図である。本実施の形態の半導体装置
は、光透過基板としてのガラスリッド１４に、一方の面
側に固体撮像素子３０ａが形成され他方の面側にプロセ
ッサ等の半導体素子３０ｂが形成された複合型固体撮像
素子３０を搭載したことを特徴とする。複合型固体撮像
素子３０は、ガラスリッド１４を透過した光が固体撮像
素子３０ａによって受光されるように固体撮像素子３０
ａがガラスリッド１４に面する配置でガラスリッド１４
に搭載する。なお、ガラスリッド１４は使用波長領域で
透明な材料によって形成されている。
【００１０】ガラスリッド１４の表面には配線パターン
３２が形成されており、ガラスリッド１４に面する固体
撮像素子３０ａの電極端子形成面に設けられた電極端子
とガラスリッド１４に形成された配線パターン３２とは
フリップチップ法によって電気的に接続され、半導体素
子３０ｂの電極端子形成面に設けられた電極端子とガラ
スリッド１４に形成された配線パターン３２とはワイヤ
ボンディングによって電気的に接続されている。３２ａ
は固体撮像素子３０ａとフリップチップ接続されるパッ
ド部、３２ｂは半導体素子３０ｂとワイヤボンディング
接続されるボンディング部である。パッド部３２ａ、ボ
ンディング部３２ｂともガラスリッド１４の表面に形成
されている配線パターン３２の一部をなす。３４がボン
ディングワイヤである。
【００１１】本実施形態ではガラスリッド１４に固体撮
像素子３０ａをフリップチップ接続し、次いで半導体素
子３０ｂとボンディング部３２ｂとをワイヤボンディン
グすることによって複合型固体撮像素子３０をガラスリ
ッド１４に搭載した後、複合型固体撮像素子３０の外面
全体に樹脂３６をポッティングして樹脂封止する。樹脂
３６は複合型固体撮像素子３０の外面とボンディングワ
イヤ３４を被覆するように設ける。ポッティング領域の
外周にレジストによるダムを形成しておくとポッティン
グが好適にできる。樹脂３６は必ずしも光透過性である
必要はないが、固体撮像素子３０ａとガラスリッド１４
との間に樹脂３６をアンダーフィルする場合には、使用
波長領域で樹脂３６は透明である必要がある。もしく
は、ガラスリッド１４に複合型固体撮像素子３０を接合
した後、使用波長領域で透明なアンダーフィル材を固体
撮像素子３０ａとガラスリッド１４との間に充填した
後、適宜樹脂材を使用してポッティングにより樹脂封止
してもよい。
【００１２】図１で、２２はガラスリッド１４に搭載し
た回路部品である。こうして、ガラスリッド１４に複合
型固体撮像素子３０と回路部品２２が搭載されモジュー
ル化された半導体装置が形成される。複合型固体撮像素
子３０は一方の面に固体撮像素子３０ａが形成され、他
方の面にプロセッサ等の作用を有する半導体素子３０ｂ
が搭載されて一体化されているからきわめてコンパクト
に構成され、部品点数を減らすことが可能となる。ま
た、光透過基板としてのガラスリッド１４に直接、複合
型固体撮像素子３０を搭載する構成としたことで、半導
体装置全体を小型化し、薄型に形成することが可能とな
る。また、ポッティング法によって素子を封止すること
により、組み立て作業が容易になり、部品点数を減らす
ことができることと合わせて製造コストを引き下げるこ
とが可能となる。
【００１３】本実施形態の半導体装置ではガラスリッド
１４の表面に配線パターンを形成している。ガラスリッ
ド１４の表面に配線パターンを形成する方法は一般的な
薄膜処理工程によればよい。たとえば、スパッタリング
あるいは無電解銅めっきおよび電解銅めっきによりガラ
スリッド１４の表面に導体層を形成し、導体層を感光性
レジストにより被覆した後、感光性レジストを露光およ
び現像してレジストパターンを形成し、レジストパター
ンをマスクとしてエッチングすることによって任意のパ
ターンに配線パターンを形成することができる。配線パ
ターンはパッド部３２ａボンディング部３２ｂとを除い
てレジストにより被覆しておくとよい。
【００１４】なお、半導体チップの両面に素子を形成し
た例として特開２０００−３２３７０１には、シリコン
基板の両面に回路素子を形成し、上面の回路素子と下面
の回路素子とをスルーホールにより導通した例が記載さ
れている。また、特開平１０−２７０６７４には、絶縁
層を介して一方の面側に固体撮像素子が形成された支持
体シリコン基板が形成され、他方の面側に半導体素子が
形成された活性シリコン層が形成された半導体装置の例
が記載されている。このように、一方の面に固体撮像素
子３０ａが形成され、他方の面にプロセッサ等の半導体
素子３０ｂが形成されて一体化された複合型固体撮像素
子３０を形成することが可能である。
【００１５】図２は、固体撮像素子３０ａとプロセッサ
等の半導体素子３０ｂとを別体に形成し、電極端子形成
面を互いに外向きにし積み重ねて一体に接合した素子を
使用して上記実施形態と同様な形態に半導体装置を形成
した例である。固体撮像素子３０ａを光透過基板である
ガラスリッド１４に向けて素子を搭載すること、固体撮
像素子３０ａと配線パターン３２とはフリップチップ接
続によること、半導体素子３０ｂと配線パターン３２と
はワイヤボンディングによること、樹脂３６によって固
体撮像素子３０ａと半導体素子３０ｂおよびボンディン
グワイヤ３４等を封止する構成は上記実施形態と同様で
ある。
【００１６】図３は、固体撮像素子を搭載した半導体装
置の第２の実施の形態を示す説明図である。本実施の形
態の半導体装置は、第１の実施形態において使用したと
同一の複合型固体撮像素子３０を、固体撮像素子３０ａ
を回路基板１８への搭載面とは離反する面側として回路
基板１８に搭載し、使用波長領域で透明な樹脂３８によ
って複合型固体撮像素子３０をポッティングにより樹脂
封止したことを特徴とする。
【００１７】本実施形態では、半導体素子３０ｂを回路
基板１８に面する配置として回路基板１８に搭載するか
ら、複合型固体撮像素子３０の半導体素子３０ｂが形成
された他方の面に設けられた電極端子と回路基板１８と
はフリップチップ接続によって電気的に接続され、複合
型固体撮像素子３０の固体撮像素子３０ａが形成された
一方の面に設けられた電極端子と回路基板１８とはワイ
ヤボンディングによって電気的に接続される。
【００１８】樹脂３８として使用波長領域で透明な材料
を使用しているのは、樹脂３８を透過して光が固体撮像
素子３０ａに入射させるからである。半導体素子３０ｂ
を回路基板１８に設けたパッド部３２ａにフリップチッ
プ接続し、固体撮像素子３０ａと回路基板１８のボンデ
ィング部３２ｂとをワイヤボンディングした後、樹脂３
８をポッティングして複合型固体撮像素子３０を封止す
る。回路基板１８は通常の半導体装置で使用されている
樹脂基板等と同様の基板であり、常法によって配線パタ
ーン３２を形成することができる。２２はチップ抵抗、
チップコンデンサ等の回路部品である。これらの回路部
品２２は適宜回路基板１８に搭載することができる。
【００１９】本実施形態の半導体装置も、複合型固体撮
像素子３０を搭載することによって部品点数を減少さ
せ、アセンブリ工程を容易にし、装置の小型化、薄型化
を図ることが可能となる。また、透明な樹脂３８を使用
して複合型固体撮像素子３０を封止することによって、
複合型固体撮像素子３０の封止作用と光透過による撮像
素子としての機能をともに得ることができる。また、ポ
ッティングによって複合型固体撮像素子３０を封止する
ことで、封止作業を容易にすることができる等の利点が
ある。
【００２０】図４は、図２に示す実施形態と同様に、別
体に形成した固体撮像素子３０ａとプロセッサ等の半導
体素子３０ｂとを重ね合わせて一体に接合した素子を使
用して構成した半導体装置を示す。半導体装置の構成は
複合型固体撮像素子３０の構成部分を除いて上記実施形
態と同様であるので説明は省略する。
【００２１】図５は、固体撮像素子を搭載した半導体装
置の第３の実施の形態を示す説明図である。本実施の形
態の半導体装置は、上記各実施形態において使用したと
同一の半導体素子一体型の複合型固体撮像素子３０を、
図３に示す実施形態と同様に回路基板１８に搭載し、回
路基板１８の外周囲をダム２４により包囲して光透過窓
であるガラスリッド１５によって開口部を封着したこと
を特徴とする。複合型固体撮像素子３０は第２の実施形
態と同様に、固体撮像素子３０ａを回路基板１８への搭
載面とは離反する側として回路基板１８に搭載し、複合
型固体撮像素子３０の半導体素子３０ｂが形成された他
方の面に設けられた電極端子と回路基板１８とはフリッ
プチップ接続によって電気的に接続し、複合型固体撮像
素子３０の固体撮像素子３０ａが形成された一方の面に
設けられた電極端子と回路基板１８とはワイヤボンディ
ングによって電気的に接続している。
【００２２】ダム２４はガラスリッド１５が複合型固体
撮像素子３０およびボンディングワイヤ３４と干渉しな
いよう、回路基板１８から十分離間させてガラスリッド
１５を支持するように設ける。ダム２４により回路基板
１８の外周囲を包囲し、ガラスリッド１５をダム２４に
封着することによって、複合型固体撮像素子３０はガラ
スリッド１５と回路基板１８とダム２４とによって形成
されたケーシング内に封止される。ガラスリッド１５を
透過した光は固体撮像素子３０の固体撮像素子３０ａに
よって受光される。２２は回路基板１８に搭載した回路
部品である。回路部品２２はケーシング内に搭載するこ
ともできるし、回路基板１８の外面に搭載することもで
きる。
【００２３】本実施形態の半導体装置の場合も、複合型
固体撮像素子３０を搭載することによって、部品点数を
減少させることができ、装置の小型化、薄型化を容易に
図ることが可能となる。また、ガラスリッド１５と回路
基板１８とダム２４によって構成されたケーシング内に
固体撮像素子等を収納した構成としたことにより、固体
撮像素子を備えた半導体装置製品としてコンパクトに形
成され、搬送等の取り扱いが容易になり、電子機器への
組み込み等の作業が容易にできるようになる。
【００２４】図６は上述した半導体装置と同様の形態に
形成した半導体装置の他の構成例を示す。本実施形態の
半導体装置は、図２、４に示す半導体装置の場合と同様
に、別体に形成した固体撮像素子３０ａとプロセッサ等
の半導体素子３０ｂとを重ね合わせて一体に接合した素
子を使用すること、固体撮像素子３０ａの電極端子形成
面をガラスリッド１４に向けて素子を搭載すること、ダ
ム２４によりガラスリッド１４の外周囲を包囲し、封止
板１９をダム２４に封着することを特徴とする。封止板
１９は光透過性を有していてもよいし有していなくても
よい。本実施形態の半導体装置の場合も、固体撮像素子
を備えたモジュール化した装置としてきわめてコンパク
トに形成することができ、製造コストを抑えることが可
能となる。
【００２５】また、上記各実施形態で示した半導体装置
は、複合型固体撮像素子３０あるいは、固体撮像素子３
０ａと半導体素子３０ｂとを重ね合わせて一体に接合し
た素子を使用したことにより、固体撮像素子３０ａとプ
ロセッサ等の半導体素子３０ｂが接近して配置され、信
号の高速化にも好適に対応することができ、データの高
速処理に好適に対応できる半導体装置として提供するこ
とができるという利点もある。
【００２６】
【発明の効果】本発明に係る半導体装置によれば、上述
したように、固体撮像素子を搭載した半導体装置とし
て、好適に小型化、薄形化を図ることができ、携帯用等
の小型の電子機器等へ容易に搭載できる半導体装置とし
て提供することが可能となる。また、モジュール化した
製品として部品点数を減らすことができ、アセンブリ等
の作業を容易にして製品の製造コストを効果的に引き下
げることができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第１の実施形態の構
成を示す断面図である。
【図２】第１の実施形態において固体撮像素子と半導体
素子とを積み重ねた素子を使用した実施形態を示す断面
図である。
【図３】本発明に係る半導体装置の第２の実施形態の構
成を示す断面図である。
【図４】第２の実施形態において固体撮像素子と半導体
素子とを積み重ねた素子を使用した実施形態を示す断面
図である。
【図５】本発明に係る半導体装置の第３の実施形態の構
成を示す断面図である。
【図６】第３の実施形態において固体撮像素子と半導体
素子とを積み重ねた素子を使用した実施形態を示す断面
図である。
【図７】固体撮像素子を搭載した半導体装置の従来の構
成を示す断面図である。
【図８】固体撮像素子を搭載した半導体装置の従来の他
の構成を示す断面図である。
【図９】固体撮像素子を搭載した半導体装置の従来のさ
らに他の構成を示す断面図である。
【符号の説明】
１０ 固体撮像素子 １４、１５ ガラスリッド １８ 回路基板 １９ 封止板 ２０ 半導体素子 ２２ 回路部品 ２４ ダム ３０ 固体撮像素子 ３０ａ 固体撮像素子 ３０ｂ 半導体素子 ３２ 配線パターン ３２ａ パッド部 ３２ｂ ボンディング部 ３４ ボンディングワイヤ ３６、３８ 樹脂
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 HA02 HA12 HA17 HA21 HA26 HA30 HA31 HA40 5C024 CY48 EX24 EX25

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 一方の面側に固体撮像素子が形成され他
    方の面側にプロセッサ等の半導体素子が形成された複合
    型固体撮像素子が、前記固体撮像素子が形成された面を
    光透過基板に向けて光透過基板に搭載された半導体装置
    であって、 前記固体撮像素子の表面に設けられた電極端子と前記光
    透過基板の表面に設けられた配線パターンとがフリップ
    チップ接続により電気的に接続され、 前記半導体素子の表面に設けられた電極端子と前記光透
    過基板の表面に設けられた配線パターンとがワイヤボン
    ディングにより電気的に接続され、 前記複合型固体撮像素子が樹脂封止されていることを特
    徴とする半導体装置。
  2. 【請求項２】 固体撮像素子とプロセッサ等の半導体素
    子とが電極端子形成面を互いに外向きとして一体に積み
    重ねて接合され、 前記固体撮像素子の電極端子形成面を光透過基板に向け
    て搭載された半導体装置であって、 前記固体撮像素子の表面に設けられた電極端子と前記光
    透過基板の表面に設けられた配線パターンとがフリップ
    チップ接続により電気的に接続され、 前記半導体素子の表面に設けられた電極端子と前記光透
    過基板の表面に設けられた配線パターンとがワイヤボン
    ディングにより電気的に接続され、 前記複合型固体撮像素子が樹脂封止されていることを特
    徴とする半導体装置。
  3. 【請求項３】 前記複合型固体撮像素子が樹脂により封
    止することにかえて、前記光透過基板の外周囲がダムに
    より包囲され、ダムの開口部に封止板が封着されている
    ことを特徴とする請求項１または２記載の半導体装置。
  4. 【請求項４】 一方の面側に固体撮像素子が形成され他
    方の面側にプロセッサ等の半導体素子が形成された複合
    型固体撮像素子が、前記半導体素子が形成された面を回
    路基板に向けて回路基板に搭載された半導体装置であっ
    て、 前記半導体素子の表面に設けられた電極端子と前記回路
    基板の表面に設けられた配線パターンとがフリップチッ
    プ接続により電気的に接続され、 前記固体撮像素子の表面に設けられた電極端子と前記回
    路基板の表面に設けられた配線パターンとがワイヤボン
    ディングにより電気的に接続され、 前記複合型固体撮像素子が樹脂封止されていることを特
    徴とする半導体装置。
  5. 【請求項５】 固体撮像素子とプロセッサ等の半導体素
    子とが電極端子形成面を互いに外向きとして一体に積み
    重ねて接合され、 前記半導体素子の電極端子形成面を回路基板に向けて搭
    載された半導体装置であって、 前記半導体素子の表面に設けられた電極端子と前記回路
    基板の表面に設けられた配線パターンとがフリップチッ
    プ接続により電気的に接続され、 前記固体撮像素子の表面に設けられた電極端子と前記回
    路基板の表面に設けられた配線パターンとがワイヤボン
    ディングにより電気的に接続され、 前記複合型固体撮像素子が樹脂封止されていることを特
    徴とする半導体装置。
  6. 【請求項６】 前記複合型固体撮像素子が樹脂により封
    止することにかえて、前記回路基板の外周囲がダムによ
    り包囲され、ダムの開口部に光透過窓が封着されている
    ことを特徴とする請求項４または５記載の半導体装置。
JP2001247073A 2001-08-16 2001-08-16 半導体装置 Pending JP2003060180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001247073A JP2003060180A (ja) 2001-08-16 2001-08-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001247073A JP2003060180A (ja) 2001-08-16 2001-08-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2003060180A true JP2003060180A (ja) 2003-02-28

Family

ID=19076486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001247073A Pending JP2003060180A (ja) 2001-08-16 2001-08-16 半導体装置

Country Status (1)

Country Link
JP (1) JP2003060180A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128431A (ja) * 2004-10-29 2006-05-18 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2010213034A (ja) * 2009-03-11 2010-09-24 Fujitsu Semiconductor Ltd 撮像装置
JP2011035458A (ja) * 2009-07-29 2011-02-17 Fujifilm Corp カメラモジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128431A (ja) * 2004-10-29 2006-05-18 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP4537828B2 (ja) * 2004-10-29 2010-09-08 大日本印刷株式会社 センサーパッケージおよびその製造方法
JP2010213034A (ja) * 2009-03-11 2010-09-24 Fujitsu Semiconductor Ltd 撮像装置
JP2011035458A (ja) * 2009-07-29 2011-02-17 Fujifilm Corp カメラモジュール

Similar Documents

Publication Publication Date Title
US6882020B2 (en) Camera module
US7436061B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US20050189622A1 (en) Packaged acoustic and electromagnetic transducer chips
JP3877860B2 (ja) 固体撮像素子付半導体装置及び該半導体装置の製造方法
JP2004103860A (ja) 半導体装置、カメラモジュール及びその製造方法
JP2004301938A (ja) 光学装置用モジュール及び光学装置用モジュールの製造方法
JP2002198502A (ja) 光学装置及びその製造方法並びに電子機器
JPH11135713A (ja) 半導体モジュール
US20060016973A1 (en) Multi-chip image sensor package module
JP2000323614A (ja) イメージセンサ・ボールグリッドアレイ・パッケージ及びその製造方法
US20020171031A1 (en) Image sensor module and method for fabricating the same
CN109274876A (zh) 感光组件及其封装方法、镜头模组、电子设备
JP2000269472A (ja) 撮像装置
JP2002231920A (ja) 固体撮像装置及びその製造方法
JPH1117996A (ja) 撮像装置
JP2004179495A (ja) 半導体装置
JP4314825B2 (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
JP2003060180A (ja) 半導体装置
JP4145619B2 (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
JP4292383B2 (ja) 光デバイスの製造方法
JP4138436B2 (ja) 光モジュール、回路基板及び電子機器
KR20050120142A (ko) 에폭시를 이용한 카메라 모듈 및 그 제조방법
JP3817859B2 (ja) 撮像装置
JP3849248B2 (ja) 撮像装置
JPH1117997A (ja) 撮像装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050809