JPH11274549A - 半導体リレー - Google Patents
半導体リレーInfo
- Publication number
- JPH11274549A JPH11274549A JP8000498A JP8000498A JPH11274549A JP H11274549 A JPH11274549 A JP H11274549A JP 8000498 A JP8000498 A JP 8000498A JP 8000498 A JP8000498 A JP 8000498A JP H11274549 A JPH11274549 A JP H11274549A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- receiving component
- emitting element
- light emitting
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【課題】リードフレームを用いることなく薄型化かつ小
型化することができる半導体リレーを提供する。 【解決手段】スイッチ素子３ａ，３ｂは回路基板８に実
装される。発光素子１は受光部品６にビルドアップ素子
として実装されて受光部品６と一体化される。スイッチ
素子３ａ，３ｂはバンプ１４を用いて受光部品６とフリ
ップチップボンディングにより電気的に接続される。
型化することができる半導体リレーを提供する。 【解決手段】スイッチ素子３ａ，３ｂは回路基板８に実
装される。発光素子１は受光部品６にビルドアップ素子
として実装されて受光部品６と一体化される。スイッチ
素子３ａ，３ｂはバンプ１４を用いて受光部品６とフリ
ップチップボンディングにより電気的に接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、入力側に設けた発
光素子と光結合されている受光部品の出力によりスイッ
チ素子をオンオフさせる半導体リレーに関するものであ
る。
光素子と光結合されている受光部品の出力によりスイッ
チ素子をオンオフさせる半導体リレーに関するものであ
る。
【０００２】
【従来の技術】従来より、図６に示す構成の半導体リレ
ーが提案されている。この半導体リレーは、入力側に発
光ダイオードアレイよりなる発光素子１と、発光素子１
に光結合されたフォトダイオードアレイないし太陽電池
アレイよりなる受光素子２と、受光素子２の光起電力に
よりオンオフされるエンハンスメント形のｎチャネルＭ
ＯＳＦＥＴよりなる一対のスイッチ素子３ａ，３ｂとを
備える。発光素子１は入力端子ｔａ，ｔａ’間に接続さ
れ、入力端子ｔａ，ｔａ’間に与えられる入力信号に応
じて点灯・消灯する。受光素子２の負極にはバイアス用
の抵抗４が直列接続され、受光素子２と抵抗４との直列
回路にはデプレッション形のｎチャネルＭＯＳＦＥＴよ
りなる駆動用のスイッチ素子５のゲートが接続される。
抵抗４はスイッチ素子５のゲート−ソース間に接続さ
れ、受光素子２はゲート−ドレイン間に接続される。ス
イッチ素子３ａ，３ｂはゲート同士、ソース同士がそれ
ぞれ共通に接続され、ゲートはスイッチ素子５のドレイ
ンに接続され、ソースはスイッチ素子のソースに接続さ
れる。また、各スイッチ素子３ａ，３ｂのドレインはそ
れぞれ出力端子ｔｂ，ｔｃに接続される。また、両スイ
ッチ素子３ａ，３ｂのソースは端子ｔｂ’に接続され
る。
ーが提案されている。この半導体リレーは、入力側に発
光ダイオードアレイよりなる発光素子１と、発光素子１
に光結合されたフォトダイオードアレイないし太陽電池
アレイよりなる受光素子２と、受光素子２の光起電力に
よりオンオフされるエンハンスメント形のｎチャネルＭ
ＯＳＦＥＴよりなる一対のスイッチ素子３ａ，３ｂとを
備える。発光素子１は入力端子ｔａ，ｔａ’間に接続さ
れ、入力端子ｔａ，ｔａ’間に与えられる入力信号に応
じて点灯・消灯する。受光素子２の負極にはバイアス用
の抵抗４が直列接続され、受光素子２と抵抗４との直列
回路にはデプレッション形のｎチャネルＭＯＳＦＥＴよ
りなる駆動用のスイッチ素子５のゲートが接続される。
抵抗４はスイッチ素子５のゲート−ソース間に接続さ
れ、受光素子２はゲート−ドレイン間に接続される。ス
イッチ素子３ａ，３ｂはゲート同士、ソース同士がそれ
ぞれ共通に接続され、ゲートはスイッチ素子５のドレイ
ンに接続され、ソースはスイッチ素子のソースに接続さ
れる。また、各スイッチ素子３ａ，３ｂのドレインはそ
れぞれ出力端子ｔｂ，ｔｃに接続される。また、両スイ
ッチ素子３ａ，３ｂのソースは端子ｔｂ’に接続され
る。
【０００３】図６に示した半導体リレーはノーマリオフ
形のものであって、入力端子ｔａ，ｔａ’間に入力電流
が流れて発光素子１が点灯すると、発光素子１に光結合
されている受光素子２に光起電力が生じる。この光起電
力により抵抗４に電流が流れてスイッチ素子５のゲート
−ソース間に電圧が印加される。スイッチ素子５はデプ
レッション形であるから、ゲート−ソース間に電圧が印
加されていない状態ではオンであるが、ゲート−ソース
間の印加電圧がスイッチ素子５のしきい値電圧以上にな
るとスイッチ素子５はオフになる。スイッチ素子５のオ
ン時にはスイッチ素子３ａ，３ｂのゲート−ソース間に
電圧が印加されないから、エンハンスメント形であるス
イッチ素子３ａ，３ｂはオフであるが、スイッチ素子５
がオフになるとスイッチ素子３ａ，３ｂのゲート−ソー
ス間に受光素子２と抵抗４との直列回路により電圧が印
加されるから、この印加電圧がスイッチ素子３ａ，３ｂ
のしきい値電圧以上であれば、スイッチ素子３ａ，３ｂ
がオンになる。スイッチ素子５がオフになってスイッチ
素子３ａ，３ｂがオンになった状態では抵抗４に微小電
流が流れ、この電流で抵抗４の両端間に生じる電圧によ
りスイッチ素子５は高インピーダンスに保たれる。な
お、スイッチ素子３ａ，３ｂがオンであるときに抵抗４
を流れる電流は小さいが、抵抗４の値を十分に大きく設
定しておくことによりスイッチ素子５をオフに保つのに
必要なバイアス電圧が得られる。
形のものであって、入力端子ｔａ，ｔａ’間に入力電流
が流れて発光素子１が点灯すると、発光素子１に光結合
されている受光素子２に光起電力が生じる。この光起電
力により抵抗４に電流が流れてスイッチ素子５のゲート
−ソース間に電圧が印加される。スイッチ素子５はデプ
レッション形であるから、ゲート−ソース間に電圧が印
加されていない状態ではオンであるが、ゲート−ソース
間の印加電圧がスイッチ素子５のしきい値電圧以上にな
るとスイッチ素子５はオフになる。スイッチ素子５のオ
ン時にはスイッチ素子３ａ，３ｂのゲート−ソース間に
電圧が印加されないから、エンハンスメント形であるス
イッチ素子３ａ，３ｂはオフであるが、スイッチ素子５
がオフになるとスイッチ素子３ａ，３ｂのゲート−ソー
ス間に受光素子２と抵抗４との直列回路により電圧が印
加されるから、この印加電圧がスイッチ素子３ａ，３ｂ
のしきい値電圧以上であれば、スイッチ素子３ａ，３ｂ
がオンになる。スイッチ素子５がオフになってスイッチ
素子３ａ，３ｂがオンになった状態では抵抗４に微小電
流が流れ、この電流で抵抗４の両端間に生じる電圧によ
りスイッチ素子５は高インピーダンスに保たれる。な
お、スイッチ素子３ａ，３ｂがオンであるときに抵抗４
を流れる電流は小さいが、抵抗４の値を十分に大きく設
定しておくことによりスイッチ素子５をオフに保つのに
必要なバイアス電圧が得られる。
【０００４】一方、入力端子ｔａ，ｔａ’間に電流が流
れなくなると発光素子１は消灯し、受光素子２に光起電
力が生じなくなる。したがって、スイッチ素子５のゲー
ト−ソース間に電圧が印加されなくなり、スイッチ素子
５がオンになる。つまり、スイッチ素子３ａ，３ｂのゲ
ート−ソース間の容量成分に蓄積されていた電荷がスイ
ッチ素子５を通して急速に放電され、スイッチ素子３
ａ，３ｂはオフになり、出力端子ｔｂ，ｔｃ間が遮断さ
れる。ここで、２個のスイッチ素子３ａ，３ｂのドレイ
ン−ソース間を逆直列に接続しているからスイッチ素子
３ａ，３ｂのボディダイオードが逆直列に接続され、出
力端子ｔｂ，ｔｃ間が遮断されている状態ではボディダ
イオードを通して電流が流れることはない。つまり、上
記構成では交流用としても直流用としても用いることが
できる。また、出力用のスイッチ素子を１個にすればボ
ディダイオードを通して電流が流れるから、直流用にの
み用いることができる。上述のものはノーマリオフ形の
半導体リレーであるが、スイッチ素子３ａ，３ｂとして
デプレッション形のものを用いるなどして、ノーマリオ
ン形の半導体リレーも提案されている。
れなくなると発光素子１は消灯し、受光素子２に光起電
力が生じなくなる。したがって、スイッチ素子５のゲー
ト−ソース間に電圧が印加されなくなり、スイッチ素子
５がオンになる。つまり、スイッチ素子３ａ，３ｂのゲ
ート−ソース間の容量成分に蓄積されていた電荷がスイ
ッチ素子５を通して急速に放電され、スイッチ素子３
ａ，３ｂはオフになり、出力端子ｔｂ，ｔｃ間が遮断さ
れる。ここで、２個のスイッチ素子３ａ，３ｂのドレイ
ン−ソース間を逆直列に接続しているからスイッチ素子
３ａ，３ｂのボディダイオードが逆直列に接続され、出
力端子ｔｂ，ｔｃ間が遮断されている状態ではボディダ
イオードを通して電流が流れることはない。つまり、上
記構成では交流用としても直流用としても用いることが
できる。また、出力用のスイッチ素子を１個にすればボ
ディダイオードを通して電流が流れるから、直流用にの
み用いることができる。上述のものはノーマリオフ形の
半導体リレーであるが、スイッチ素子３ａ，３ｂとして
デプレッション形のものを用いるなどして、ノーマリオ
ン形の半導体リレーも提案されている。
【０００５】ところで、上述した構成の半導体リレー
は、図７に示す形でパッケージ１０に収納されている。
図示するパッケージ１０は表面実装形であるＳＯ（smal
l outline ）形のパッケージであって、２枚のリードフ
レーム１１，１２に部品を実装している。一方のリード
フレーム１１には、受光部品６とスイッチ素子３ａ，３
ｂとが銀ペーストなどを用いたダイボンディングにより
固定される。受光部品６は受光素子２と抵抗４とスイッ
チ素子５とをワンチップ化した素子である。また、受光
部品６とスイッチ素子３ａ，３ｂとリードフレーム１１
とは金線であるワイヤ７を用いたワイヤボンディングに
より接続される。他方のリードフレーム１２には、発光
素子１が銀ペーストなどを用いてダイボンディングによ
り固定され、発光素子１とリードフレーム１２とがワイ
ヤ７を用いて接続される。両リードフレーム１１，１２
は発光素子１と受光部品６とが対向するように配置さ
れ、発光素子１と受光部品６との間には両者を光結合さ
せるための透明樹脂よりなるカプリング部材１３が充填
される。さらに、全体が不透明樹脂のトランスファ成形
により封止されパッケージ１０が形成される。
は、図７に示す形でパッケージ１０に収納されている。
図示するパッケージ１０は表面実装形であるＳＯ（smal
l outline ）形のパッケージであって、２枚のリードフ
レーム１１，１２に部品を実装している。一方のリード
フレーム１１には、受光部品６とスイッチ素子３ａ，３
ｂとが銀ペーストなどを用いたダイボンディングにより
固定される。受光部品６は受光素子２と抵抗４とスイッ
チ素子５とをワンチップ化した素子である。また、受光
部品６とスイッチ素子３ａ，３ｂとリードフレーム１１
とは金線であるワイヤ７を用いたワイヤボンディングに
より接続される。他方のリードフレーム１２には、発光
素子１が銀ペーストなどを用いてダイボンディングによ
り固定され、発光素子１とリードフレーム１２とがワイ
ヤ７を用いて接続される。両リードフレーム１１，１２
は発光素子１と受光部品６とが対向するように配置さ
れ、発光素子１と受光部品６との間には両者を光結合さ
せるための透明樹脂よりなるカプリング部材１３が充填
される。さらに、全体が不透明樹脂のトランスファ成形
により封止されパッケージ１０が形成される。
【０００６】
【発明が解決しようとする課題】上述した構成では、２
枚のリードフレーム１１，１２でそれぞれワイヤ７を用
いたワイヤボンディングを行ない、しかも両リードフレ
ーム１１，１２が対向して配置されるから、リードフレ
ーム１１，１２の厚み方向におけるパッケージ１０の寸
法が大きくなり、薄型化や小型化の実現が難しいという
問題がある。また、トランスファ成形によりパッケージ
１０を形成するから、樹脂の流れによってリードフレー
ム１１，１２が曲がることがあり、発光素子１と受光素
子（受光部品６）２との距離にばらつきが生じることが
ある。
枚のリードフレーム１１，１２でそれぞれワイヤ７を用
いたワイヤボンディングを行ない、しかも両リードフレ
ーム１１，１２が対向して配置されるから、リードフレ
ーム１１，１２の厚み方向におけるパッケージ１０の寸
法が大きくなり、薄型化や小型化の実現が難しいという
問題がある。また、トランスファ成形によりパッケージ
１０を形成するから、樹脂の流れによってリードフレー
ム１１，１２が曲がることがあり、発光素子１と受光素
子（受光部品６）２との距離にばらつきが生じることが
ある。
【０００７】本発明は上記事由に鑑みて為されたもので
あり、その目的は、リードフレームを用いることなく薄
型化かつ小型化することができる半導体リレーを提供す
ることにある。
あり、その目的は、リードフレームを用いることなく薄
型化かつ小型化することができる半導体リレーを提供す
ることにある。
【０００８】
【課題を解決するための手段】請求項１の発明は、発光
素子に光結合された受光部品の出力によりスイッチ素子
がオンオフされる半導体リレーであって、スイッチ素子
が回路基板に実装され、発光素子が受光部品にビルドア
ップ素子として実装されて受光部品と一体化され、前記
スイッチ素子と受光部品とがフリップチップボンディン
グにより電気的に接続されたものである。この構成によ
れば、発光素子と受光素子とをビルドアップ素子として
一体化するから、発光素子と受光素子との位置合わせの
精度が高くなる。また、１枚の回路基板の上に部品を載
せているから、２枚のリードフレームを用いる場合に比
較すると、薄型化が可能になり、表面実装用の端子を設
けている従来構成に比較すると小面積化も可能になる。
さらに、リードフレームを用いていないことによって、
リードフレームの曲がりによる不良品の発生が少なくな
り、歩留りが向上する。
素子に光結合された受光部品の出力によりスイッチ素子
がオンオフされる半導体リレーであって、スイッチ素子
が回路基板に実装され、発光素子が受光部品にビルドア
ップ素子として実装されて受光部品と一体化され、前記
スイッチ素子と受光部品とがフリップチップボンディン
グにより電気的に接続されたものである。この構成によ
れば、発光素子と受光素子とをビルドアップ素子として
一体化するから、発光素子と受光素子との位置合わせの
精度が高くなる。また、１枚の回路基板の上に部品を載
せているから、２枚のリードフレームを用いる場合に比
較すると、薄型化が可能になり、表面実装用の端子を設
けている従来構成に比較すると小面積化も可能になる。
さらに、リードフレームを用いていないことによって、
リードフレームの曲がりによる不良品の発生が少なくな
り、歩留りが向上する。
【０００９】請求項２の発明は、請求項１の発明におい
て、回路基板において発光素子を挟んで受光部品と対向
する部位に反射板が接着されたものである。この構成に
よれば、請求項１の発明の作用に加えて、反射板によっ
て発光素子から受光部品への光の伝達効率が高まり、高
感度化が可能になる。請求項３の発明は、請求項１の発
明において、回路基板において発光素子を挟んで受光部
品と対向する部位に反射板がメッキされたものである。
請求項２の発明と同様の作用を有する。
て、回路基板において発光素子を挟んで受光部品と対向
する部位に反射板が接着されたものである。この構成に
よれば、請求項１の発明の作用に加えて、反射板によっ
て発光素子から受光部品への光の伝達効率が高まり、高
感度化が可能になる。請求項３の発明は、請求項１の発
明において、回路基板において発光素子を挟んで受光部
品と対向する部位に反射板がメッキされたものである。
請求項２の発明と同様の作用を有する。
【００１０】請求項４の発明は、請求項１の発明におい
て、回路基板において発光素子を挟んで受光部品と対向
する部位に凹曲面の反射板が設けられたものである。請
求項３の発明と同様の作用を持つとともに、反射板が凹
面鏡になるから、発光素子から受光部品への光の伝達効
率を一層高くすることができる。請求項５の発明は、発
光素子に光結合された受光部品の出力によりスイッチ素
子がオンオフされる半導体リレーであって、回路基板に
設けた凹所内に受光部品と回路基板との表面を揃える形
で受光部品が収納され、発光素子が受光部品に実装され
てビルドアップ素子として受光部品と一体化され、スイ
ッチ素子が受光部品と回路基板とに跨がる形でフリップ
チップボンディングにより電気的に接続されたものであ
る。この構成によれば、請求項１の発明と同様の作用に
加えて、受光部品が凹所に収納されていることによっ
て、請求項１の発明よりも一層の薄型化が可能になる。
また、スイッチ素子が受光部品と回路基板とにフリップ
チップボンディングにより接続されるから、ワイヤボン
ディングを施す必要がなく、作業工数の低減につなが
る。
て、回路基板において発光素子を挟んで受光部品と対向
する部位に凹曲面の反射板が設けられたものである。請
求項３の発明と同様の作用を持つとともに、反射板が凹
面鏡になるから、発光素子から受光部品への光の伝達効
率を一層高くすることができる。請求項５の発明は、発
光素子に光結合された受光部品の出力によりスイッチ素
子がオンオフされる半導体リレーであって、回路基板に
設けた凹所内に受光部品と回路基板との表面を揃える形
で受光部品が収納され、発光素子が受光部品に実装され
てビルドアップ素子として受光部品と一体化され、スイ
ッチ素子が受光部品と回路基板とに跨がる形でフリップ
チップボンディングにより電気的に接続されたものであ
る。この構成によれば、請求項１の発明と同様の作用に
加えて、受光部品が凹所に収納されていることによっ
て、請求項１の発明よりも一層の薄型化が可能になる。
また、スイッチ素子が受光部品と回路基板とにフリップ
チップボンディングにより接続されるから、ワイヤボン
ディングを施す必要がなく、作業工数の低減につなが
る。
【００１１】
【発明の実施の形態】以下に説明する実施形態は、２枚
のリードフレームに代えて１枚の回路基板に部品を実装
するとともに、ワイヤボンディングを施す箇所を低減し
てフリップチップボンディングを適用する構成としたも
のであり、この構成を実現するために、発光素子１を受
光部品６と積み重ねて一体化し（ビルドアップ素子とい
う）、またスイッチ素子３ａ，３ｂの間に形成される間
隙に発光素子１を配置している。なお、以下の説明では
図６に示した回路構成を想定しているが、他の回路構成
でも同様の技術思想を適用することが可能である。
のリードフレームに代えて１枚の回路基板に部品を実装
するとともに、ワイヤボンディングを施す箇所を低減し
てフリップチップボンディングを適用する構成としたも
のであり、この構成を実現するために、発光素子１を受
光部品６と積み重ねて一体化し（ビルドアップ素子とい
う）、またスイッチ素子３ａ，３ｂの間に形成される間
隙に発光素子１を配置している。なお、以下の説明では
図６に示した回路構成を想定しているが、他の回路構成
でも同様の技術思想を適用することが可能である。
【００１２】（実施形態１）本実施形態は、図１に示す
ように、導電パターンを形成したセラミック基板のよう
な回路基板８の上に出力用の一対のスイッチ素子３ａ，
３ｂが実装される。両スイッチ素子３ａ，３ｂのチップ
は回路基板８に銀ペーストを用いてダイボンディングが
施され、金線であるワイヤ７を用いてワイヤボンディン
グが施されることにより回路基板８上の回路パターンに
接続される。また、両スイッチ素子３ａ，３ｂは離間し
て配設される。
ように、導電パターンを形成したセラミック基板のよう
な回路基板８の上に出力用の一対のスイッチ素子３ａ，
３ｂが実装される。両スイッチ素子３ａ，３ｂのチップ
は回路基板８に銀ペーストを用いてダイボンディングが
施され、金線であるワイヤ７を用いてワイヤボンディン
グが施されることにより回路基板８上の回路パターンに
接続される。また、両スイッチ素子３ａ，３ｂは離間し
て配設される。
【００１３】一方、発光素子１は受光部品６に積層さ
れ、銀ペーストよりなる接続部材９を介して受光部品６
に一体に結合されるとともに、受光部品６の表面に形成
した導電パターン（図示せず）に電気的に接続される。
このような発光素子１と受光部品６との積層体をビルド
アップ素子と呼んでいる。ビルドアップ素子についてさ
らに詳しく説明する。図２に示すように、受光部品６の
上面に受光素子２の受光部６ａが一対設けられ、両受光
部６ａの間には発光素子１を接続する一対のパッド６ｂ
が形成される。また、受光部品６の上面の四隅にはそれ
ぞれ電極６ｃ，６ｄが形成される。電極６ｃは受光部品
６の出力端であってスイッチ素子５のドレインとソース
とにそれぞれ接続されている。また、パッド６ｂと電極
６ｄとは受光部品６の上面に形成された導電パターンを
介して接続される。発光素子１は両パッド６ｂに跨がる
形で受光部品６の上面に重ねられ、発光素子１の一対の
電極１ａが銀ペーストよりなる接続部材９によりパッド
６ｂに接続される。本実施形態では、このように受光部
品６と発光素子１とを積み重ねて一体化したものをビル
ドアップ素子と称している。なお、電極６ｃ，６ｄは後
述するようにフリップチップボンディングによりスイッ
チ素子３ａ，３ｂに接続される。
れ、銀ペーストよりなる接続部材９を介して受光部品６
に一体に結合されるとともに、受光部品６の表面に形成
した導電パターン（図示せず）に電気的に接続される。
このような発光素子１と受光部品６との積層体をビルド
アップ素子と呼んでいる。ビルドアップ素子についてさ
らに詳しく説明する。図２に示すように、受光部品６の
上面に受光素子２の受光部６ａが一対設けられ、両受光
部６ａの間には発光素子１を接続する一対のパッド６ｂ
が形成される。また、受光部品６の上面の四隅にはそれ
ぞれ電極６ｃ，６ｄが形成される。電極６ｃは受光部品
６の出力端であってスイッチ素子５のドレインとソース
とにそれぞれ接続されている。また、パッド６ｂと電極
６ｄとは受光部品６の上面に形成された導電パターンを
介して接続される。発光素子１は両パッド６ｂに跨がる
形で受光部品６の上面に重ねられ、発光素子１の一対の
電極１ａが銀ペーストよりなる接続部材９によりパッド
６ｂに接続される。本実施形態では、このように受光部
品６と発光素子１とを積み重ねて一体化したものをビル
ドアップ素子と称している。なお、電極６ｃ，６ｄは後
述するようにフリップチップボンディングによりスイッ
チ素子３ａ，３ｂに接続される。
【００１４】ビルドアップ素子は上述のように構成され
ているから、発光素子１の発光面と受光部品６の受光部
６ａとは対向していない。そこで、発光素子１と受光部
品６との間の光結合を良好にするために透明樹脂よりな
るカプリング部材を発光素子１と受光部品６との間に設
けてもよい。ここに、回路基板８の表面に平行な面内で
発光素子１の面積は受光部品６よりも小さく、受光部品
６に固定された発光素子１が両スイッチ素子３ａ，３ｂ
の間に形成されている間隙内に挿入され、受光部品６の
両側部がスイッチ素子３ａ，３ｂの一部に重なるように
寸法関係が設定してある。受光部品６の電極６ｃ，６ｄ
はスイッチ素子３ａ，３ｂに形成したバンプ１４を介し
てフリップチップボンディングの技術を用いて接続され
る。また、発光素子１は電極６ｄを介してスイッチ素子
３ａ，３ｂの表面に形成された導電パターン（図示せ
ず）に接続される。
ているから、発光素子１の発光面と受光部品６の受光部
６ａとは対向していない。そこで、発光素子１と受光部
品６との間の光結合を良好にするために透明樹脂よりな
るカプリング部材を発光素子１と受光部品６との間に設
けてもよい。ここに、回路基板８の表面に平行な面内で
発光素子１の面積は受光部品６よりも小さく、受光部品
６に固定された発光素子１が両スイッチ素子３ａ，３ｂ
の間に形成されている間隙内に挿入され、受光部品６の
両側部がスイッチ素子３ａ，３ｂの一部に重なるように
寸法関係が設定してある。受光部品６の電極６ｃ，６ｄ
はスイッチ素子３ａ，３ｂに形成したバンプ１４を介し
てフリップチップボンディングの技術を用いて接続され
る。また、発光素子１は電極６ｄを介してスイッチ素子
３ａ，３ｂの表面に形成された導電パターン（図示せ
ず）に接続される。
【００１５】スイッチ素子３ａ，３ｂの導電パターンお
よびスイッチ素子３ａ，３ｂの電極はワイヤ７を用いて
回路基板８に接続される。すなわち、スイッチ素子３
ａ，３ｂは回路基板８の導電パターンを通して出力端子
ｔｂ，ｔｃに接続され、発光素子１は受光部品６の導電
パターン、バンプ１４、スイッチ素子３ａ，３ｂの導電
パターン、ワイヤ７、回路基板８の導電パターンを介し
て入力端子ｔａ，ｔａ’に接続される。
よびスイッチ素子３ａ，３ｂの電極はワイヤ７を用いて
回路基板８に接続される。すなわち、スイッチ素子３
ａ，３ｂは回路基板８の導電パターンを通して出力端子
ｔｂ，ｔｃに接続され、発光素子１は受光部品６の導電
パターン、バンプ１４、スイッチ素子３ａ，３ｂの導電
パターン、ワイヤ７、回路基板８の導電パターンを介し
て入力端子ｔａ，ｔａ’に接続される。
【００１６】上述のように部品を配置し電気的に接続し
た状態で、エポキシ樹脂を用いたアンダフィル部材１５
により全体を覆う。スイッチ素子３ａ，３ｂへの発光素
子１からの光や外光の影響を低減するためにアンダフィ
ル部材１５は不透明樹脂であるのが望ましい。なお、カ
プリング部材を用いないときには、発光素子１と受光部
６ａとの間にアンダフィル部材１５が充填されないよう
にしておく。
た状態で、エポキシ樹脂を用いたアンダフィル部材１５
により全体を覆う。スイッチ素子３ａ，３ｂへの発光素
子１からの光や外光の影響を低減するためにアンダフィ
ル部材１５は不透明樹脂であるのが望ましい。なお、カ
プリング部材を用いないときには、発光素子１と受光部
６ａとの間にアンダフィル部材１５が充填されないよう
にしておく。
【００１７】上述した構成によって、１枚の回路基板８
の一面にすべての部品が配置されるから、従来構成に比
較して厚み寸法（図１の上下方向の寸法）を小さくする
ことが可能になる。また、発光素子１と受光部品６とは
ビルドアップ素子として一体化されており、リードフレ
ームを用いないからアンダフィル部材１５を適用する際
に発光素子１と受光部品６との位置ずれが生じることが
ない。しかも、ワイヤ７を用いている箇所がスイッチ素
子３ａ，３ｂと回路基板８との接続部分だけになり、こ
のことによっても薄型化かつ小型化が可能になる。
の一面にすべての部品が配置されるから、従来構成に比
較して厚み寸法（図１の上下方向の寸法）を小さくする
ことが可能になる。また、発光素子１と受光部品６とは
ビルドアップ素子として一体化されており、リードフレ
ームを用いないからアンダフィル部材１５を適用する際
に発光素子１と受光部品６との位置ずれが生じることが
ない。しかも、ワイヤ７を用いている箇所がスイッチ素
子３ａ，３ｂと回路基板８との接続部分だけになり、こ
のことによっても薄型化かつ小型化が可能になる。
【００１８】（実施形態２）本実施形態は、図３に示す
ように、回路基板８に受光部品６を収納する凹所８ａを
形成し、受光部品６の一面と回路基板８の一面とがほぼ
同一平面上に位置するように配置したものである。実施
形態１と同様に受光部品６の上には発光素子１が重ねら
れて受光部品６と発光素子１とによりビルドアップ素子
が形成されている。また、スイッチ素子３ａ，３ｂは回
路基板８と受光部品６とに対してバンプ１４を介してフ
リップチップボンディングにより接続されている。つま
り、スイッチ素子３ａ，３ｂと回路基板８とをワイヤボ
ンディングを用いずに接続している。本実施形態では、
回路基板８に凹所８ａを形成しているから、回路基板８
の厚みが実施形態１と同じであるとすれば、実施形態１
よりもさらに厚み寸法を低減することが可能である。図
３より明らかなように、本実施形態ではスイッチ素子３
ａ，３ｂの一面にバンプ１４が配置されているから、ス
イッチ素子３ａ，３ｂとしてはゲート、ソース、ドレイ
ンが一面に形成されたＬＤＭＯＳを用いるのが望まし
い。他の構成は実施形態１と同様である。
ように、回路基板８に受光部品６を収納する凹所８ａを
形成し、受光部品６の一面と回路基板８の一面とがほぼ
同一平面上に位置するように配置したものである。実施
形態１と同様に受光部品６の上には発光素子１が重ねら
れて受光部品６と発光素子１とによりビルドアップ素子
が形成されている。また、スイッチ素子３ａ，３ｂは回
路基板８と受光部品６とに対してバンプ１４を介してフ
リップチップボンディングにより接続されている。つま
り、スイッチ素子３ａ，３ｂと回路基板８とをワイヤボ
ンディングを用いずに接続している。本実施形態では、
回路基板８に凹所８ａを形成しているから、回路基板８
の厚みが実施形態１と同じであるとすれば、実施形態１
よりもさらに厚み寸法を低減することが可能である。図
３より明らかなように、本実施形態ではスイッチ素子３
ａ，３ｂの一面にバンプ１４が配置されているから、ス
イッチ素子３ａ，３ｂとしてはゲート、ソース、ドレイ
ンが一面に形成されたＬＤＭＯＳを用いるのが望まし
い。他の構成は実施形態１と同様である。
【００１９】（実施形態３）本実施形態は、図４に示す
ように、実施形態１の構成とほぼ同様であるが、回路基
板８において受光部品６の対向部位に反射板１６を配置
したものである。つまり、発光素子１からの光の一部を
反射板１６により反射させて受光部品６に入射させてい
るから、発光素子１から出射された光の利用効率が高く
なり、動作電圧を低減して感度を高めることができる。
ように、実施形態１の構成とほぼ同様であるが、回路基
板８において受光部品６の対向部位に反射板１６を配置
したものである。つまり、発光素子１からの光の一部を
反射板１６により反射させて受光部品６に入射させてい
るから、発光素子１から出射された光の利用効率が高く
なり、動作電圧を低減して感度を高めることができる。
【００２０】反射板１６は、回路基板８に接着したり、
メッキにより形成したりすることができる。また、この
構成の場合には発光素子１からの光を反射板１６で反射
させるから、受光部品６と回路基板８との間にはアンダ
フィル部材１５を充填しないか、あるいは充填しても透
明樹脂としておくのが望ましい。他の構成および動作は
実施形態１と同様である。
メッキにより形成したりすることができる。また、この
構成の場合には発光素子１からの光を反射板１６で反射
させるから、受光部品６と回路基板８との間にはアンダ
フィル部材１５を充填しないか、あるいは充填しても透
明樹脂としておくのが望ましい。他の構成および動作は
実施形態１と同様である。
【００２１】（実施形態４）本実施形態は、図５に示す
ように、回路基板８において受光部品６との対向部位に
内周面が凹曲面となった凹部１７を形成し、この凹部１
７の内周面に反射板１６ａを設けたものである。反射板
１６ａはメッキにより形成される。この反射板１６ａは
凹面鏡として機能するから、発光素子１からの光の集光
量を実施形態３よりもさらに大きくして、発光素子１か
ら出射された光の利用効率をさらに高めることができ
る。また、この構成では発光素子１からの光を反射板１
６ａで反射させるから、受光部品６と回路基板８との間
にはアンダフィル部材１５を充填しないか、あるいは充
填しても透明樹脂としておくのが望ましい。他の構成お
よび動作は実施形態１と同様である。
ように、回路基板８において受光部品６との対向部位に
内周面が凹曲面となった凹部１７を形成し、この凹部１
７の内周面に反射板１６ａを設けたものである。反射板
１６ａはメッキにより形成される。この反射板１６ａは
凹面鏡として機能するから、発光素子１からの光の集光
量を実施形態３よりもさらに大きくして、発光素子１か
ら出射された光の利用効率をさらに高めることができ
る。また、この構成では発光素子１からの光を反射板１
６ａで反射させるから、受光部品６と回路基板８との間
にはアンダフィル部材１５を充填しないか、あるいは充
填しても透明樹脂としておくのが望ましい。他の構成お
よび動作は実施形態１と同様である。
【００２２】上述した各実施形態では、図６に示した回
路構成に対応した構造を示したが、従来構成としても説
明したように、直流用であれば出力用のスイッチ素子を
１個だけ設けてもよい。また、発光素子１と受光部品６
とを一体化したビルドアップ素子における発光素子１の
周囲を透明樹脂のカプリング部材で覆うようにすれば、
カプリング部材の界面での反射により発光素子１から出
射された光の受光部品６への伝達効率を高めることがで
きる。
路構成に対応した構造を示したが、従来構成としても説
明したように、直流用であれば出力用のスイッチ素子を
１個だけ設けてもよい。また、発光素子１と受光部品６
とを一体化したビルドアップ素子における発光素子１の
周囲を透明樹脂のカプリング部材で覆うようにすれば、
カプリング部材の界面での反射により発光素子１から出
射された光の受光部品６への伝達効率を高めることがで
きる。
【００２３】
【発明の効果】請求項１の発明は、発光素子に光結合さ
れた受光部品の出力によりスイッチ素子がオンオフされ
る半導体リレーであって、スイッチ素子が回路基板に実
装され、発光素子が受光部品にビルドアップ素子として
実装されて受光部品と一体化され、前記スイッチ素子と
受光部品とがフリップチップボンディングにより電気的
に接続されたものであり、発光素子と受光素子とをビル
ドアップ素子として一体化するから、発光素子と受光素
子との位置合わせの精度が高くなるという利点がある。
また、１枚の回路基板の上に部品を載せているから、２
枚のリードフレームを用いる場合に比較すると、薄型化
が可能になり、表面実装用のリードを設けている従来構
成に比較すると小面積化も可能になるという利点があ
る。さらに、リードフレームを用いていないことによっ
て、リードフレームの曲がりによる不良品の発生が少な
くなり、歩留りが向上するという利点がある。
れた受光部品の出力によりスイッチ素子がオンオフされ
る半導体リレーであって、スイッチ素子が回路基板に実
装され、発光素子が受光部品にビルドアップ素子として
実装されて受光部品と一体化され、前記スイッチ素子と
受光部品とがフリップチップボンディングにより電気的
に接続されたものであり、発光素子と受光素子とをビル
ドアップ素子として一体化するから、発光素子と受光素
子との位置合わせの精度が高くなるという利点がある。
また、１枚の回路基板の上に部品を載せているから、２
枚のリードフレームを用いる場合に比較すると、薄型化
が可能になり、表面実装用のリードを設けている従来構
成に比較すると小面積化も可能になるという利点があ
る。さらに、リードフレームを用いていないことによっ
て、リードフレームの曲がりによる不良品の発生が少な
くなり、歩留りが向上するという利点がある。
【００２４】請求項２の発明のように、回路基板におい
て発光素子を挟んで受光部品と対向する部位に反射板が
接着されたものや、請求項３の発明のように、回路基板
において発光素子を挟んで受光部品と対向する部位に反
射板がメッキされたものでは、請求項１の発明の効果に
加えて、反射板によって発光素子から受光部品への光の
伝達効率が高まり、高感度化が可能になるという利点が
ある。
て発光素子を挟んで受光部品と対向する部位に反射板が
接着されたものや、請求項３の発明のように、回路基板
において発光素子を挟んで受光部品と対向する部位に反
射板がメッキされたものでは、請求項１の発明の効果に
加えて、反射板によって発光素子から受光部品への光の
伝達効率が高まり、高感度化が可能になるという利点が
ある。
【００２５】請求項４の発明のように、回路基板におい
て発光素子を挟んで受光部品と対向する部位に凹曲面の
反射板が設けられたものでは、請求項１の発明と効果を
奏するととともに、反射板が凹面鏡になるから、発光素
子から受光部品への光の伝達効率が一層高くなる可能性
がある。請求項５の発明は、発光素子に光結合された受
光部品の出力によりスイッチ素子がオンオフされる半導
体リレーであって、回路基板に設けた凹所内に受光部品
と回路基板との表面を揃える形で受光部品が収納され、
発光素子が受光部品に実装されてビルドアップ素子とし
て受光部品と一体化され、スイッチ素子が受光部品と回
路基板とに跨がる形でフリップチップボンディングによ
り電気的に接続されたものであり、請求項１の発明と同
様の作用に加えて、受光部品が凹所に収納されているこ
とによって、請求項１の発明よりも一層の薄型化が可能
になるという利点がある。また、スイッチ素子が受光部
品と回路基板とにフリップチップボンディングにより接
続されるから、ワイヤボンディングを施す必要がなく、
作業工数の低減につながるという利点がある。
て発光素子を挟んで受光部品と対向する部位に凹曲面の
反射板が設けられたものでは、請求項１の発明と効果を
奏するととともに、反射板が凹面鏡になるから、発光素
子から受光部品への光の伝達効率が一層高くなる可能性
がある。請求項５の発明は、発光素子に光結合された受
光部品の出力によりスイッチ素子がオンオフされる半導
体リレーであって、回路基板に設けた凹所内に受光部品
と回路基板との表面を揃える形で受光部品が収納され、
発光素子が受光部品に実装されてビルドアップ素子とし
て受光部品と一体化され、スイッチ素子が受光部品と回
路基板とに跨がる形でフリップチップボンディングによ
り電気的に接続されたものであり、請求項１の発明と同
様の作用に加えて、受光部品が凹所に収納されているこ
とによって、請求項１の発明よりも一層の薄型化が可能
になるという利点がある。また、スイッチ素子が受光部
品と回路基板とにフリップチップボンディングにより接
続されるから、ワイヤボンディングを施す必要がなく、
作業工数の低減につながるという利点がある。
【図１】本発明の実施形態１を示す断面図である。
【図２】同上に用いるビルドアップ素子を示し、（ａ）
は分解斜視図、（ｂ）は斜視図である。
は分解斜視図、（ｂ）は斜視図である。
【図３】本発明の実施形態２を示す断面図である。
【図４】本発明の実施形態３を示し、（ａ）は断面図、
（ｂ）は発光素子と受光部品とを積層したビルドアップ
素子の下面図である。
（ｂ）は発光素子と受光部品とを積層したビルドアップ
素子の下面図である。
【図５】本発明の実施形態４を示す断面図である。
【図６】従来例を示す回路図である。
【図７】従来例を示す断面図である。
１ 発光素子 ２ 受光素子 ３ａ，３ｂ スイッチ素子 ４ 抵抗 ５ スイッチ素子 ６ 受光部品 ７ ワイヤ ８ 回路基板 ８ａ 凹所 ９ 接続部材 １０ パッケージ １１，１２ リードフレーム １３ カプリング部材 １４ バンプ １５ アンダフィル部材 １６ 反射板 １６ａ 反射板 １７ 凹部
Claims (5)
- 【請求項１】 発光素子に光結合された受光部品の出力
によりスイッチ素子がオンオフされる半導体リレーであ
って、スイッチ素子が回路基板に実装され、発光素子が
受光部品にビルドアップ素子として実装されて受光部品
と一体化され、前記スイッチ素子と受光部品とがフリッ
プチップボンディングにより電気的に接続されて成るこ
とを特徴とする半導体リレー。 - 【請求項２】 回路基板において発光素子を挟んで受光
部品と対向する部位に反射板が接着されて成ることを特
徴とする請求項１記載の半導体リレー。 - 【請求項３】 回路基板において発光素子を挟んで受光
部品と対向する部位に反射板がメッキされて成ることを
特徴とする請求項１記載の半導体リレー。 - 【請求項４】 回路基板において発光素子を挟んで受光
部品と対向する部位に凹曲面の反射板が設けられて成る
ことを特徴とする請求項１記載の半導体リレー。 - 【請求項５】 発光素子に光結合された受光部品の出力
によりスイッチ素子がオンオフされる半導体リレーであ
って、回路基板に設けた凹所内に受光部品と回路基板と
の表面を揃える形で受光部品が収納され、発光素子が受
光部品に実装されてビルドアップ素子として受光部品と
一体化され、スイッチ素子が受光部品と回路基板とに跨
がる形でフリップチップボンディングにより電気的に接
続されて成ることを特徴とする半導体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8000498A JP3684823B2 (ja) | 1998-03-26 | 1998-03-26 | 半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8000498A JP3684823B2 (ja) | 1998-03-26 | 1998-03-26 | 半導体リレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274549A true JPH11274549A (ja) | 1999-10-08 |
| JP3684823B2 JP3684823B2 (ja) | 2005-08-17 |
Family
ID=13706198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8000498A Expired - Fee Related JP3684823B2 (ja) | 1998-03-26 | 1998-03-26 | 半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3684823B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123894A (ja) * | 2003-10-16 | 2005-05-12 | Matsushita Electric Works Ltd | 高周波用マルチチップモジュール基板 |
| JP2015050281A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社東芝 | 光結合装置 |
| JP2016219823A (ja) * | 2016-07-22 | 2016-12-22 | 株式会社東芝 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6620176B2 (ja) * | 2018-01-29 | 2019-12-11 | アオイ電子株式会社 | 半導体装置 |
-
1998
- 1998-03-26 JP JP8000498A patent/JP3684823B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005123894A (ja) * | 2003-10-16 | 2005-05-12 | Matsushita Electric Works Ltd | 高周波用マルチチップモジュール基板 |
| JP2015050281A (ja) * | 2013-08-30 | 2015-03-16 | 株式会社東芝 | 光結合装置 |
| US9379095B2 (en) | 2013-08-30 | 2016-06-28 | Kabushiki Kaisha Toshiba | Photocoupler |
| JP2016219823A (ja) * | 2016-07-22 | 2016-12-22 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3684823B2 (ja) | 2005-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI587537B (zh) | Optocoupler | |
| KR100849015B1 (ko) | 반도체 장치 | |
| JPS63102379A (ja) | 反射光障壁およびその製造方法 | |
| JP3851418B2 (ja) | 赤外線データ通信モジュール | |
| JP2000232235A (ja) | 半導体装置 | |
| JP2002076443A (ja) | Ｌｅｄチップ用反射カップ | |
| CN114128062A (zh) | 半导体激光装置 | |
| JP3684823B2 (ja) | 半導体リレー | |
| US6897485B2 (en) | Device for optical and/or electrical data transmission and/or processing | |
| JP3505986B2 (ja) | 半導体リレー | |
| JP3242476B2 (ja) | 光半導体装置 | |
| JPH11284221A (ja) | 半導体リレー | |
| JP3622460B2 (ja) | 半導体リレー | |
| TWI708085B (zh) | 電子裝置 | |
| JP2002359392A (ja) | 半導体リレー | |
| JP2004063764A (ja) | 光結合半導体装置、およびその製造方法 | |
| JP2002057373A (ja) | 半導体発光装置 | |
| JP2001326381A (ja) | 半導体リレー | |
| JP4337237B2 (ja) | 半導体リレー | |
| JPH1070306A (ja) | 光結合型リレー装置 | |
| JPH11163392A (ja) | 半導体リレー | |
| JPH11163394A (ja) | 半導体リレー | |
| JP3900595B2 (ja) | 光電装置 | |
| JP2004103654A (ja) | 光結合半導体装置及びその製造方法 | |
| KR20030057189A (ko) | 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |