JP7413217B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7413217B2
JP7413217B2 JP2020156329A JP2020156329A JP7413217B2 JP 7413217 B2 JP7413217 B2 JP 7413217B2 JP 2020156329 A JP2020156329 A JP 2020156329A JP 2020156329 A JP2020156329 A JP 2020156329A JP 7413217 B2 JP7413217 B2 JP 7413217B2
Authority
JP
Japan
Prior art keywords
resin layer
light receiving
receiving element
electrically connected
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020156329A
Other languages
English (en)
Other versions
JP2022049992A (ja
Inventor
俊英 長内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020156329A priority Critical patent/JP7413217B2/ja
Priority to CN202110115485.9A priority patent/CN114203687A/zh
Priority to US17/170,474 priority patent/US11824134B2/en
Publication of JP2022049992A publication Critical patent/JP2022049992A/ja
Application granted granted Critical
Publication of JP7413217B2 publication Critical patent/JP7413217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
    • H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by at least one potential or surface barrier
    • H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by at least one potential or surface barrier formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Description

実施形態は、半導体装置に関する。
ガラスエポキシ基板上に樹脂封止された半導体チップを有する半導体装置がある。このような半導体装置では、半導体チップを外部回路に接続する端子は、ガラスエポキシ基板の裏面に設けられる。このため、ガラスエポキシ基板内に、半導体チップと端子とを電気的に接続する中間配線が設けられる。一方、半導体チップを高速で動作させるためには、半導体チップと端子とを電気的に接続する中間配線を短くすることが望まれる。
特開２０１５－５６５３１号公報 特開２０１０－３４１０３号公報
実施形態は、半導体チップの高周波透過特性を高める半導体装置を提供する。
実施形態に係る半導体装置は、発光素子と、前記発光素子に光結合された受光素子と、前記受光素子に電気的に接続されたスイッチング素子と、前記受光素子の裏面側および前記スイッチング素子の裏面側に設けられた第１樹脂層と、前記第１樹脂層の表面側に、前記発光素子、前記受光素子および前記スイッチング素子を封じた第２樹脂層と、前記第１樹脂層の裏面側に設けられ、前記発光素子に電気的に接続された入力側端子と、前記第１樹脂層の裏面側において、前記入力側端子から離間して設けられ、前記スイッチング素子に電気的に接続された出力側端子と、を備える。前記発光素子は、前記受光素子の表面側に接合され、前記第１樹脂層の上面視において、前記出力側端子の一部と前記受光素子が重なる。
第１実施形態に係る半導体装置を示す模式断面図である。 第１実施形態に係る半導体装置を示す模式図である。 第１実施形態に係る半導体装置の入力側端子および出力側端子を示す模式平面図である。 第１実施形態の変形例に係る半導体装置を示す模式断面図である。 第１実施形態の別の変形例に係る半導体装置を示す模式断面図である。 第２実施形態に係る半導体装置を示す模式断面図である。 第２実施形態に係る半導体装置を示す模式平面図である。 第２実施形態に係る半導体装置の製造過程を示す模式断面図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
（第１実施形態）
図１は、第１実施形態に係る半導体装置１を示す模式断面図である。半導体装置１は、例えば、フォトリレーである。
半導体装置１は、発光素子２０と、受光素子３０と、スイッチング素子４０と、を含む。発光素子２０は、例えば、発光ダイオードである。受光素子３０は、例えば、シリコン基板上に設けられた複数のフォトダイオードを含む。スイッチング素子４０は、例えば、ＭＯＳトランジスタである。
図１に示すように、発光素子２０は、受光素子３０上にマウントされる。発光素子２０は、受光素子３０の表面上に、例えば、透明接着層を介して接合される。発光素子２０は、例えば、裏面側に光を放出し、裏面を受光素子３０に向けてマウントされる。
受光素子３０およびスイッチング素子４０は、樹脂層１０上にマウントされる。樹脂層１０は、受光素子３０の裏面側およびスイッチング素子４０の裏面側に設けられる。樹脂層１０は、例えば、ポリイミド層である。樹脂層１０の裏面から表面に向かう方向（Ｚ方向）における厚さは、例えば、５０マイクロメートル以下である。
樹脂層１０の表面上には、マウントパッド１１と、ボンディングパッド１３と、マウントパッド１５とが設けられる。マウントパッド１１、ボンディングパッド１３およびマウントパッド１５は、相互に離間して配置される。マウントパッド１１は、例えば、ボンディングパッド１３とマウントパッド１５との間に設けられる。マウントパッド１１、ボンディングパッド１３およびマウントパッド１５は、例えば、銅を含む。
発光素子２０は、金属ワイヤＭＷを介して、ボンディングパッド１３に電気的に接続される。受光素子３０は、例えば、ダイアタッチフィルム等の接着層（図示しない）を介して、マウントパッド１１上にマウントされる。スイッチング素子４０は、例えば、導電性ペースト（図示しない）を介して、マウントパッド１５上にマウントされる。
マウントパッド１１は、樹脂層１０と受光素子３０との間に設けられる。マウントパッド１５は、樹脂層１０とスイッチング素子４０との間に設けられる。
発光素子２０は、受光素子３０上に樹脂層５５により封じられる。樹脂層５５は、例えば、シリコーンを含む。樹脂層５５は、例えば、ポッティング法を用いて、受光素子３０上に形成される。
受光素子３０およびスイッチング素子４０は、樹脂層１０の上に樹脂層５０により封じられる。樹脂層５０は、樹脂層５５を覆うように設けられる。樹脂層５０は、例えば、ポリイミド層またはエポキシ樹脂である。
樹脂層１０の裏面上には、入力側端子１７と、出力側端子１９とが設けられる。入力側端子１７および出力側端子１９は、相互に離間して設けられる。入力側端子１７は、樹脂層１０の一部を介してボンディングパッド１３に向き合う。出力側端子１９は、樹脂層１０の別の一部を介してマウントパッド１５に向き合う。
樹脂層１０は、ボンディングパッド１３と入力側端子１７との間に設けられたビアコンタクトＶｃ１と、マウントパッド１５と出力側端子１９との間に設けられたビアコンタクトＶｃ２と、を含む。入力側端子１７は、樹脂層１０をＺ方向に貫くビアコンタクトＶｃ１を介して、ボンディングパッド１３に電気的に接続される。出力側端子１９は、樹脂層１０をＺ方向に貫くビアコンタクトＶｃ２を介して、マウントパッド１５に電気的に接続される。
発光素子２０は、金属ワイヤＭＷ、ボンディングパッド１３およびビアコンタクトＶｃ１を介して入力側端子１７に電気的に接続される。また、スイッチング素子４０は、マウントパッド１５およびビアコンタクトＶｃ２を介して出力側端子１９に電気的に接続される。
ビアコンタクトＶｃ１およびＶｃ２は、例えば、樹脂層１０のＺ方向の厚さと同じＺ方向の長さを有する。樹脂層１０の厚さは、５０μｍ以下であり、ボンディングパッド１３と入力側端子１７との間は、ビアコンタクトＶｃ１の長さで電気的に接続される。また、スイッチング素子４０と出力側端子１９との間も、ビアコンタクトＶｃ２の長さで電気的に接続される。これにより、樹脂層１０中の配線長に起因する寄生インダクタンスを低減し、半導体装置１を高速で動作させることができる。
さらに、入力側端子１７は、Ｚ方向に見て、受光素子３０と重なる部分を含む。すなわち、樹脂層１０は、入力側端子１７の一部と、受光素子３０と、の間に位置する部分を含む。
例えば、発光素子２０および受光素子３０に金属ワイヤＭＷを超音波ボンディングする際に、樹脂層１０により超音波が吸収され、ボンディングに必要な超音波の強度が得られない場合がある。このため、ボンディング強度が不十分となり、半導体装置１の信頼性が低下する場合がある。
本実施形態では、入力側端子１７の一部と受光素子３０とを重複させ、入力側端子１７から受光素子３０へ効率良く超音波が伝わるように構成される。これにより、金属ワイヤＭＷのボンディング強度を高くすることが可能となり、半導体装置１の信頼性を向上させることができる。
図２は、第１実施形態に係る半導体装置１を示す模式図である。図２は、樹脂層１０の表面上のレイアウトを示す平面図および等価回路図である。
図２に示すように、半導体装置１は、ボンディングパッド１３ａおよび１３ｂ、スイッチング素子４０ａおよび４０ｂを含む。ボンディングパッド１３ａおよび１３ｂは、入力側端子１７ａおよび１７ｂ（図３（ａ）参照）にそれぞれ電気的に接続される。スイッチング素子４０ａおよび４０ｂは、出力側端子１９ａおよび１９ｂ（図２（ｂ）参照）にそれぞれ電気的に接続される。なお、本明細書では、ボンディングパッド１３ａおよび１３ｂを総称して、ボンディングパッド１３と説明する場合がある。他の構成要素についても同様である。
発光素子２０は、第１電極２３と、第２電極２５と、を有する。第１電極２３は、例えば、ｐ電極である。第２電極２５は、例えば、ｎ電極である。第１電極２３は、金属ワイヤＭＷ１を介して、ボンディングパッド１３ａに電気的に接続される。第２電極２５は、金属ワイヤＭＷ２を介して、ボンディングパッド１３ｂに電気的に接続される。
受光素子３０は、例えば、カソード端子３１ａおよび３１ｂと、アノード端子３３ａおよび３３ｂと、を有する。また、スイッチング素子４０ａは、例えば、ソース電極４１ａおよびゲート電極４３ａを有する。スイッチング素子４０ｂは、例えば、ソース電極４１ｂおよびゲート電極４３ｂを有する。
スイッチング素子４０ａおよび４０ｂは、樹脂層１０上において、Ｙ方向に並ぶ。受光素子３０において、カソード端子３１ａおよびアノード端子３３ａは、Ｙ方向の一方の端に設けられ、カソード端子３１ｂおよびアノード端子３３ｂは、Ｙ方向の他方の端に設けられる。
受光素子３０のカソード端子３１ａは、金属ワイヤＭＷ３を介して、第１スイッチング素子４０ａのソース電極４１ａに電気的に接続される。受光素子３０のアノード端子３３ａは、金属ワイヤＭＷ４を介して、第１スイッチング素子４０ａのゲート電極４３ａに電気的に接続される。
受光素子３０のカソード端子３１ｂは、金属ワイヤＭＷ５を介して、第２スイッチング素子４０ｂのソース電極４１ｂに電気的に接続される。受光素子３０のアノード端子３３ｂは、金属ワイヤＭＷ６を介して、第２スイッチング素子４０ｂのゲート電極４３ｂに電気的に接続される。
第１スイッチング素子４０ａのソース電極４１ａは、金属ワイヤＭＷ７を介して、第２スイッチング素子４０ｂのソース電極４１ｂに電気的に接続される。
半導体装置１では、入力側端子１７ａおよび１７ｂ（図３（ａ）参照）からボンディングパッド１３ａおよび１３ｂ、金属ワイヤＭＷ１およびＭＷ２を介して、発光素子２０に、例えば、電流信号を入力する。発光素子２０は、受光素子３０に向けて入力された電流信号に対応する光信号を放射する。
受光素子３０は、例えば、フォトダイオードアレイ３０ａおよび制御回路３０ｂを含む。フォトダイオードアレイ３０ａは、発光素子２０の光信号を受け、制御回路３０ｂに電圧信号を出力する。制御回路３０ｂは、カソード端子３１ａおよびアノード端子３３ａを介して、第１スイッチング素子４０ａのゲート・ソース間に電圧信号を出力する。また、制御回路３０ｂは、カソード端子３１ｂおよびアノード端子３３ｂを介して、第２スイッチング素子４０ｂのゲート・ソース間に電圧信号を出力する。
フォトダイオードアレイ３０ａは、発光素子２０から放射される光信号を受けて、第１スイッチング素子４０ａおよび第２スイッチング素子４０ｂのそれぞれのゲート・ソース間に所定の電圧を印加し、第１スイッチング素子４０ａおよび第２スイッチング素子４０ｂをターンオンさせる。これにより、出力側端子１９ａと出力側端子１９ｂとの間は、電気的に導通する。
本実施形態では、入力側端子１７ａとボンディングパッド１３ａとの間および入力側端子１７ｂとボンディングパッド１３ｂとの間の寄生インダクタンスを低減することができる。また、第１スイッチング素子４０ａと出力端子１９ａとの間および第２スイッチング素子４０ｂと出力端子１９ｂとの間の寄生インダクタンスを低減することができる。これにより、高周波変調された入力信号に対応する信号を第１スイッチング素子４０ａおよび第２スイッチング素子４０ｂを介して出力することができる。
図３（ａ）および（ｂ）は、第１実施形態に係る半導体装置１の入力側端子および出力側端子を示す模式平面図である。図３（ａ）および（ｂ）は、樹脂層１０の裏面上に設けられた入力側端子１７ａ、１７ｂ、出力側端子１９ａおよび１９ｂを示している。また、図中に示す破線は、受光素子３０の位置を表している。
図３（ａ）に示すように、入力側端子１７ａおよび１７ｂは、それぞれ、Ｚ方向に見て、受光素子３０と重なる部分を含む。これにより、発光素子２０および受光素子３０と、入力端子１７の一部と、が樹脂層１０を介してつながる。このため、金属ワイヤＭＷ（図２（ａ）参照）のボンディング時において、例えば、ボンディングボールに供給される超音波が発光素子２０の表面の各電極（図２参照）および受光素子３０の各端子（図２参照）に伝わり、その振動により金属ワイヤを強固に圧着できる。
図３（ｂ）に示す例では、入力側端子１７ｂは、Ｚ方向に見て、受光素子３０に重なる部分を含む。一方、入力側端子１７ａは、Ｚ方向に見て、受光素子３０に重ならないように設けられる。このように、入力側端子１７ａおよび１７ｂのいずれか一方が、受光素子３０に重なるように設けられても良い。
図４（ａ）および（ｂ）は、第１実施形態の変形例に係る半導体装置２を示す模式断面図である。図４（ａ）は、半導体装置２の模式断面図である。図４（ｂ）は、樹脂層１０の裏面上に設けられた入力側端子１７ａ、１７ｂ、出力側端子１９ａおよび１９ｂを示している。また、図中に示す破線は、受光素子３０の位置を表している。
図４（ａ）に示すように、半導体装置２では、入力側端子１７および出力側端子１９は、それぞれ、樹脂層１０の裏面に沿って受光素子３０の下方に延在するように設けられる。すなわち、樹脂層１０は、入力側端子１７と受光素子３０との間に位置する部分と、出力側端子１９と受光素子３０との間に位置する別の部分と、を含む。
図４（ｂ）に示すように、入力側端子１７ａおよび１７ｂは、それぞれ、Ｚ方向に見て、受光素子３０に重なるように設けられる。また、出力側端子１９ａおよび１９ｂは、それぞれ、Ｚ方向に見て、受光素子３０と重なるように設けられる。
なお、入力側端子１７ａおよび１７ｂのいずれか一方が、Ｚ方向に見て、受光素子３０と重なるように設けられてもよい（図３（ｂ）参照）。また、出力側端子１９ａおよび１９ｂのいずれか一方が、Ｚ方向に見て、受光素子３０と重なるように設けられてもよい。
図５（ａ）および（ｂ）は、第１実施形態の別の変形例に係る半導体装置３を示す模式断面図である。図５（ａ）は、半導体装置３の模式断面図である。図５（ｂ）は、樹脂層１０の裏面上に設けられた入力側端子１７ａ、１７ｂ、出力側端子１９ａおよび１９ｂを示している。また、図中に示す破線は、受光素子３０の位置を表している。
図５（ａ）に示すように、半導体装置３では、出力側端子１９が樹脂層１０の裏面に沿って受光素子３０の下方に延在するように設けられる。すなわち、樹脂層１０は、出力側端子１９と受光素子３０との間に位置する部分を含む。
図５（ｂ）に示すように、入力側端子１７ａおよび１７ｂは、Ｚ方向に見て、受光素子３０と重ならないように設けられる。出力側端子１９ａおよび１９ｂは、それぞれ、Ｚ方向に見て、受光素子３０と重なるように設けられる。なお、出力側端子１９ａおよび１９ｂのいずれか一方が、受光素子３０と重なるように設けられてもよい。
（第２実施形態）
図６は、第２実施形態に係る半導体装置４を示す模式断面図である。半導体装置４は、樹脂層１０、入力側端子１７および出力側端子１９に代えて、樹脂層６０、入力パッド７０および出力パッド８０を含む。
樹脂層６０は、入力パッド７０と出力パッド８０との間に設けられる。樹脂層６０、入力パッド７０および出力パッド８０は、例えば、１００μｍ以下のＺ方向の厚さを有する。また、樹脂層６０のＺ方向の厚さは、入力パッド７０および出力パッド８０のそれぞれのＺ方向の厚さよりも厚いことが好ましい。樹脂層６０は、例えば、ポリイミド層である。入力パッド７０および出力パッド８０は、例えば、銅を含む金属板である。
この例では、受光素子３０は、例えば、図示しない接着層を介して、樹脂層６０上にマウントされる。受光素子３０は、例えば、マウントパッド６３上にマウントされても良い。発光素子２０は、受光素子３０の表面上に、例えば、発光素子２０から放射される光に対して透明な接着層（図示しない）を介して接合される。発光素子２０は、例えば、金属ワイヤＭＷを介して、入力パッド７０に電気的に接続される。
スイッチング素子４０は、出力パッド８０上に、例えば、導電性ペースト（図示しない）を介してマウントされる。スイッチング素子４０は、例えば、別の金属ワイヤＭＷを介して、受光素子３０に電気的に接続される。
発光素子２０は、受光素子３０の表面側に樹脂層５５により封じられる。また、受光素子３０およびスイッチング素子４０は、樹脂層６０上および出力パッド８０上に樹脂層５０により封じられる。樹脂層５０は、樹脂層５５を覆う。
この例では、発光素子２０につながる金属ワイヤＭＷを、入力パッド７０に直接ボンディングする。また、スイッチング素子４０を出力パッド８０に直接マウントする。これにより、スイッチング素子４０を通過する高周波信号の減衰を低減できる。
図７（ａ）および（ｂ）は、第２実施形態に係る半導体装置４を示す模式平面図である。図７（ａ）は、半導体装置４の表面側のレイアウトを示す平面図である。図７（ｂ）は、半導体装置４の裏面側のレイアウトを示す平面図である。
図７（ａ）に示すように、半導体装置４は、入力パッド７０ａおよび７０ｂ、スイッチング素子４０ａおよび４０ｂ、出力パッド８０ａおよび８０ｂを含む。スイッチング素子４０ａおよび４０ｂは、出力パッド８０ａおよび８０ｂの上にそれぞれマウントされる。樹脂層６０は、入力パッド７０ａと入力パッド７０ｂの間、および、出力パッド８０ａと出力パッド８０ｂとの間にも延在するように設けられる。
発光素子２０の第１電極２３は、金属ワイヤＭＷ１を介して、入力パッド７０ａに電気的に接続される。発光素子２０の第２電極２５は、金属ワイヤＭＷ２を介して、入力パッド７０ｂに電気的に接続される。
受光素子３０のカソード端子３１ａは、金属ワイヤＭＷ３を介して、第１スイッチング素子４０ａのソース電極４１ａに電気的に接続される。受光素子３０のアノード端子３３ａは、金属ワイヤＭＷ４を介して、第１スイッチング素子４０ａのゲート電極４３ａに電気的に接続される。
受光素子３０のカソード端子３１ｂは、金属ワイヤＭＷ５を介して、第２スイッチング素子４０ｂのソース電極４１ｂに電気的に接続される。受光素子３０のアノード端子３３ｂは、金属ワイヤＭＷ６を介して、第２スイッチング素子４０ｂのゲート電極４３ｂに電気的に接続される。
第１スイッチング素子４０ａのソース電極４１ａは、金属ワイヤＭＷ７を介して、第２スイッチング素子４０ｂのソース電極４１ｂに電気的に接続される。
図７（ｂ）に示すように、入力パッド７０ａ、７０ｂ、出力パッド８０ａおよび８０ｂは、裏面側において、樹脂層６０から露出される。
次に、図８（ａ）～（ｅ）を参照して、半導体装置４の製造方法を説明する。図８（ａ）～（ｅ）は、第２実施形態に係る半導体装置４の製造過程を示す模式断面図である。
図８（ａ）に示すように、支持板１００の上に、入力パッド７０および出力パッド８０を相互に離間させて配置する。出力パッド８０は、例えば、表面側に溝ＳＧを有する。入力パッド７０および出力パッド８０は、例えば、接着シート（図示しない）を介して、支持板上に固定される。支持板１００は、例えば、ステンレス板である。
図８（ｂ）に示すように、入力パッド７０と出力パッド８０との間、入力パッド７０ａと７０ｂとの間、および、出力パッド８０ａと８０ｂとの間のスペースに樹脂層６０を形成する。樹脂層６０は、支持板１００の表面側に、例えば、ポリイミドなどの樹脂を成形した後、入力パッド７０と出力パッド８０との間を充填した部分を残して、入力パッド７０および出力パッド８０の上に形成された樹脂を研削することにより形成される。樹脂層６０は、例えば、トランスファー成形もしくはコンプレッション成形により形成される。また、樹脂層６０は、例えば、ディスペンサを用いて、入力パッド７０と出力パッド８０との間のスペースに充填されても良い。
図８（ｃ）に示すように、樹脂層６０の上に受光素子３０をマウントし、出力パッド８０の上にスイッチング素子４０をマウントする。受光素子３０は、例えば、その裏面側に貼り付けられたダイアタッチフィルム（図示しない）を介してマウントされる。スイッチング素子４０は、例えば、出力パッド８０の表面に塗布された導電性ペースト４５を介してマウントされる。溝ＳＧは、例えば、導電性ペースト４５がスイッチング素子４０の外側に広がることを防ぐ。
さらに、発光素子２０は、例えば、放射光に対して透明な接着剤（図示しない）を介して受光素子３０上に接合される。続いて、金属ワイヤＭＷにより、発光素子２０と入力パッド７０とを電気的に接続し、受光素子３０とスイッチング素子４０とを電気的に接続する。
図８（ｄ）に示すように、樹脂層５５により、発光素子２０を受光素子３０上に封じる。樹脂層５５は、例えば、ディスペンサを用いて、受光素子３０上にポッティングされる。
その後、発光素子２０、受光素子３０およびスイッチング素子４０を覆う樹脂層５０を成形する。出力パッド８０に溝ＳＧを設けることにより、導電性ペースト４５がスイッチング素子４０の外側に広ることを防ぐ。これにより、樹脂層５０と出力パッド８０との間に導電性ペースト４５が介在することを回避し、樹脂層５０と出力パッド８０との間の密着性を向上させることができる。
図８（ｅ）に示すように、樹脂層５０を硬化させた後、支持板１００を剥離する。半導体装置４の裏面側には、入力パッド７０および出力パッド８０が露出される（図７（ｂ）参照）。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
（付記１）
発光素子と、
前記発光素子に光結合された受光素子と、
前記受光素子に電気的に接続されたスイッチング素子と、
前記発光素子に電気的に接続された第１金属板と、
前記受光素子の裏面側に接続された第１樹脂層と、
前記スイッチング素子の裏面側に電気的に接続された第２金属板と、
前記発光素子、前記受光素子および前記スイッチング素子を封じた第２樹脂層と、
を備え、
前記発光素子は、前記受光素子の表面側に接合され、
前記第１樹脂層は、前記第１金属板と前記第２金属板との間に設けられ、
前記第２樹脂層は、前記第１金属板、前記第１樹脂層および前記第２金属板のそれぞれの表面側において、前記発光素子、前記受光素子および前記スイッチング素子を覆い、
前記第１樹脂層の裏面側に、前記第１金属板および前記第２金属板のそれぞれの裏面を露出させた半導体装置。
（付記２）
前記受光素子上において、前記発光素子を覆う第３樹脂をさらに備え、
前記第３樹脂は、前記第２樹脂と前記受光素子との間に設けられる付記１記載の半導体装置。
（付記３）
第２金属板は、前記スイッチング素子側の表面に設けられた溝を有する付記１または２に記載の半導体装置。
（付記４）
前記第１樹脂層の裏面から表面に向かう方向における前記第１樹脂層の厚さは、前記第１金属板および前記第２金属板の前記方向の厚さよりも厚い付記１～３のいずれか１つに記載の半導体装置。
１、２、３、４…半導体装置、 １０、５０、５５、６０…樹脂層、 １１、６３…マウントパッド、 １３、１３ａ、１３ｂ…ボンディングパッド、 １５…マウントパッド、 １７、１７ａ、１７ｂ…入力側端子、 １９、１９ａ、１９ｂ…出力側端子、 ２０…発光素子、 ２３…第１電極、 ２５…第２電極、 ３０…受光素子、 ３０ａ、３０ｂ…フォトダイオード、 ３１ａ、３１ｂ…アノード端子、 ３３ａ、３３ｂ…カソード端子、 ４０、４０ａ、４０ｂ…スイッチング素子、 ４１ａ、４１ｂ…ソース電極、 ４３ａ、４３ｂ…ゲート電極、 ４５…導電性ペースト、 ７０、７０ａ、７０ｂ…入力パッド、 ８０、８０ａ、８０ｂ…出力パッド、 １００…支持板、 ＭＷ、ＭＷ１～ＭＷ７…金属ワイヤ、 ＳＧ…溝、 Ｖｃ１、Ｖｃ２…ビアコンタクト

Claims (8)

  1. 発光素子と、
    前記発光素子に光結合された受光素子と、
    前記受光素子に電気的に接続されたスイッチング素子と、
    前記受光素子の裏面側および前記スイッチング素子の裏面側に設けられた第１樹脂層と、
    前記第１樹脂層の表面側に、前記発光素子、前記受光素子および前記スイッチング素子を封じた第２樹脂層と、
    前記第１樹脂層の裏面側に設けられ、前記発光素子に電気的に接続された入力側端子と、
    前記第１樹脂層の裏面側において、前記入力側端子から離間して設けられ、前記スイッチング素子に電気的に接続された出力側端子と、
    を備え、
    前記発光素子は、前記受光素子の表面側に接合され、
    前記第１樹脂層の上面視において、前記出力側端子の一部と前記受光素子が重なる半導体装置。
  2. 前記受光素子は、前記第１樹脂層の上面視において、前記入力側端子の一部に重なる請求項１記載の半導体装置。
  3. 前記第１樹脂層の表面側に設けられ、前記発光素子に金属ワイヤを介して電気的に接続されたボンディングパッドと、
    前記第１樹脂層を前記裏面から前記表面に向かう第１方向に貫通し、前記ボンディングパッドと前記入力側端子とを電気的に接続した第１ビアコンタクトと、
    前記第１樹脂層と前記スイッチング素子との間に設けられ、前記スイッチング素子に電気的に接続された第１マウントパッドと、
    前記第１樹脂層を前記第１方向に貫通し、前記スイッチング素子と前記出力側端子を電気的に接続した第２ビアコンタクトと、
    をさらに備えた請求項１または２に記載の半導体装置。
  4. 前記第１樹脂層は、前記第１方向の厚さが５０マイクロメートル以下である請求項３記載の半導体装置。
  5. 前記第１樹脂層と前記受光素子との間に設けられた第２マウントパッドをさらに備えた請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記受光素子上に前記発光素子を封じた第３樹脂層をさらに備え、
    前記第２樹脂層は、前記第３樹脂層を覆う請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記スイッチング素子は、ソース電極、ドレイン電極およびゲート電極を有するＭＯＳトランジスタであり、
    前記受光素子は、前記ソース電極と前記ゲート電極との間に電気的に接続され、前記出力側端子は、前記ドレイン電極に電気的に接続される請求項１～６のいずれか１つに記載の半導体装置。
  8. 前記発光素子は、第１電極と第２電極とを有し、
    前記スイッチング素子は、前記第１樹脂層上に複数設けられ、
    前記入力側端子および前記出力側端子は、それぞれ複数設けられ、
    前記複数の入力側端子のうちの、第１入力側端子は、前記第１電極に接続され、第２入力側端子は、前記第２電極に電気的に接続され、
    前記複数の出力側端子のうちの、第１出力側端子は、前記複数のスイッチング素子のうちの第１スイッチング素子に電気的に接続され、第２出力側端子は、第２スイッチング素子に電気的に接続され、
    前記第１樹脂層の上面視において、前記複数の出力側端子の少なくともいずれか１つの一部と、前記受光素子と、が重なる請求項１～７のいずれか１つに記載の半導体装置。
JP2020156329A 2020-09-17 2020-09-17 半導体装置 Active JP7413217B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020156329A JP7413217B2 (ja) 2020-09-17 2020-09-17 半導体装置
CN202110115485.9A CN114203687A (zh) 2020-09-17 2021-01-28 半导体装置
US17/170,474 US11824134B2 (en) 2020-09-17 2021-02-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020156329A JP7413217B2 (ja) 2020-09-17 2020-09-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2022049992A JP2022049992A (ja) 2022-03-30
JP7413217B2 true JP7413217B2 (ja) 2024-01-15

Family

ID=80627134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020156329A Active JP7413217B2 (ja) 2020-09-17 2020-09-17 半導体装置

Country Status (3)

Country Link
US (1) US11824134B2 (ja)
JP (1) JP7413217B2 (ja)
CN (1) CN114203687A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056531A (ja) 2013-09-12 2015-03-23 株式会社東芝 実装部材および光結合装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329091A (en) 1976-08-31 1978-03-17 Oki Electric Ind Co Ltd Semiconductor photo coupler
JPH11261102A (ja) 1998-03-10 1999-09-24 Canon Inc 光起電力素子
JP2002217234A (ja) 2001-01-15 2002-08-02 Nippon Avionics Co Ltd フリップチップ光デバイス実装体
JP2005032950A (ja) * 2003-07-11 2005-02-03 Toshiba Corp 光半導体装置及びその製造方法
TWI303491B (en) * 2004-02-20 2008-11-21 Toshiba Kk Semiconductor relay apparatus and wiring board fabrication method
JP2010034103A (ja) 2008-07-25 2010-02-12 Panasonic Electric Works Co Ltd 光結合型半導体リレー
JP5806994B2 (ja) * 2012-09-21 2015-11-10 株式会社東芝 光結合装置
JP5865859B2 (ja) * 2013-03-22 2016-02-17 株式会社東芝 光結合装置
US9082685B2 (en) * 2013-06-25 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Optical-coupling semiconductor device
JP2015188051A (ja) * 2014-03-14 2015-10-29 株式会社東芝 光結合装置
JP2015177056A (ja) * 2014-03-14 2015-10-05 株式会社東芝 フォトリレー
JP6371725B2 (ja) * 2015-03-13 2018-08-08 株式会社東芝 半導体モジュール
JP6414014B2 (ja) 2015-07-07 2018-10-31 株式会社豊田自動織機 車載用のインバータ装置及び車載用の電動圧縮機
US10003241B2 (en) 2015-07-07 2018-06-19 Kabushiki Kaisha Toyota Jidoshokki Vehicle inverter device and motor-driven compressor
JP6438363B2 (ja) 2015-07-28 2018-12-12 株式会社東芝 光結合装置
JP6445940B2 (ja) * 2015-08-03 2018-12-26 株式会社東芝 光結合装置
JP6626294B2 (ja) * 2015-09-04 2019-12-25 株式会社東芝 半導体装置および光結合装置
JP6402091B2 (ja) * 2015-12-17 2018-10-10 株式会社東芝 光結合装置
JP2020047778A (ja) * 2018-09-19 2020-03-26 株式会社東芝 光結合装置
JP7273494B2 (ja) * 2018-12-13 2023-05-15 株式会社東芝 光結合装置およびその実装部材

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056531A (ja) 2013-09-12 2015-03-23 株式会社東芝 実装部材および光結合装置

Also Published As

Publication number Publication date
CN114203687A (zh) 2022-03-18
US11824134B2 (en) 2023-11-21
US20220085232A1 (en) 2022-03-17
JP2022049992A (ja) 2022-03-30

Similar Documents

Publication Publication Date Title
JP5349755B2 (ja) 表面実装の発光チップパッケージ
US20070241362A1 (en) Light emitting diode package and fabrication method thereof
WO2012050110A1 (ja) Ｌｅｄモジュール
US20100140786A1 (en) Semiconductor power module package having external bonding area
JP2005064479A (ja) 回路モジュール
US8288847B2 (en) Dual die semiconductor package
US20130270706A1 (en) Semiconductor device
KR20100120006A (ko) 전력 모듈 패키지
JP7413217B2 (ja) 半導体装置
JP7240148B2 (ja) 光結合装置
US20130256920A1 (en) Semiconductor device
US6897485B2 (en) Device for optical and/or electrical data transmission and/or processing
CN111816633A (zh) 半导体装置及半导体装置的制造方法
JP2016219823A (ja) 半導体装置
US8344500B2 (en) Integrated circuit package module and method of the same
US11611009B2 (en) Semiconductor device
KR20110041090A (ko) 발광장치
US20100012953A1 (en) Optical semiconductor device
US20230123432A1 (en) Semiconductor device
US8482019B2 (en) Electronic light emitting device and method for fabricating the same
US20220406980A1 (en) Semiconductor device, method for manufacturing same, and substrate
JP7292241B2 (ja) 半導体装置およびその製造方法
US20230080478A1 (en) Semiconductor package
KR101210351B1 (ko) 반도체 칩 모듈 및 반도체 패키지
JP2018160501A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230515

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231227

R150 Certificate of patent or registration of utility model

Ref document number: 7413217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150