KR20110041090A - 발광장치 - Google Patents

발광장치 Download PDF

Info

Publication number
KR20110041090A
KR20110041090A KR1020090098113A KR20090098113A KR20110041090A KR 20110041090 A KR20110041090 A KR 20110041090A KR 1020090098113 A KR1020090098113 A KR 1020090098113A KR 20090098113 A KR20090098113 A KR 20090098113A KR 20110041090 A KR20110041090 A KR 20110041090A
Authority
KR
South Korea
Prior art keywords
light emitting
insulating substrate
emitting diode
lead electrodes
bumps
Prior art date
Application number
KR1020090098113A
Other languages
English (en)
Other versions
KR101628374B1 (ko
Inventor
백지흠
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090098113A priority Critical patent/KR101628374B1/ko
Publication of KR20110041090A publication Critical patent/KR20110041090A/ko
Application granted granted Critical
Publication of KR101628374B1 publication Critical patent/KR101628374B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Led Device Packages (AREA)

Abstract

발광장치가 개시된다. 발광장치는 다수 개의 홀들을 포함하는 절연기판; 상기 홀들에 각각 대응하여 배치되는 다수 개의 발광 소자들; 상기 절연기판 상에 배치되는 배선패턴; 및 상기 배선패턴으로부터 연장되며, 상기 발광 소자들에 각각 접속되는 다수 개의 리드전극들을 포함한다.
발광다이오드, 패키지, 테이프, 기판, 범프, RGB

Description

발광장치{LIGHT EMITTING APPARATUS}
실시예는 발광장치에 관한 것이다.
일반적으로, 반도체 발광소자로는 LED(Light Emitting Diode)를 들 수 있는데, 이는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 자외선의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.
상기 LED는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기, 전등, 지시등 등에 패키지화되어 적용될 수 있다.
실시예는 높은 생산성을 가지고, 용이하게 제조될 수 있으며, 높은 신뢰성을 가지고, 향상된 전기적인 특성을 가지는 발광장치를 제공하고자 한다.
일 실시예에 따른 발광장치는 다수 개의 홀들을 포함하는 절연기판; 상기 홀들에 각각 대응하여 배치되는 다수 개의 발광 소자들; 상기 절연기판 상에 배치되는 배선패턴; 및 상기 배선패턴으로부터 연장되며, 상기 발광 소자들에 각각 접속되는 다수 개의 리드전극들을 포함한다.
일 실시예에 따른 발광장치는 절연기판; 상기 절연기판 상에 배치되는 배선패턴; 상기 절연기판으로부터 연장되는 다수 개의 리드전극들; 상기 리드전극들과 각각 접촉하는 다수 개의 범프들; 및 상기 범프들과 각각 접촉하고, 상기 리드전극들과 중첩되는 다수 개의 발광 소자들을 포함한다.
실시예에 따른 발광장치는 발광소자들을 홀들에 배치시키고, 리드전극들과 접속시킨다. 각각의 리드 전극은 적어도 일부가 각각의 발광소자와 중첩되어 연결된다. 따라서, 각각의 리드 전극 및 각각의 발광소자는 그 사이에 개재되는 범프들에 의해서 서로 연결될 수 있다. 또한, 각각의 리드 전극은 각각의 발광소자와 직접 접촉하여 연결될 수 있다.
따라서, 실시예에 따른 발광장치는 와이어를 사용하지 않고, 발광소자들을 리드전극들에 연결할 수 있다.
따라서, 실시예에 따른 발광장치는 와이어에 의해서 리드전극들과 발광소자들이 연결되는 경우보다 더 높은 접촉 특성, 즉, 더 낮은 접촉 저항을 가진다. 또한, 실시예에 따른 발광장치는 범프들에 의해서 또는 직접 리드전극들 및 발광소자들을 연결하기 때문에, 단락을 방지할 수 있다.
따라서, 실시예에 따른 발광장치는 향상된 전기적인 특성 및 높은 신뢰성을 가진다.
또한, 절연기판은 배선패턴 및 방열부를 지지할 수 있고, 발광 소자들을 수용하고, 동시에, 배선패턴 및 발광 소자들을 절연할 수 있다.
즉, 절연기판은 다양한 기능을 수행할 수 있고, 실시예에 따른 발광장치는 추가적인 구성요소들을 필요로 하지 않는다.
따라서, 실시예에 따른 발광장치는 집적화된 구조를 가지고, 매우 작은 크기로 제조될 수 있다.
또한, 리드전극들 및 발광소자들은 범프들에 의해서 또는 직접적으로 각각 연결될 수 있고, 상하 방향의 압력에 의해서 결합될 수 있다. 즉, 실시예에 따른 발광장치는 리드전극들 및 발광소자들에 상하 방향으로 압력을 가하여 형성될 수 있다. 즉, 실시예에 따른 발광장치는 와이어를 연결하기 위한 공정을 필요로 하지 않는다.
다시 말하면, 리드전극들 및 다수 개의 발광소자들이 한 번의 공정에 의해서 접합되어, 본 실시예에 따른 발광장치가 제조될 수 있다.
따라서, 실시예에 따른 발광장치는 높은 생산성을 가지며, 용이하게 제조될 수 있다.
실시 예의 설명에 있어서, 각 기판, 층, 영역, 배선, 홀, 칩 또는 전극 등이 각 기판, 층, 영역, 배선, 홀, 칩 또는 전극 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 하부에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1은 실시예에 따른 발광다이오드 어레이를 도시한 분해사시도이다. 도 2는 실시예에 따른 발광다이오드 어레이를 도시한 평면도이다. 도 3은 도 2에서 A-A`를 따라서 절단한 단면을 도시한 단면도이다. 도 4는 발광다이오드 칩의 일 단면을 도시한 단면도이다.
도 1 내지 도 4를 참조하면, 실시예에 따른 발광다이오드 어레이는 절연기판(100), 도전패턴(200), 다수 개의 발광다이오드 칩들(300), 다수 개의 범프들(400), 방열부(500) 및 보호층(600)을 포함한다.
상기 절연기판(100)은 플레이트 형상을 가진다. 상기 절연기판(100)은 절연체이다. 상기 절연기판(100)으로 사용되는 물질의 예로서는 폴리이미드계 수지(polyimide resin) 등을 들 수 있다. 이때, 상기 절연기판(100)이 폴리이미드계 수지로 이루어진 경우, 상기 절연기판(100)은 높은 내열성을 가진다.
상기 절연기판(100)은 상기 도전패턴(200), 상기 발광다이오드 칩들(300), 상기 방열부(500) 및 상기 보호층(600)을 지지한다. 상기 절연기판(100)은 플렉서블(flexible)하다. 이와는 다르게, 상기 절연기판(100)은 리지드(rigid)할 수 있다.
상기 절연기판(100)은 다수 개의 관통홀들(110, 120...)을 포함한다. 상기 관통홀들(110, 120...)은 제 1 관통홀(110), 제 2 관통홀(120) 및 제 3 관통홀(130)일 수 있다. 즉, 상기 절연기판(100)에는 상기 관통홀들(110, 120...)을 포함한다.
상기 관통홀들(110, 120...)은 서로 일렬로 배치될 수 있다. 이와는 다르게, 상기 관통홀들(110, 120...)은 삼각형의 꼭지점들의 위치에 대응하여 배치될 수 있다. 상기 제 1 관통홀(110), 제 2 관통홀(120) 및 제 3 관통홀(130)은 상기 절연기판(100)을 관통한다.
상기 관통홀들(110, 120...)은 직사각형 형상을 가질 수 있으며, 이외에도 다양한 형상을 가질 수 있다. 상기 관통홀들(110, 120...)의 크기는 상기 발광다이오드 칩들(300)의 크기보다 더 클 수 있다. 즉, 상기 관통홀들(110, 120...)은 평면에서 보았을 때, 상기 발광다이오드 칩들(300)보다 더 넓은 평면적 또는 더 큰 직경을 가질 수 있다.
상기 관통홀들(110, 120...)에 대응하여 정의되는 영역, 즉, 상기 관통홀들(110, 120...)이 형성되는 영역을 오픈영역(OR)이라고 정의한다. 상기 오픈영 역(OR)은 상기 관통홀들(110, 120...) 안의 영역, 상기 관통홀들(110, 120...) 상의 영역 및 상기 관통홀들(110, 120...) 아래의 영역을 포함한다.
상기 절연기판(100)의 두께는 약 0.01 ㎜ 내지 약 5 ㎜ 일 수 있다. 상기 절연기판(100)은 예를 들어, 직사각형 플레이트 형상을 가질 수 있으며, 절단된 측면을 가질 수 있다.
상기 도전패턴(200)은 상기 절연기판(100)상에 배치된다. 상기 도전패턴(200)의 일부는 상기 오픈영역(OR)에 배치된다.
상기 도전패턴(200)은 도전체로 이루어진다. 상기 도전패턴(200)으로 사용되는 물질의 예로서는 구리, 알루미늄, 텅스텐 및 이들의 합금 등을 들 수 있다.
특히, 상기 도전패턴(200)은 구리로 이루어지고, 상기 절연기판(100)은 폴리이미드계 수지로 이루어질 수 있다. 이와 같은 경우, 구리 및 폴리이미드계 수지가 유사한 열팽창 계수를 가지기 때문에, 상기 도전패턴(200) 및 상기 절연기판(100) 사이에 온도 변화에 의한 크랙이 발생되지 않는다.
상기 도전패턴(200)은 상기 발광다이오드 칩들(300)에 연결된다. 더 자세하게, 상기 도전패턴(200)은 상기 발광다이오드 칩들(300)에 전기적으로 연결된다.
상기 도전패턴은 배선패턴(210) 및 다수 개의 리드전극들(220)을 포함한다.
상기 배선패턴(210)은 상기 절연기판(100) 상에 배치된다. 또한, 상기 배선패턴(210)은 상기 관통홀들(110, 120...)이 형성되지 않는 영역에 배치된다. 즉, 상기 배선패턴(210)은 상기 오픈영역(OR) 이외의 영역에 배치된다.
상기 배선패턴(210)은 상기 발광다이오드 칩들(300)을 서로 연결한다. 더 자 세하게, 상기 배선패턴(210)은 상기 발광다이오드 칩들(300)을 직렬 및/또는 병렬로 연결할 수 있다. 더 자세하게, 상기 배선패턴(210)은 상기 리드전극들(220)을 통하여, 상기 발광다이오드 칩들(300)을 서로 연결한다. 즉, 상기 배선패턴(210)은 상기 리드전극들(220)을 서로 연결시킨다.
또한, 상기 배선패턴(210)은 상기 발광다이오드 칩들(300)을 구동하기 위한 구동 소자들을 서로 연결할 수 있다. 즉, 상기 절연기판(100) 상에 상기 구동 소자들이 구비되고, 상기 구동소자들은 솔더 페이스트 등을 통하여, 상기 배선패턴(210)과 연결될 수 있다. 상기 배선패턴(210)은 복잡한 회로 구조를 가질 수 있다.
상기 리드전극들(220)은 상기 배선패턴(210)으로부터 상기 오픈영역(OR)으로 연장된다. 즉, 상기 리드전극들(220)은 상기 배선패턴(210)으로부터 상기 관통홀들(110, 120...)이 형성되는 영역으로 각각 연장된다. 즉, 상기 리드전극들(220)은 상기 오픈영역(OR)에 배치된다.
상기 리드전극들(220)은 상기 발광다이오드 칩들(300)과 중첩된다. 즉, 평면에서 보았을 때, 상기 리드전극들(220)은 상기 발광다이오드 칩들(300)과 각각 중첩된다. 더 자세하게, 하나의 발광다이오드 칩에 두 개의 리드전극들이 중첩된다. 상기 리드전극들(220)은 상기 범프들(400)에 각각 접촉한다. 상기 리드전극들(220)은 상기 범프들(400)에 직접 접촉한다. 상기 리드전극들(220)은 절곡 또는 완곡된 형상을 가질 수 있다. 상기 배선패턴(210) 및 상기 리드전극들(220)은 일체로 형성된다.
상기 발광다이오드 칩들(300)은 상기 관통홀들(110, 120...)에 각각 대응하여 배치된다. 즉, 상기 발광다이오드 칩들(300)은 상기 오픈영역(OR)에 배치된다. 더 자세하게, 상기 발광다이오드 칩들(300)은 상기 관통홀들(110, 120...)의 내측에 각각 배치될 수 있다.
또한, 상기 발광다이오드 칩들(300)은 상기 리드전극들(220)과 각각 중첩되어 배치된다. 상기 발광다이오드 칩들(300)은 상기 리드전극들(220)에 각각 연결된다. 더 자세하게, 상기 발광다이오드 칩들(300)은 상기 범프들(400) 및 상기 리드전극들(220)을 통하여, 상기 배선패턴(210)에 각각 연결된다.
상기 발광다이오드 칩들(300)은 GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체로서, 칩 형태로 탑재될 수 있다. 또한, 상기 발광다이오드 칩들(300)은 수직형 LED칩 또는 수평형 LED칩일 수 있다.
상기 발광다이오드 칩들(300)은 예를 들어, 적색 발광다이오드 칩들(301), 녹색 발광다이오드 칩들(302) 및 청색 발광다이오드 칩들(303)일 수 있다. 이에 따라서, 실시예에 따른 발광다이오드 어레이는 백색광을 발생시킨다.
즉, 실시예에 따른 발광다이오드 어레이는 형광체를 포함하는 형광층을 포함하지 않고도, 백색광을 구현할 수 있다.
도 4에 도시된 바와 같이, 상기 발광다이오드 칩(300)은 사파이어기판(310), 버퍼층(320), 제 1 도전형 반도체층(330), 제 2 도전형 반도체층(350), 활성층(340), 제 1 전극(360) 및 제 2 전극(370)을 포함할 수 있다.
상기 버퍼층(320)은 상기 사파이어기판(310) 상에 배치된다. 상기 버퍼 층(320)은 상기 사파이어기판(310) 및 상기 제 1 도전형 반도체층(330) 사이에서 버퍼기능을 수행한다. 상기 버퍼층(320)은 예를 들어, 도핑되지 않는 GaN으로 이루어질 수 있다.
상기 제 1 도전형 반도체층(330)은 상기 버퍼층(320) 상에 배치된다. 상기 제 1 도전형 반도체층(330)은 제 1 도전형을 가진다. 상기 제 1 도전형 반도체층(330)은 n형 반도체층일 수 있다. 예를 들어, 상기 제 1 도전형 반도체층(330)은 n형 GaN층 일 수 있다.
상기 제 2 도전형 반도체층(350)은 상기 제 1 도전형 반도체층(330) 상에 배치된다. 상기 제 2 도전형 반도체층(350)은 상기 제 1 도전형 반도체층(330)과 마주보며, p형 반도체층일 수 있다. 상기 제 2 도전형 반도체층(350)은 예를 들어, p형 GaN층 일 수 있다.
상기 활성층(340)은 상기 제 1 도전형 반도체층(330) 및 상기 제 2 도전형 반도체층(350) 사이에 개재된다. 상기 활성층(340)은 단일 양자 우물 구조 또는 다중 양자 우물 구조를 갖는다. 상기 활성층(340)은 InGaN 우물층 및 AlGaN 장벽층의 주기 또는 InGaN 우물층과 GaN 장벽층의 주기로 형성될 수 있으며, 이러한 활성층(340)의 발광 재료는 발광 파장 예컨대, 청색 파장, 레드 파장, 녹색 파장 등에 따라 달라질 수 있다.
상기 제 1 전극(360)은 상기 제 1 도전형 반도체층(330) 상에 배치된다. 상기 제 1 전극(360)은 상기 제 1 도전형 반도체층(330)에 접속된다. 상기 제 1 전극(360)은 상기 활성층(340)과 같은 평면 상에 배치될 수 있다.
상기 제 2 전극(370)은 상기 제 2 도전형 반도체층(350) 상에 배치된다. 상기 제 2 전극(370)은 상기 제 2 도전형 반도체층(350)에 접속된다.
상기 범프들(400)은 상기 발광다이오드 칩들(300) 및 상기 리드전극들(220) 사이에 각각 배치된다. 상기 범프들(400)은 상기 리드전극들(220)에 대응하여 배치된다. 더 자세하게, 상기 범프들(400)은 상기 리드전극들(220) 및 상기 발광다이오드 칩들이 서로 중첩되는 영역들에 각각 배치된다.
예를 들어, 하나의 발광다이오드 칩 상에 두 개의 범프들이 배치되고, 각각의 범프 상에 하나씩 리드전극들(220)이 배치된다.
상기 범프들(400)은 상기 발광다이오드 칩들(300) 및 상기 리드전극들(220)에 직접 접촉된다. 더 자세하게, 상기 범프들(400)은 상기 발광다이오드 칩들(300) 및 상기 리드전극들(220)에 각각 접합된다. 더 자세하게, 상기 범프들(400)은 상기 리드전극들(220)에 접합되고, 상기 제 1 전극(360) 및 상기 제 2 전극(370)에 접합된다.
이때, 상기 리드전극들(220) 및 상기 발광다이오드 칩들(300)은 상기 범프들(400)을 각각 사이에 두고, 상하 방향으로 가해지는 압력에 의해서 접합될 수 있다. 이에 따라서, 상기 리드전극(220)과 상기 범프(400)가 서로 접촉하는 제 1 계면은 상기 발광다이오드 칩(300)과 상기 범프(400)가 서로 접촉하는 제 2 계면과 마주보며, 상기 제 2 계면에 평행할 수 있다.
상기 범프들(400)은 볼 형상 또는 덩어리 형상을 가진다. 더 자세하게, 상기 범프들(400)은 눌려진 볼 형상을 가진다. 즉, 상기 범프들(400)은 평평한 상면 및 평평한 하면을 포함할 수 있다. 즉, 상기 범프들(400)은 상면 및 하면을 가지는 플레이트 형상을 가질 수 있다. 이때, 상기 범프들(400)의 상면은 상기 리드전극들(220)과 접촉하고, 상기 범프들(400)의 하면은 상기 발광다이오드 칩들(300)과 접촉할 수 있다. 또한, 상기 범프들(400)의 두께는 상기 리드전극들(220) 및 상기 발광다이오드 칩들(300) 사이의 간격과 실질적으로 동일하다.
상기 범프들(400)은 저항이 낮은 도전체이다. 상기 범프들(400)로 사용되는 물질의 예로서는 금, 은, 납, 구리, 알루미늄 및 이들의 합금 등을 들 수 있다.
상기 발광다이오드 칩들(300)은 상기 도전패턴(200) 및 상기 범프들(400)을 통하여, 구동신호를 인가받는다.
상기 방열부(500)는 상기 절연기판(100) 아래에 배치된다. 상기 방열부(500)는 상기 발광다이오드 칩들(300)과 직접 접촉될 수 있다.
상기 방열부(500)는 상기 발광다이오드 칩들(300)로부터 발생되는 열을 외부로 방출한다. 상기 방열부(500)는 높은 열전도율을 가지는 금속 등을 포함한다. 상기 방열부(500)로 사용되는 물질의 예로서는 구리 또는 알루미늄 등을 들 수 있다.
상기 방열부(500)는 상기 절연기판(100)에 접착될 수 있다. 즉, 상기 방열부(500) 및 상기 절연기판(100) 사이에 접착층이 개재될 수 있다.
또한, 상기 발광다이오드 칩들(300)은 상기 방열부(500)에 접착될 수 있다. 즉, 상기 방열부(500) 및 상기 발광다이오드 칩들(300) 사이에 열 전도율이 높은 에폭시계 접착제(510)가 개재될 수 있다.
상기 보호층(600)은 상기 절연기판(100) 상에 배치된다. 상기 보호층(600)은 투명하며, 상기 발광다이오드 칩들(300) 상에 배치된다. 즉, 상기 보호층(600)은 상기 도전패턴(200) 및 상기 발광다이오드 칩들(300)을 덮는다.
상기 보호층(600)으로 사용되는 물질의 예로서는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate;PET), 폴리메타메틸아크릴레이트(polymethamethyl acrylate;PMMA), 폴리이미드계 수지 또는 폴리카보네이트(polycarbonate;PC) 등을 들 수 있다.
실시예에 따른 발광다이오드 패키지는 솔더 레지스트, 다수 개의 렌즈부들 및 다수 개의 광 변환부들을 더 포함할 수 있다.
상기 솔더 레지스트는 상기 도전패턴(200)을 덮는다. 상기 솔더 레지스트는 상기 절연기판(100) 상에 배치된다. 상기 솔더 레지스트는 절연층이며, 상기 도전패턴(200)을 절연한다. 또한, 상기 솔더 레지스트는 이물질 또는 습기 등으로부터 상기 도전패턴(200)을 보호한다. 상기 솔더 레지스트로 사용되는 물질의 예로서는 폴리이미드계 수지 등을 들 수 있다.
상기 렌즈부들 상기 절연기판(100) 상에 배치된다. 상기 렌즈부들은 상기 발광다이오드 칩들(300) 상에 각각 배치될 수 있다. 상기 렌즈부들은 상기 발광다이오드 칩들(300)으로부터 출사되는 광의 특성을 향상시킨다.
상기 광 변환부들은 형광체를 포함할 수 있다. 상기 광 변환부들은 상기 발광다이오드 칩들(300)로부터 출사되는 광의 컬러를 변환시킬 수 있다.킨다.
상기 광 변환부들은 상기 관통홀들(110, 120...) 내측에 각각 배치될 수 있다. 상기 광 변환부들은 상기 관통홀들(110, 120...) 내측에 채워질 수 있다. 상기 광 변환부들은 상기 발광다이오드 칩들(300)을 둘러쌀 수 있다.
본 실시예에서는, 3 개의 관통홀들(110, 120, 130)을 가지는 절연기판(100) 및 3 개의 발광다이오드 칩들(301, 302, 330)을 중심으로 설명하였지만, 이에 한정되지 않는다. 즉, 3 개 이상의 관통홀들이 형성된 더 넓은 절연기판이 제공되고, 3 개 이상의 발광다이오드 칩들이 3 개 이상의 관통홀들(110, 120...)에 각각 배치될 수 있다.
즉, 본 실시예에 따른 발광다이오드 어레이는 대형 LED 전광판으로 사용될 수 있다. 예를 들어, 상기 발광다이오드 칩들(300)이 청색 광을 출사하는 다수 개의 청색 발광다이오드 칩들, 녹색 광을 출사하는 다수 개의 녹색 발광다이오드 칩들 및 적색 광을 출사하는 다수 개의 적색 발광다이오드 칩들을 포함할 수 있다. 이때, 실시예에 따른 발광다이오드 어레이는 각각의 발광다이오드 칩을 구동하여, 대화면으로 영상을 표시할 수 있다.
여기서, 실시예에 따른 발광다이오드 어레이는 상기 발광다이오드 칩들(300)을 집적화할 수 있기 때문에, 높은 분해능(resolution)의 영상을 표시할 수 있다. 즉, 실시예에 따른 발광다이오드 어레이는 향상된 화질의 영상을 구현할 수 있다. 예를 들어, 실시예에 따른 발광다이오드 어레이는 통상적인 전광판보다 약 5배 이상의 분해능을 가질 수 있다.
또한, 본 실시예에서 설명하는 장치는 발광다이오드 어레이라고 지칭되었지만, 이는 발광다이오드 패키지라고 지칭될 수 있으며, 넓게는 발광장치에 해당한다.
실시예에 따른 발광다이오드 어레이는 상기 범프들(400)에 의해서, 상기 리드전극들(220)과 상기 발광다이오드 칩들(300)을 연결한다. 상기 범프들(400)은 통상적인 와이어보다 더 높은 접촉 특성, 즉, 더 낮은 저항을 가진다. 또한, 상기 범프들(400)은 통상적인 와이어보다 더 용이하게 단락을 방지할 수 있다.
특히, 상기 범프들(400)은 눌려진 볼 형상을 가지기 때문에, 통상적인 와이어보다 매우 낮은 저항을 가진다. 즉, 상기 발광다이오드 칩들(300)을 구동하기 위한 전기적인 신호는 상기 범프들(400)의 두께만큼의 경로를 통하여, 상기 도전패턴(200)으로부터 상기 발광다이오드 칩들(300)로 전달된다. 이때, 상기 범프들(400)의 두께는 통상적인 와이어의 길이보다 매우 작기 때문에, 상기 발광다이오드 칩들(300) 및 상기 리드전극들(220) 사이의 저항은 매우 낮다.
이에 따라서, 실시예에 따른 발광다이오드 어레이는 향상된 전기적인 특성 및 높은 신뢰성을 가진다.
상기 절연기판(100)은 플렉서블하기 때문에, 실시예에 따른 발광다이오드 어레이는 플렉서블할 수 있다. 이에 따라서, 실시예에 따른 발광다이오드 어레이는 다양한 형태로 변형될 수 있다. 또한, 실시예에 따른 발광다이오드 어레이는 플렉서블하기 때문에, 외부의 소자 등에 용이하게 설치될 수 있다.
또한, 상기 절연기판(100)은 상기 도전패턴(200) 및 상기 방열부(500)를 지지할 수 있고, 상기 발광다이오드 칩들(300)을 수용하고, 동시에, 상기 도전패턴(200) 및 상기 발광다이오드 칩들(300)을 절연할 수 있다.
즉, 상기 절연기판(100)은 다양한 기능을 수행할 수 있고, 실시예에 따른 발 광다이오드 어레이는 추가적인 구성요소들을 필요로 하지 않는다.
따라서, 실시예에 따른 발광다이오드 어레이는 집적화된 구조를 가지고, 매우 작은 크기로 제조될 수 있다.
도 5 내지 도 9는 앞서 설명한 발광다이오드 패키지 및 발광다이오드 어레이를 제조하는 공정을 도시한 도면들이다. 앞서 설명한 발광다이오드 어레이에 관한 설명은 본 제조방법에 관한 설명에 본질적으로 결합될 수 있다.
도 5를 참조하면, 일 방향으로 길게 연장되는 절연기판(101)에 다수 개의 관통홀들(110, 120...)이 형성된다.
도 6을 참조하면, 상기 절연기판(101) 상에 도전패턴(200)이 형성된다.
도 7을 참조하면, 방열 플레이트(501) 상에 발광다이오드 칩들(300)이 접착제(510)에 의해서 접착되고, 상기 발광다이오드 칩들(300) 상에 범프들(400)이 각각 2 개씩 배치된다.
이후, 상기 방열 플레이트(501)는 상기 절연기판(101) 아래에 접착된다. 이때, 상기 발광다이오드 칩들(300)은 상기 관통홀들(110, 120...)에 각각 대응하여 배치된다.
도 8을 참조하면, 압착 장비인 갱(gang)(10)에 의해서, 상기 발광다이오드 칩들(300) 및 리드전극들(220)에 상하 방향으로 압력 및/또는 열이 가해지고, 상기 발광다이오드 칩들(300), 상기 리드전극들(220) 및 상기 범프들(400)은 서로 접합된다.
도 9를 참조하면, 상기 절연기판(100) 상에 투명 필름층이 형성되고, 상기 투명 필름층, 상기 절연기(101)판 및 상기 방열 플레이트(501)는 한꺼번에 절단된다. 이에 따라서, 상기 투명 필름층은 다수 개의 보호층들(600)으로 나누어지고, 상기 방열 플레이트는 다수 개의 방열부들(500)로 나누어진다.
이에 따라서, 실시예에 따른 발광다이오드 어레이(1)가 형성된다. 이때, 실시예에 따른 발광다이오드 어레이(1)에 원하는 개수의 발광다이오드 칩들이 포함되도록, 상기 절연기판(101) 등이 적당한 크기로 절단될 수 있다.
상기 절연기판(101)이 플렉서블하기 때문에, 상기 절연기판(101)은 릴 또는 롤러 등에 감긴 상태로 제조 공정에 제공될 수 있다. 따라서, 릴 또는 롤러 등에 감긴 절연기판(101)은 풀리면서, 상기 갱(10)에 제공될 수 있다.
실시예에 따른 발광다이오드 어레이(1)는 와이어를 연결하기 위한 공정을 필요로 하지 않는다.
이와 같이, 앞선 실시예에 따른 발광다이오드 어레이(1)는 용이하게 제조될 수 있으며, 대량으로 제조될 수 있다.
따라서, 앞선 실시예에 따른 발광다이오드 어레이(1)는 높은 생산성을 가진다.
또한, 이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 발광다이오드 어레이를 도시한 분해사시도이다.
도 2는 실시예에 따른 발광다이오드 어레이를 도시한 평면도이다.
도 3은 도 2에서 A-A`를 따라서 절단한 단면을 도시한 단면도이다.
도 4는 발광다이오드 칩의 일 단면을 도시한 단면도이다.
도 5 내지 도 9는 앞서 설명한 발광다이오드 패키지 및 발광다이오드 어레이를 제조하는 공정을 도시한 도면들이다.

Claims (12)

  1. 다수 개의 홀들을 포함하는 절연기판;
    상기 홀들에 각각 대응하여 배치되는 다수 개의 발광 소자들;
    상기 절연기판 상에 배치되는 배선패턴; 및
    상기 배선패턴으로부터 연장되며, 상기 발광 소자들에 각각 접속되는 다수 개의 리드전극들을 포함하는 발광 장치.
  2. 제 1 항에 있어서, 상기 리드전극들 및 상기 발광 소자들은 서로 중첩되는 발광 장치.
  3. 제 1 항에 있어서, 상기 리드전극들 및 상기 발광 소자들 사이에 각각 개재되며, 상기 리드전극들 및 상기 발광 소자들에 각각 연결되는 다수 개의 범프들을 포함하는 발광 장치.
  4. 제 3 항에 있어서, 각각의 범프는
    각각의 리드 전극과 직접 접촉하는 상면; 및
    각각의 발광 소자와 직접 접촉하는 하면을 포함하는 발광 장치.
  5. 제 1 항에 있어서, 상기 발광 소자들은 청색 발광 다이오드, 녹색 발광 다이 오드 및 적색 발광다이오드인 발광 장치.
  6. 제 1 항에 있어서, 상기 절연기판 아래에 배치되는 방열부; 및
    상기 발광 소자 상에 배치되는 투명 보호층을 포함하는 발광장치.
  7. 제 1 항에 있어서, 상기 절연기판은 폴리이미드를 포함하고, 상기 배선패턴은 구리를 포함하는 발광 장치.
  8. 절연기판;
    상기 절연기판 상에 배치되는 배선패턴;
    상기 절연기판으로부터 연장되는 다수 개의 리드전극들;
    상기 리드전극들과 각각 접촉하는 다수 개의 범프들; 및
    상기 범프들과 각각 접촉하고, 상기 리드전극들과 중첩되는 다수 개의 발광 소자들을 포함하는 발광장치.
  9. 제 8 항에 있어서, 각각의 발광소자는
    서로 대향하는 제 1 반도체층 및 제 2 반도체층;
    상기 제 1 반도체층 및 상기 제 2 반도체층 사이에 개재되는 활성층;
    상기 제 1 반도체층에 접속되는 제 1 전극; 및
    상기 제 2 반도체층에 접속되는 제 2 전극을 포함하는 발광장치.
  10. 제 9 항에 있어서, 상기 리드전극들은
    각각의 제 1 전극에 접속되는 제 1 리드전극들; 및
    각각의 제 2 전극에 접속되는 제 2 리드전극들을 포함하는 발광장치.
  11. 제 8 항에 있어서, 상기 절연기판은 다수 개의 관통홀들을 포함하고,
    상기 발광소자들은 상기 관통홀들에 각각 배치되는 발광장치.
  12. 제 11 항에 있어서, 상기 절연기판 아래에 배치되며, 상기 발광소자들로부터 발생되는 열을 방출하는 방열부를 포함하는 발광장치.
KR1020090098113A 2009-10-15 2009-10-15 발광장치 KR101628374B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090098113A KR101628374B1 (ko) 2009-10-15 2009-10-15 발광장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090098113A KR101628374B1 (ko) 2009-10-15 2009-10-15 발광장치

Publications (2)

Publication Number Publication Date
KR20110041090A true KR20110041090A (ko) 2011-04-21
KR101628374B1 KR101628374B1 (ko) 2016-06-09

Family

ID=44047120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090098113A KR101628374B1 (ko) 2009-10-15 2009-10-15 발광장치

Country Status (1)

Country Link
KR (1) KR101628374B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016194370A1 (ja) * 2015-06-01 2018-03-22 東芝ホクト電子株式会社 発光モジュール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102317874B1 (ko) 2017-02-09 2021-10-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102385091B1 (ko) * 2017-03-07 2022-04-12 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102316326B1 (ko) * 2017-03-07 2021-10-22 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010114260A (ko) * 1999-05-12 2001-12-31 추후보정 발광 다이오드 장치
JP2005209930A (ja) * 2004-01-23 2005-08-04 Seiko Epson Corp 光源装置及びプロジェクタ
KR100729825B1 (ko) * 2005-12-27 2007-06-18 럭스피아(주) 발광 유니트
JP2007165791A (ja) * 2005-12-16 2007-06-28 Nippon Leiz Co Ltd 光源装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010114260A (ko) * 1999-05-12 2001-12-31 추후보정 발광 다이오드 장치
JP2005209930A (ja) * 2004-01-23 2005-08-04 Seiko Epson Corp 光源装置及びプロジェクタ
JP2007165791A (ja) * 2005-12-16 2007-06-28 Nippon Leiz Co Ltd 光源装置
KR100729825B1 (ko) * 2005-12-27 2007-06-18 럭스피아(주) 발광 유니트

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016194370A1 (ja) * 2015-06-01 2018-03-22 東芝ホクト電子株式会社 発光モジュール

Also Published As

Publication number Publication date
KR101628374B1 (ko) 2016-06-09

Similar Documents

Publication Publication Date Title
US11444008B2 (en) Semiconductor light emitting device and method for manufacturing the same
US8786074B2 (en) Packaging device for matrix-arrayed semiconductor light-emitting elements of high power and high directivity
JP4122784B2 (ja) 発光装置
US10193040B2 (en) LED package with a plurality of LED chips
JP5528900B2 (ja) 発光素子モジュール
JP6131048B2 (ja) Ｌｅｄモジュール
US7893528B2 (en) Package structure of compound semiconductor device and fabricating method thereof
CN107689408B (zh) 发光二极管覆晶晶粒及显示器
KR20060134969A (ko) 표면 장착 발광 칩 패키지
JP2007073575A (ja) 半導体発光装置
US20200066943A1 (en) Light-emitting apparatus
KR101775428B1 (ko) 발광 소자 패키지 및 그 제조 방법
KR101628374B1 (ko) 발광장치
US8748913B2 (en) Light emitting diode module
KR101610378B1 (ko) 발광장치
KR20110035190A (ko) 발광장치
KR101628370B1 (ko) 발광소자 패키지
KR101778140B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101125382B1 (ko) 발광소자 패키지 및 발광장치
JPWO2008139981A1 (ja) 発光装置および発光装置用パッケージ集合体
KR101628372B1 (ko) 발광장치
KR101719816B1 (ko) 발광다이오드 어레이
KR20080087405A (ko) Ｌｅｄ 패키지 및 그 제조방법
JP2002208737A (ja) 表面実装型半導体発光装置
KR101464714B1 (ko) 발광 다이오드 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 4