KR20110035190A - 발광장치 - Google Patents

발광장치 Download PDF

Info

Publication number
KR20110035190A
KR20110035190A KR1020090092803A KR20090092803A KR20110035190A KR 20110035190 A KR20110035190 A KR 20110035190A KR 1020090092803 A KR1020090092803 A KR 1020090092803A KR 20090092803 A KR20090092803 A KR 20090092803A KR 20110035190 A KR20110035190 A KR 20110035190A
Authority
KR
South Korea
Prior art keywords
light emitting
insulating substrate
conductive pattern
emitting diode
emitting device
Prior art date
Application number
KR1020090092803A
Other languages
English (en)
Inventor
백지흠
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090092803A priority Critical patent/KR20110035190A/ko
Publication of KR20110035190A publication Critical patent/KR20110035190A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

발광장치가 개시된다. 발광장치는 관통홀이 형성되는 절연기판; 상기 관통홀에 배치되는 발광소자; 및 상기 절연기판 상에 배치되며, 상기 발광소자와 연결되는 도전패턴을 포함한다.
LED, 폴리, 이미드, 패키지

Description

발광장치{LIGHT EMITTING APPARATUS}
실시예는 발광장치에 관한 것이다.
일반적으로, 반도체 발광소자로는 LED(Light Emitting Diode)를 들 수 있는데, 이는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 자외선의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.
상기 LED는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기, 전등, 지시등 등에 패키지화되어 적용될 수 있다.
실시예는 높은 생산성을 가지고, 높은 집적도를 가지는 발광장치를 제공하고자 한다.
일 실시예에 따른 발광장치는 관통홀이 형성되는 절연기판; 상기 관통홀에 배치되는 발광소자; 및 상기 절연기판 상에 배치되며, 상기 발광소자와 연결되는 도전패턴을 포함한다.
일 실시예에 따른 발광장치는 다수 개의 관통홀들을 포함하는 절연기판; 상기 관통홀들에 각각 배치되는 다수 개의 발광소자들; 및 상기 절연기판 상에 배치되며, 상기 발광소자들과 연결되는 도전패턴을 포함한다.
실시예에 따른 발광장치는 절연기판에 형성되는 관통홀에 발광다이오드 칩 등과 같은 발광소자를 배치시킨다. 또한, 실시예에 따른 발광장치는 발광소자를 절연기판 상에 배치되는 도전패턴에 연결하고, 절연기판 아래에 방열부를 배치시킬 수 있다.
이에 따라서, 실시예에 따른 발광장치는 높은 집적도를 가진다. 즉, 절연기판은 관통홈에 의해서, 발광소자를 하우징하고, 도전패턴 및 방열부를 지지한다. 따라서, 실시예에 따른 발광장치는 높은 집적도를 가지며, 소형으로 제작될 수 있다.
또한, 절연기판은 플렉서블할 수 있다. 이에 따라서, 실시예에 따른 발광장치는 릴 투 릴(reel to reel) 방식에 의해서 제조될 수 있다. 즉, 절연기판이 감긴 릴이 풀리면서, 실시예에 따른 발광장치가 제조될 수 있고, 제조된 발광장치는 다시 릴에 감길 수 있다.
따라서, 실시예에 따른 발광장치는 용이하게 제조될 수 있으며, 높은 생산성을 가진다.
실시 예의 설명에 있어서, 각 기판, 층, 영역, 배선, 홀, 칩 또는 전극 등이 각 기판, 층, 영역, 배선, 홀, 칩 또는 전극 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 하부에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1은 실시예에 따른 발광다이오드 어레이를 도시한 분해 사시도이다. 도 2는 실시예에 따른 발광다이오드 어레이의 일 단면을 도시한 단면도이다. 도 3은 발광다이오드 칩의 일 단면을 도시한 단면도이다.
도 1 내지 도 3을 참조하면, 실시예에 따른 발광다이오드 어레이는 절연기판(100), 도전패턴(200), 다수 개의 발광다이오드 칩들(300), 방열부(400), 솔더 레지스트층(500), 광 변환층(600) 및 보호필름(700)을 포함한다.
상기 절연기판(100)은 플레이트 형상을 가진다. 상기 절연기판(100)은 절연체이다. 상기 절연기판(100)으로 사용되는 물질의 예로서는 폴리이미드(polyimide)계 수지 등을 들 수 있다. 이때, 상기 절연기판(100)이 폴리이미드계 수지로 이루어진 경우, 상기 절연기판(100)은 높은 내열성을 가진다.
상기 절연기판(100)은 상기 도전패턴(200), 상기 발광다이오드 칩들(300), 상기 방열부(400), 상기 솔더 레지스트층(500) 및 상기 보호필름(700)을 지지한다. 상기 절연기판(100)은 플렉서블(flexible)하다. 이와는 다르게, 상기 절연기판(100)은 리지드(rigid)할 수 있다.
상기 절연기판(100)에는 다수 개의 관통홀들(110)이 형성된다. 더 자세하게, 상기 관통홀들(110)은 상기 발광다이오드 칩들(300)에 각각 대응한다. 본 실시예에서는 상기 절연기판(100)이 4 개의 관통홀들(110)을 포함하는 것으로 도시되어 있지만, 이에 한정되지 않고, 더 많은 수의 관통홀들을 포함할 수 있다.
상기 관통홀(110)은 직사각형 형상을 가질 수 있으며, 이외에도 다양한 형상을 가질 수 있다. 상기 관통홀(110)의 크기는 상기 발광다이오드 칩(300)의 크기보다 더 클 수 있다. 즉, 상기 관통홀(110)은 평면에서 보았을 때, 상기 발광다이오드 칩(300)보다 더 넓은 평면적 또는 더 큰 직경을 가질 수 있다.
상기 절연기판(100)의 두께는 약 0.01 ㎜ 내지 약 5 ㎜ 일 수 있다. 상기 절연기판(100)은 예를 들어, 직사각형 플레이트 형상을 가질 수 있으며, 절단된 측면을 가질 수 있다.
상기 도전패턴(200)은 상기 절연기판(100)상에 배치된다. 상기 도전패 턴(200)은 상기 절연기판(100) 사에 접착되거나, 증착되어 형성될 수 있다.
상기 도전패턴(200)은 상기 발광다이오드 칩들(300)에 연결된다. 더 자세하게, 상기 도전패턴(200)은 와이어(303)를 통하여 상기 발광다이오드 칩(300)에 연결된다.
상기 도전패턴(200)은 상기 발광다이오드 칩들(300)을 서로 연결할 수 있다. 상기 도전패턴(200)은 배선들이 서로 연결되는 구조를 가질 수 있다. 상기 도전패턴(200) 및 상기 발광다이오드 칩들(300)은 다양한 회로를 구성할 수 있다.
상기 도전패턴(200)은 도전체로 이루어진다. 상기 도전패턴(200)으로 사용되는 물질의 예로서는 구리, 알루미늄, 텅스텐 및 이들의 합금 등을 들 수 있다.
특히, 상기 도전패턴(200)은 구리로 이루어지고, 상기 절연기판(100)은 폴리이미드계 수지로 이루어질 수 있다. 이와 같은 경우, 구리 및 폴리이미드계 수지가 유사한 열팽창 계수를 가지기 때문에, 상기 도전패턴(200) 및 상기 절연기판(100) 사이에 온도 변화에 의한 크랙이 발생되지 않는다.
상기 발광다이오드 칩들(300)은 상기 관통홀들(110)에 각각 배치된다. 상기 발광다이오드 칩들(300)은 상기 와이어(303)에 의해서, 상기 도전패턴(200)에 연결된다. 상기 발광다이오드 칩들(300)은 상기 도전패턴(200) 및 상기 와이어(303)에 의해서, 구동신호를 인가받는다.
상기 발광다이오드 칩(300)은 GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체로서, 칩 형태로 탑재될 수 있다. 또한, 상기 발광다이오드 칩(300)은 수평형 LED칩 또는 수직형 LED칩일 수 있다.
도 3에 도시된 바와 같이, 상기 발광다이오드 칩(300)은 사파이어기판(310), 버퍼층(320), 제 1 도전형 반도체층(330), 제 2 도전형 반도체층(350), 활성층(340), 제 1 전극(360) 및 제 2 전극(370)을 포함할 수 있다.
상기 버퍼층(320)은 상기 사파이어기판(310) 상에 배치된다. 상기 버퍼층(320)은 상기 사파이어기판(310) 및 상기 제 1 도전형 반도체층(330) 사이에서 버퍼기능을 수행한다. 상기 버퍼층(320)은 예를 들어, 도핑되지 않는 GaN으로 이루어질 수 있다.
상기 제 1 도전형 반도체층(330)은 상기 버퍼층(320) 상에 배치된다. 상기 제 1 도전형 반도체층(330)은 제 1 도전형을 가진다. 상기 제 1 도전형 반도체층(330)은 n형 반도체층일 수 있다. 예를 들어, 상기 제 1 도전형 반도체층(330)은 n형 GaN층 일 수 있다.
상기 제 2 도전형 반도체층(350)은 상기 제 1 도전형 반도체층(330) 상에 배치된다. 상기 제 2 도전형 반도체층(350)은 상기 제 1 도전형 반도체층(330)과 마주보며, p형 반도체층일 수 있다. 상기 제 2 도전형 반도체층(350)은 예를 들어, p형 GaN층 일 수 있다.
상기 활성층(340)은 상기 제 1 도전형 반도체층(330) 및 상기 제 2 도전형 반도체층(350) 사이에 개재된다. 상기 활성층(340)은 단일 양자 우물 구조 또는 다중 양자 우물 구조를 갖는다. 상기 활성층(340)은 InGaN 우물층 및 AlGaN 장벽층의 주기 또는 InGaN 우물층과 GaN 장벽층의 주기로 형성될 수 있으며, 이러한 활성층(340)의 발광 재료는 발광 파장 예컨대, 청색 파장, 레드 파장, 녹색 파장 등에 따라 달라질 수 있다.
상기 제 1 전극(360)은 상기 제 1 도전형 반도체층(330) 상에 배치된다. 상기 제 1 전극(360)은 상기 제 1 도전형 반도체층(330)에 접속된다. 상기 제 1 전극(360)은 상기 활성층(340)과 같은 평면 상에 배치될 수 있다.
상기 제 2 전극(370)은 상기 제 2 도전형 반도체층(350) 상에 배치된다. 상기 제 2 전극(370)은 상기 제 2 도전형 반도체층(350)에 접속된다.
상기 와이어(303)는 상기 제 1 전극(360) 및 상기 제 2 전극(370)을 각각 상기 도전패턴(200)에 연결한다. 더 자세하게, 상기 와이어(303)는 상기 제 1 전극(360), 상기 제 2 전극(370) 및 상기 도전패턴(200)에 접합된다. 상기 와이어(303)는 상기 제 1 전극(360)을 상기 도전패턴(200)에 연결하는 제 1 와이어(301) 및 상기 제 2 전극(370)을 상기 도전패턴(200)에 연결하는 제 2 와이어(302)를 포함한다.
상기 와이어(303)는 도전체이며, 상기 와이어(303)로 사용되는 물질의 예로서는 금(Au) 등의 금속 등을 들 수 있다.
상기 도전패턴(200)에는 상기 발광다이오드 칩(300)을 구동하기 위한 구동소자들이 연결될 수 있다.
상기 방열부(400)는 상기 절연기판(100) 아래에 배치된다. 상기 방열부(400)는 상기 발광다이오드 칩(300)과 직접 접촉될 수 있다. 상기 방열부(400)는 상기 절연기판(100) 아래에 접착될 수 있다. 더 자세하게, 상기 방열부(400)는 상기 절연기판(100) 및 상기 발광다이오드 칩(300)에 접착될 수 있다. 즉, 상기 방열 부(400) 및 상기 절연기판(100) 사이에 접착층(410)이 개재될 수 있다.
상기 방열부(400)는 상기 접착층(410)을 통하여, 상기 발광다이오드 칩(300)에 접촉될 수 있다.
상기 방열부(400)는 상기 발광다이오드 칩(300)으로부터 발생되는 열을 외부로 방출한다. 상기 방열부(400)는 높은 열전도율을 가지는 금속, 세라믹 또는 수지 등을 포함한다. 상기 방열부(400)로 사용되는 물질의 예로서는 알루미늄 또는 에폭시 수지 등을 들 수 있다.
상기 방열부(400)는 상기 절연기판(100)의 하면 전체에 걸쳐서 배치될 수 있다. 상기 방열부(400)는 히트 싱크 또는 방열 핀 등을 포함할 수 있다.
상기 솔더 레지스트층(500)은 상기 도전패턴(200)을 덮는다. 상기 솔더 레지스트층(500)은 상기 절연기판(100) 상에 배치된다. 상기 솔더 레지스트층(500)은 절연층이며, 상기 도전패턴(200)을 절연한다. 또한, 상기 솔더 레지스트층(500)은 이물질 또는 습기 등으로부터 상기 도전패턴(200)을 보호한다.
상기 솔더 레지스트층(500)은 상기 구동소자를 상기 도전패턴(200)에 접속시키기 위해서, 상기 도전패턴(200)의 상면의 일부를 노출시킬 수 있다. 또한, 상기 솔더 레지스트층(500)은 외부의 장치를 상기 도전패턴(200)에 접속시키기 위해서, 상기 도전패턴(200)의 상면의 일부를 노출시킬 수 있다.
상기 광 변환층(600)은 상기 발광다이오드 칩(300) 상에 배치된다. 더 자세하게, 상기 광 변환층(600)은 상기 발광다이오드 칩(300)을 덮는다. 상기 광 변환층(600)은 형광체를 포함할 수 있다. 상기 광 변환층(600)은 상기 발광다이오드 칩(300)으로부터 출사되는 광의 컬러를 변환시킨다.
예를 들어, 상기 발광다이오드 칩(300)은 청색 광을 발생시키는 청색 발광다이오드 칩(300)이고, 상기 광 변환층(600)은 황색 형광체를 포함할 수 있다. 이에 따라서, 실시예에 따른 발광다이오드 패키지는 백색 광을 출사할 수 있다.
상기 광 변환층(600)은 상기 관통홀들(110) 내측에 배치된다. 상기 광 변환층(600)은 상기 관통홀들(110) 내측에 채워진다. 상기 광 변환층(600)은 상기 발광다이오드 칩(300)을 둘러쌀 수 있다.
상기 보호필름(700)은 상기 솔더 레지스트층(500) 상에 배치된다. 상기 보호필름(700)은 상기 발광다이오드 칩들(300) 및 상기 광 변환층(600)을 덮는다. 상기 보호필름(700)은 투명하며, 상기 광 변환층(600) 및 상기 발광다이오드 칩들(300)을 보호한다.
상기 절연기판(100)은 플렉서블하기 때문에, 실시예에 따른 발광다이오드 어레이는 플렉서블할 수 있다. 이에 따라서, 실시예에 따른 발광다이오드 어레이는 다양한 형태로 변형될 수 있다.
상기 발광다이오드 칩들(300)은 상기 관통홀들(110)에 각각 배치된다. 즉, 상기 절연기판(100)은 상기 도전패턴(200)을 지지하면서, 상기 발광다이오드 칩들(300)을 하우징한다. 또한, 상기 절연기판(100) 아래에는 상기 방열부(400)가 배치된다.
실시예에 따른 발광다이오드 어레이는 이와 같은 구조를 가지기 때문에, 상기 발광다이오드 칩들(300) 및 상기 구동소자를 더 집적화할 수 있다.
따라서, 실시예에 따른 발광다이오드 어레이는 작은 크기로 구현될 수 있으며, 높은 휘도를 가질 수 있다.
즉, 실시예에 따른 발광다이오드 어레이는 향상된 휘도를 가지며, 다양한 형태로 변형이 가능한 면 발광장치이다.
또한, 상기 절연기판(100)은 플렉서블하기 때문에, 실시예에 따른 발광다이오드 어레이는 릴 투 릴(reel to reel) 방식에 의해서 제조될 수 있다. 즉, 상기 절연기판(100)이 감긴 릴이 풀리면서, 실시예에 따른 발광다이오드 어레이가 제조될 수 있고, 제조된 발광다이오드 어레이는 다시 릴에 감길 수 있다.
따라서, 실시예에 따른 발광다이오드 어레이는 용이하게 제조될 수 있으며, 높은 생산성을 가진다.
도 4 내지 도 9는 실시예에 따른 발광다이오드 어레이를 제조하는 과정을 도시한 단면도들이다. 앞서 설명한 발광다이오드 어레이에 대한 설명은 본 발광다이오드 어레이의 제조방법에 대한 설명에 본질적으로 결합될 수 있다.
도 4를 참조하면, 폴리 이미드 등을 포함하는 절연성 필름에 다수 개의 관통홀들(110)이 형성되고, 절연기판(100)이 제공된다.
이후, 상기 절연기판(100) 상에 구리 등을 포함하는 도전층이 형성되고, 상기 도전층은 패터닝된다. 이에 따라서, 상기 절연기판(100) 상에 도전패턴(200)이 형성된다.
이후, 상기 도전패턴(200)의 상면의 일부 또는 전면은 와이어(303)의 접합이 용이하도록 표면처리된다. 이때, 상기 도전패턴(200)의 상면의 일부 또는 전면은 금 또는 주석이 도금되어 표면처리될 수 있다.
도 5를 참조하면, 상기 도전패턴(200)을 덮는 솔더 레지스트층(500)이 형성된다. 상기 솔더 레지스트는 상기 와이어(303)가 접합되는 영역을 노출하고, 구동 소자들이 연결되기 위한 영역 등을 노출할 수 있다.
도 6을 참조하면, 열 전도율이 높은 알루미늄 또는 구리 테이프로 이루어진 방열부(400)에 발광다이오드 칩들(300)을 부착시킨다. 이때, 상기 발광다이오드 칩들(300)은 상기 관통홀들(110)에 대응되도록 정열되어 부착된다.
도 7을 참조하면, 상기 방열부(400)는 상기 절연기판(100)의 하면에 접착되고, 상기 발광다이오드 칩들(300)은 상기 도전패턴(200)에, 상기 와이어(303)에 의해서 접속된다.
도 8을 참조하면, 상기 발광다이오드 칩을 덮도록 형광체 등이 도포되어 광 변환층(600)이 형성되고, 상기 광변환층 및 상기 발광다이오드 칩을 보호필름(700)이 덮는다.
이와 같은 방식으로, 실시예에 따른 발광다이오드 어레이가 제조된다. 상기 절연기판(100)은 플렉서블하기 때문에, 실시예에 따른 발광다이오드 어레이는 릴 투 릴 또는 롤 투 롤(roll to roll) 등의 방식에 의해서 형성될 수 있다.
따라서, 실시예에 따른 발광다이오드 어레이는 높은 생산성을 가질 수 있다.
도 9를 참조하면, 실시예에 따른 발광다이오드 어레이는 절단되어, 다수 개의 발광다이오드 패키지들(10)이 제조될 수 있다.
이때, 하나의 발광다이오드 패키지(10)에 하나의 발광다이오드 칩(30)이 배치되거나, 둘 이상의 발광다이오드 칩들이 배치될 수 있다.
또한, 상기 솔더 레지스트층(700)은 실시예에 따른 발광다이오드 패키지(10)에 포함된 발광다이오드 칩(300)이 외부와 접속할 수 있도록, 각각의 발광다이오드 패키지(10)에 포함된 도전패턴(200)의 상면을 노출할 수 있다.
실시예에 따른 발광다이오드 패키지(10)에서, 절연기판(100)은 도전패턴(200)을 지지하면서, 상기 발광다이오드 칩(300)을 하우징한다. 또한, 상기 절연기판(100) 아래에는 상기 방열부(400)가 배치된다.
따라서, 실시예에 따른 발광다이오드 패키지(10)는 집적된 구조, 즉, 매우 작은 크기로 제조될 수 있다.
실시예에 따른 발광다이오드 어레이 및 발광다이오드 패키지는 발광장치에 해당한다. 또한, 실시예에 따른 발광다이오드 어레이는 일종의 발광다이오드 패키지 일 수 있다.
또한, 이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 발광다이오드 어레이를 도시한 분해 사시도이다.
도 2는 실시예에 따른 발광다이오드 어레이의 일 단면을 도시한 단면도이다.
도 3은 발광다이오드 칩의 일 단면을 도시한 단면도이다.
도 4 내지 도 9는 실시예에 따른 발광다이오드 어레이를 제조하는 과정을 도시한 단면도들이다.

Claims (9)

  1. 관통홀이 형성되는 절연기판;
    상기 관통홀에 배치되는 발광소자; 및
    상기 절연기판 상에 배치되며, 상기 발광소자와 연결되는 도전패턴을 포함하는 발광장치.
  2. 제 1 항에 있어서, 상기 절연기판은 플렉서블한 발광장치.
  3. 제 1 항에 있어서, 상기 절연기판은 폴리이미드를 포함하는 발광장치.
  4. 제 1 항에 있어서, 상기 발광소자 및 상기 도전패턴을 연결하는 와이어를 포함하는 발광장치.
  5. 제 1 항에 있어서, 상기 절연기판 아래에 배치되는 방열부를 포함하는 발광장치.
  6. 제 1 항에 있어서, 상기 관통홀에 배치되며, 상기 발광소자를 덮는 광 변환층;
    상기 발광소자를 노출하며, 상기 도전패턴 상에 배치되는 절연층; 및
    상기 절연층 및 상기 광 변환층을 덮는 투명 보호층을 포함하는 발광장치.
  7. 다수 개의 관통홀들을 포함하는 절연기판;
    상기 관통홀들에 각각 배치되는 다수 개의 발광소자들; 및
    상기 절연기판 상에 배치되며, 상기 발광소자들과 연결되는 도전패턴을 포함하는 발광장치.
  8. 제 7 항에 있어서, 상기 발광소자들은 상기 도전패턴에 의해서, 서로 연결되는 발광장치.
  9. 제 7 항에 있어서, 상기 도전패턴에 연결되며, 상기 발광소자들을 구동하기 위한 구동소자를 포함하는 발광장치.
KR1020090092803A 2009-09-30 2009-09-30 발광장치 KR20110035190A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090092803A KR20110035190A (ko) 2009-09-30 2009-09-30 발광장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090092803A KR20110035190A (ko) 2009-09-30 2009-09-30 발광장치

Publications (1)

Publication Number Publication Date
KR20110035190A true KR20110035190A (ko) 2011-04-06

Family

ID=44043564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090092803A KR20110035190A (ko) 2009-09-30 2009-09-30 발광장치

Country Status (1)

Country Link
KR (1) KR20110035190A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101250405B1 (ko) * 2010-12-08 2013-04-05 엘지이노텍 주식회사 광패키지 및 그 제조방법
KR101295971B1 (ko) * 2009-06-18 2013-08-13 브리지럭스 인코포레이티드 고 열전도성 플레이트로 덮혀진 ｌｅｄ 어레이 패키지
KR101471028B1 (ko) * 2013-06-27 2014-12-10 금호전기주식회사 광원용 플렉시블 패널
KR20210044700A (ko) * 2019-10-15 2021-04-23 광주과학기술원 피부에 접촉하는 마이크로 발광소자 어레이, 그 어레이의 제조방법. 및 생체삽입형 전자기기의 충전시스템

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295971B1 (ko) * 2009-06-18 2013-08-13 브리지럭스 인코포레이티드 고 열전도성 플레이트로 덮혀진 ｌｅｄ 어레이 패키지
KR101250405B1 (ko) * 2010-12-08 2013-04-05 엘지이노텍 주식회사 광패키지 및 그 제조방법
KR101471028B1 (ko) * 2013-06-27 2014-12-10 금호전기주식회사 광원용 플렉시블 패널
KR20210044700A (ko) * 2019-10-15 2021-04-23 광주과학기술원 피부에 접촉하는 마이크로 발광소자 어레이, 그 어레이의 제조방법. 및 생체삽입형 전자기기의 충전시스템

Similar Documents

Publication Publication Date Title
US9257624B2 (en) Light emitting diode package
JP5349755B2 (ja) 表面実装の発光チップパッケージ
JP5746076B2 (ja) 半導体発光デバイスパッケージのサブマウント及びそのサブマウントを備える半導体発光デバイスパッケージ
US8692270B2 (en) Light emitting device
TWI395345B (zh) 具有低熱阻之發光二極體燈
US11189601B2 (en) Reflective solder mask layer for LED phosphor package
US20050247944A1 (en) Semiconductor light emitting device with flexible substrate
US20150124455A1 (en) Led module
CN107689408B (zh) 发光二极管覆晶晶粒及显示器
JP2011249501A (ja) 発光装置
JP2007073575A (ja) 半導体発光装置
JP5743412B2 (ja) 発光素子パッケージ
KR101775428B1 (ko) 발광 소자 패키지 및 그 제조 방법
KR20110035190A (ko) 발광장치
TWI472067B (zh) 光學封裝及其製造方法
KR20110066795A (ko) 발광소자 패키지 및 이를 포함하는 발광장치
KR101628374B1 (ko) 발광장치
KR101610378B1 (ko) 발광장치
KR101778140B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101628370B1 (ko) 발광소자 패키지
KR101125382B1 (ko) 발광소자 패키지 및 발광장치
KR101628372B1 (ko) 발광장치
KR101051489B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
KR101719816B1 (ko) 발광다이오드 어레이
GB2551154B (en) Light-emitting diode package and method of manufacture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application