JP2007335742A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007335742A
JP2007335742A JP2006167626A JP2006167626A JP2007335742A JP 2007335742 A JP2007335742 A JP 2007335742A JP 2006167626 A JP2006167626 A JP 2006167626A JP 2006167626 A JP2006167626 A JP 2006167626A JP 2007335742 A JP2007335742 A JP 2007335742A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
substrate
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006167626A
Other languages
English (en)
Other versions
JP4589269B2 (ja
Inventor
Hidetoshi Kusano
英俊 草野
Tomoshi Oide
知志 大出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Sony Corp
Original Assignee
Sony Corp
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Computer Entertainment Inc filed Critical Sony Corp
Priority to JP2006167626A priority Critical patent/JP4589269B2/ja
Priority to US11/753,002 priority patent/US20070290310A1/en
Priority to TW096118826A priority patent/TWI349346B/zh
Priority to CN2007101101866A priority patent/CN101090098B/zh
Publication of JP2007335742A publication Critical patent/JP2007335742A/ja
Application granted granted Critical
Publication of JP4589269B2 publication Critical patent/JP4589269B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体チップがフリップチップ実装された半導体装置の放熱性を低コストで向上させる。
【解決手段】半導体装置１０は、基板２０と、表面をフェイスダウンした状態で基板２０にフリップチップ実装された半導体チップ３０と、半導体チップ３０の周囲に成型された封止樹脂層４０と、ヒートシンク、ヒートパイプなどの放熱部材と熱的に接続可能に半導体チップ３０の裏面に設けられた位相変化部４２とを備える。半導体チップ３０の動作熱によって位相変化部４２が溶融することにより、半導体チップ３０と放熱部材との密着性が向上するとともに、半導体チップ３０の放熱性が向上する。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。より具体的には、本発明は放熱性に優れた半導体装置およびその製造方法に関する。
近年、コンピュータ、携帯電話、ＰＤＡ（Personal Digital Assistance）などの電子機器の小型化、高機能化・高速化に伴い、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの半導体チップを搭載した半導体装置のさらなる小型化、高速化および高密度が要求されている。半導体装置の小型化、高速化および高密度は、消費電力の増加を招き、単位体積当たりの発熱量も増加する傾向にある。このため、半導体装置の動作安定性を確保するために、半導体装置の放熱性を向上させる技術が不可欠となっている。
従来、半導体チップの実装構造として、半導体チップの電極が形成された面をフェイスダウンにした状態で、ハンダバンプを用いてフリップチップ実装する構造が知られている。フリップチップ実装された半導体装置の放熱を図る技術としては、たとえば、特許文献１の図９のように、半導体チップの裏面に熱インターフェース材料（Thermal Interface Material:以下ＴＩＭという）を介してヒートスプレッダを搭載することにより、半導体チップで発生する熱を放熱させることが知られている。このような半導体装置をマザーボードに実装した後、ヒートスプレッダの上にヒートシンク、ヒートパイプ、ファンなどの放熱部材をさらに搭載する必要があった。
特開２００１−２５７２８８号公報
従来の半導体装置では、基板の反りや傾きなどのため、半導体チップの裏面にヒートシンクなどの放熱部材を直に接続すると十分な熱拡散性を得ることができなかった。このため、上述のように、放熱部材と半導体チップとの間にヒートスプレッダなどの熱拡散板、およびＴＩＭを設ける必要があり、製造コストの増加の要因となっていた。
また、従来の半導体装置では、放熱部材を熱拡散板に確実に接触させるために、放熱部材と熱拡散板とをより大きな圧力で加圧する必要があった。このため、裏面が露出した状態の半導体チップは、サイズが大きくなるほど、ダメージを受けやすくなるという問題があった。
本発明はこうした課題に鑑みてなされたものであり、その目的は、半導体装置の放熱性を低コストで実現する技術の提供にある。
本発明のある態様は、放熱部材を搭載可能な半導体装置であって、基板と、基板に表面をフェイスダウンした状態で実装された半導体チップと、半導体チップの周囲に成型された封止樹脂と、半導体チップの裏面に放熱部材と熱的に接続可能に設けられ、半導体チップの動作温度で溶融し、高熱伝導性を有する位相変化部と、を備えることを特徴とする。
この態様によれば、放熱部材を搭載した状態で半導体チップの動作させると、溶融した位相変化部が荷重に応じて変形することにより、基板の反りや傾きが吸収される。この結果、放熱部材と半導体チップ裏面とが確実に接続するため、ヒートスプレッダなどの熱拡散板を用いることなく、半導体チップをより安定的に低コストで熱拡散させることができる。
上記態様において、位相変化部が、Ｇａ、ＩｎおよびＳｎからなる群より選ばれる１種類以上の低融点金属、または、１種類以上の低融点金属を含有する合金であってもよい。
本発明の他の態様は、配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、半導体チップの裏面を露出させた状態で半導体チップの周囲に封止樹脂層を成型する工程と、半導体チップの裏面に、半導体チップの動作温度で溶融し、高熱伝導性を有する材料を塗布する工程と、材料を加熱して溶融させる工程と、を備えることを特徴とする。
この態様によれば、ヒートスプレッダなどの熱拡散板を用いることなく、より安定的かつ低コストで半導体チップの熱拡散が可能な半導体装置を製造することができる。
上記態様において、材料が、Ｇａ、ＩｎおよびＳｎからなる群より選ばれる１種類以上の低融点金属、または、１種類以上の低融点金属を含有する合金であってもよい。
本発明によれば、半導体チップがフリップチップ実装された半導体装置の放熱性を低コストで向上させることができる。
以下、本発明の実施の形態を図面を参照して説明する。
図１（Ａ）は、実施の形態に係る半導体装置１０の概略構成を示す斜視図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ’線上の断面構造を示す断面図である。半導体装置１０は、基板２０と、表面をフェイスダウンした状態で基板２０にフリップチップ実装された半導体チップ３０と、半導体チップ３０の周囲に成型された封止樹脂層４０と、ヒートシンク、ヒートパイプなどの放熱部材と熱的に接続可能に半導体チップ３０の裏面に設けられた位相変化部４２とを備える。本実施の形態の半導体装置１０は、基板２０の裏面に複数のハンダボール５０がアレイ状に配設されたＢＧＡ(Ball Grid Array）型の半導体パッケージ構造を有する。
本実施形態の基板２０は、層間絶縁膜と配線層とが交互に積層された多層配線構造を有する。図２は、基板２０の構造をより詳細に示す断面図である。複数の配線層２２が層間絶縁膜２４を介して積層されている。配線層２２には、たとえば銅が用いられる。層が異なる配線層２２間は、層間絶縁膜２４に設けられたビアプラグ２６により電気的に接続されている。基板２０の裏面の配線層２２ａの周囲には、耐熱性に優れた樹脂材料からなるソルダーレジスト膜２８が形成され、基板２０にハンダ付けを行う際に、必要な箇所以外にハンダが付着しないように最下層の層間絶縁膜２４ａがコーティングされる。また、基板２０の裏面には、ハンダボール５０が接合されるボールランド部２９がアレイ状に複数配設されている。ボールランド部２９の表面には、有機表面保護コーティング材（ＯＳＰ）２１が被覆されている。また、キャパシタ６０を実装する電極部分には、Ｓｎ、Ａｇ、Ｃｕまたはこれらの合金からなる電極パッド２３が形成されている。一方、半導体チップが実装される側にあたる基板２０の表面には、電解メッキにより形成されたＮｉ、Ｐｄ、Ａｕまたはこれらの合金からなる電極パッド２５がアレイ状に複数配設され、各電極パッド２５の上に、錫、鉛またはこれらの合金からなるＣ４（Controlled Collapse Chip Connection）バンプ２７が設けられている。
このように、本実施形態の基板２０は、コアレスとすることにより、たとえば、６層構造で３００μｍ程度まで薄型化が可能である。基板２０を薄くすることにより、配線抵抗が低減するため、半導体装置１０の動作速度の高速化が図られる。
図１（Ａ）および図１（Ｂ）に戻り、基板２０の裏面に設けられた各ボールランド部２９には、それぞれ、ハンダボール５０が接合されている。また、基板２０の裏面に設けられた電極パッド２３には、キャパシタ６０が実装されている。
基板２０の表面には、ＬＳＩなどの半導体チップ３０がフェイスダウンした状態で、フリップチップ実装されている。より具体的には、半導体チップ３０の外部電極となるハンダバンプ３２と、基板２０のＣ４バンプ２７とがハンダ付けされている。半導体チップ３０と基板２０との間の隙間は、アンダーフィル７０により充填されている。これにより、ハンダ接合部分から生じるストレスが分散されるため、半導体装置１０の耐温度変化特性が改善されるとともに、半導体装置１０の反りが抑制される。
半導体チップ３０の周囲には、半導体チップ３０を封止する封止樹脂層４０が形成されている。本実施の形態では、半導体チップ３０の側面が全て封止樹脂層４０で封止され、封止樹脂層４０の上面の高さが半導体チップ３０の裏面の高さより高くなっている。なお、封止樹脂層４０は、アレイ状の配設された複数のハンダボール５０のうち、最外位置にあるハンダボール５０よりも外側まで基板２０を被覆していることが望ましい。これによれば、封止樹脂層４０によって基板２０の強度が向上するため、基板２０の反りが抑制される。このように、封止樹脂層４０は基板２０の補強材としての機能も果たすため、基板２０がより一層薄型化しても、半導体装置１０全体の強度を確保することができる。
キャパシタ６０は、半導体チップ３０の直下の基板２０の裏面に接続されている。これにより、半導体チップ３０からキャパシタ６０までの配線経路を短縮することができ、配線抵抗の低減が図られる。なお、キャパシタ６０の設置場所は、半導体チップ３０の直下の基板２０の裏面に限られない。たとえば、配線経路が十分短くできる範囲内であれば、半導体チップ３０の直下から外れた基板２０の裏面に設置してもよい。あるいは、配線経路が十分短くできる範囲内で、キャパシタ６０を基板２０の表面に設置し、封止樹脂層４０によりキャパシタ６０を封止してもよい。
半導体チップ３０の裏面に位相変化部４２が設けられている。位相変化部４２は、半導体チップの動作温度で溶融し、高熱伝導性を有する。このような位相変化部４２として、たとえば、Ga（融点：29.8℃、熱伝導率40.6W/mk）、In（融点：156.4℃、熱伝導率81.6W/mk）、およびSn（融点：231.97℃、熱伝導率66.6W/mk）からなる群より選ばれる１種類以上の低融点金属、または、前記１種類以上の低融点金属を含有する合金などのいわゆるＦＣＭＡ（Phase Change Metallic Alloy）を用いることができる。合金の具体例としては、In-Ag、Sn-Ag-Cu、In-Sn-Biなどが挙げられる。
図３に示すように、位相変化部４２の上にヒートシンク、ヒートパイプなどの放熱部材８０を搭載することにより、ヒートスプレッダなどの熱拡散板を用いることなく、位相変化部４２と放熱部材８０とを熱的に接続することができる。位相変化部４２の上に放熱部材８０を搭載した状態で、半導体チップ３０が動作し、位相変化部４２の溶融温度より高くなると、位相変化部４２が溶融する。位相変化部４２が溶融すると、放熱部材８０の荷重により、溶融した位相変化部４２が荷重のより高い場所から荷重がより低い場所へ流動する。これにより、放熱部材８０と半導体チップ３０の裏面とが隙間なく熱伝導性が良好な位相変化部４２で熱的に接続される。このため、基板２０に反りや傾きが生じている場合であっても、位相変化部４２が変形することにより、半導体チップ３０と放熱部材８０との密着性が確保され、低コストで半導体チップ３０の熱拡散性を得ることができる。また、ヒートパイプ、ヒートシンクなどの放熱部材８０をより低圧で取り付けることができるため、放熱部材８０の取り付けによる基板２０の反りや基板２０へのダメージを抑制することができる。
また、本実施の形態では、半導体チップ３０の裏面が周囲の封止樹脂層４０の上面に比べて低くなっており、半導体チップ３０の裏面部分が凹部となっている。このため、半導体チップ３０の動作時に位相変化部４２が溶融しても、位相変化部４２が半導体チップ３０の裏面から流れ出さないため、初期設定された量の位相変化部４２のまま長期間使用することができる。
（半導体装置の製造方法）
図４は、実施の形態の半導体装置の製造方法の概略を示すフロー図である。まず、多層配線構造を有する基板を形成し（Ｓ１０）、この基板の上に半導体チップを実装する（Ｓ２０）。続いて、半導体チップを封止樹脂で封止する（Ｓ３０）。次に半導体チップ裏面に位相変化部を形成する（Ｓ４０）。最後にハンダボール、キャパシタなどを基板の裏面に実装する（Ｓ５０）。
Ｓ１０の基板形成は、図２に示すような多層配線構造をダマシンプロセスなどの一般的に用いられる手法で形成する。Ｓ５０のハンダボール、キャパシタの実装も同様に一般的な手法で行ってよい。以下に、Ｓ２０の半導体チップの実装方法、Ｓ３０の封止樹脂の形成方法、Ｓ４０の冷却部の形成方法についてより詳しく述べる。
（１．半導体チップの実装方法）
図５は、実施形態１の半導体装置１０の半導体チップ３０の実装方法を示す工程断面図である。
まず、図５（Ａ）に示すように、半導体チップ３０の外部電極端子が設けられた表面をフェイスダウンにした状態で、各ハンダバンプ３２とそれらに対応するＣ４バンプ２７とをハンダ付けすることにより、半導体チップ３０をフリップチップ実装する。
次に、図５（Ｂ）に示すように、半導体チップ３０と基板２０との間にアンダーフィル７０を充填する。
以上の工程により、ハンダ接合部分から生じるストレスがアンダーフィル７０により分散された状態で、基板２０に半導体チップ３０がフリップチップ実装される。
（２．封止樹脂形成方法）
図６および図７は、実施形態１の半導体装置１０の封止樹脂層４０の形成方法を示す工程図である。
まず、この樹脂形成方法で用いられる上型２００ａおよび下型２１０の構成について説明する。上型２００ａは、溶融した封止樹脂の流通路となるランナー２０２を備える。ランナー２０２は、上型２００ａと下型２１０とが型合わせされた時に形成されるキャビティ２２０への開口部を有する。上型２００ａの成型面は、樹脂成型時に半導体チップ３０の裏面と接するチップ接触面２０７と、チップ接触面２０７の周囲に位置し、封止樹脂層４０を成型するための樹脂成型面２０６とを含む。本実施の形態では、チップ接触面２０７は、樹脂成型面２０６に対して凸部である。樹脂成型時にチップ接触面２０７が半導体チップ３０の裏面と接することにより、樹脂成型時に封止樹脂の流れ込みが阻止される。また、上型２００ａには、ポンプなどの吸引機構と連通する吸引穴２０４が設けられている。なお、上型における凸部とは、成型面を上にした状態での凹凸関係をいう。
一方、下型２１０は、プランジャー２１２が往復運動可能に形成されたポット２１４を有する。
このような上型２００ａおよび下型２１０を用いて、図６（Ａ）に示すように、半導体チップ３０が実装された基板２０を下型２１０に載置する。また、リリースフィルム２３０を上型２００ａと下型２１０との間に設置する。
次に、図６（Ｂ）に示すように、ポット２１４の中に、封止樹脂を固形化した樹脂タブレット２４０を投入する。また、吸引機構を作動させることにより、リリースフィルム２３０と上型２００ａとの間の空気を排気して、リリースフィルム２３０を上型２００ａに密着させる。リリースフィルム２３０を用いることにより、封止樹脂２４１をキャビティ２２０の内面等に接触させることなく封止樹脂層４０を成型することができる。このため、上型２００ａのクリーニングが不要になり、生産性の向上、製造コストの低減などを図ることができる。
次に、図６（Ｃ）に示すように、上型２００ａと下型２１０とを型合わせした状態でクランプする。
次に、図７（Ａ）に示すように、樹脂タブレット２４０を加熱して溶融させた状態で、プランジャー２１２をポット２１４に押し込むことにより、液体状の封止樹脂２４１をキャビティ２２０内に導入する。上型２００ａと基板２０との間に形成された空間を封止樹脂２４１で充填した後、加熱処理を一定時間行うことにより封止樹脂２４１を固化させる。
次に、図７（Ｂ）に示すように、上型２００ａと下型２１０とを引き離し、封止樹脂層４０が形成された基板２０を取り出す。
（３．冷却部形成方法）
図８は実施の形態の半導体装置１０の位相変化部４２の形成方法を示す工程図である。
まず、図８（Ａ）に示すように、半導体チップ３０の裏面に、粉末状の位相変化部４２を載置する。次に、図８（Ｂ）に示すように、位相変化部４２の融点以上に加熱することにより位相変化部４２を溶融し、粉末状の位相変化部４２を互いに融着させ、半導体チップ３０の裏面全体を位相変化部４２で被覆する。
以上説明した半導体装置の製造方法によれば、ヒートスプレッダなどの熱拡散板を用いることなく、より安定的かつ低コストで半導体チップの熱拡散が可能な半導体装置を製造することができる。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
たとえば、上述の各実施の形態では、基板２０は、コアレスな多層配線構造を有するが、本発明の技術思想は、コアを有する多層配線基板にも適用可能である。
また、上述の各実施形態では、ＢＧＡ型の半導体パッケージが採用されているが、これに限られず、たとえば、ピン状のリード端子を備えるＰＧＡ(Pin Grid Array）型の半導体パッケージ、または電極がアレイ状に配設されたＬＧＡ（Land Grid Array）型の半導体パッケージを採用することも可能である。
また、実施の形態の半導体装置の製造方法は、上述のようなリリースフィルムを用いる手法に限定されない。たとえば、リリースフィルムを用いない周知のトランスファーモールド法によっても各実施形態の半導体装置を製造することができる。
図１（Ａ）は、実施の形態に係る半導体装置の概略構成を示す斜視図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ’線上の断面構造を示す断面図である。 実施の形態の基板の構造をより詳細に示す断面図である。 実施の形態に係る半導体装置に放熱部材を取り付けた状態を示す図である。 実施の形態の半導体装置の製造方法を概略を示すフロー図である。 実施の形態の半導体装置の半導体チップの実装方法を示す工程断面図である。 実施の形態の半導体装置の封止樹脂層の形成方法を示す工程図である。 実施の形態の半導体装置の封止樹脂層の形成方法を示す工程図である。 実施の形態の半導体装置の位相変化部の形成方法を示す工程図である。
符号の説明
１０ 半導体装置、２０ 基板、３０ 半導体チップ、４０ 封止樹脂層、４２ 位相変化部、５０ ハンダボール、６０ キャパシタ、７０ アンダーフィル。

Claims (4)

  1. 放熱部材を搭載可能な半導体装置であって、
    基板と、
    前記基板に表面をフェイスダウンした状態で実装された半導体チップと、
    前記半導体チップの周囲に成型された封止樹脂と、
    前記半導体チップの裏面に前記放熱部材と熱的に接続可能に設けられ、前記半導体チップの動作温度で溶融し、高熱伝導性を有する位相変化部と、
    を備えることを特徴とする半導体装置。
  2. 前記位相変化部が、Ｇａ、ＩｎおよびＳｎからなる群より選ばれる１種類以上の低融点金属、または、前記１種類以上の低融点金属を含有する合金であることを特徴とする請求項１に記載の半導体装置。
  3. 配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、
    前記半導体チップの裏面を露出させた状態で前記半導体チップの周囲に封止樹脂層を成型する工程と、
    前記半導体チップの裏面に、前記半導体チップの動作温度で溶融し、高熱伝導性を有する材料を塗布する工程と、
    前記材料を加熱して溶融させる工程と、
    を備えることを特徴とする半導体装置の製造方法。
  4. 前記材料が、Ｇａ、ＩｎおよびＳｎからなる群より選ばれる１種類以上の低融点金属、または、前記１種類以上の低融点金属を含有する合金であることを特徴とする請求項３に記載の半導体装置の製造方法。



JP2006167626A 2006-06-16 2006-06-16 半導体装置およびその製造方法 Active JP4589269B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006167626A JP4589269B2 (ja) 2006-06-16 2006-06-16 半導体装置およびその製造方法
US11/753,002 US20070290310A1 (en) 2006-06-16 2007-05-24 Semiconductor Device and Method for Manufacturing the Same
TW096118826A TWI349346B (en) 2006-06-16 2007-05-25 Semiconductor device and method for manufacturing the same
CN2007101101866A CN101090098B (zh) 2006-06-16 2007-06-18 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006167626A JP4589269B2 (ja) 2006-06-16 2006-06-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007335742A true JP2007335742A (ja) 2007-12-27
JP4589269B2 JP4589269B2 (ja) 2010-12-01

Family

ID=38860720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006167626A Active JP4589269B2 (ja) 2006-06-16 2006-06-16 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20070290310A1 (ja)
JP (1) JP4589269B2 (ja)
CN (1) CN101090098B (ja)
TW (1) TWI349346B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245468A (ja) * 2009-04-10 2010-10-28 Denso Corp モールドパッケージの実装構造および実装方法
KR101473356B1 (ko) * 2013-06-19 2014-12-16 에스티에스반도체통신 주식회사 히트 슬러그의 접지방법
US9704775B2 (en) 2013-11-01 2017-07-11 Fujitsu Limited Method for manufacturing thermal interface sheet
JP2018536996A (ja) * 2015-11-26 2018-12-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 被覆材を有する電気装置
WO2020162417A1 (ja) 2019-02-04 2020-08-13 株式会社ソニー・インタラクティブエンタテインメント 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法
WO2022065257A1 (ja) 2020-09-24 2022-03-31 株式会社ソニー・インタラクティブエンタテインメント 半導体パッケージ、電子機器、及び電子機器の製造方法
WO2022080081A1 (ja) * 2020-10-16 2022-04-21 ローム株式会社 半導体装置
WO2022230243A1 (ja) 2021-04-28 2022-11-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置
US11776865B2 (en) 2018-02-20 2023-10-03 Murata Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704919B1 (ko) * 2005-10-14 2007-04-09 삼성전기주식회사 코어층이 없는 기판 및 그 제조 방법
US7491577B2 (en) * 2007-01-08 2009-02-17 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for providing thermal management on high-power integrated circuit devices
KR101489798B1 (ko) * 2007-10-12 2015-02-04 신꼬오덴기 고교 가부시키가이샤 배선 기판
JP5213736B2 (ja) * 2009-01-29 2013-06-19 パナソニック株式会社 半導体装置
US8647752B2 (en) 2010-06-16 2014-02-11 Laird Technologies, Inc. Thermal interface material assemblies, and related methods
US20130187284A1 (en) * 2012-01-24 2013-07-25 Broadcom Corporation Low Cost and High Performance Flip Chip Package
FR2999336A1 (fr) 2012-12-07 2014-06-13 Commissariat Energie Atomique Composant electronique comportant un materiau absorbeur de chaleur et procede de fabrication de ce composant electronique
US9961798B2 (en) 2013-04-04 2018-05-01 Infineon Technologies Austria Ag Package and a method of manufacturing the same
KR101538573B1 (ko) 2014-02-05 2015-07-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2017183635A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 半導体装置、半導体装置の製造方法、集積基板、及び、電子機器
JP6477971B2 (ja) * 2016-05-09 2019-03-06 日立化成株式会社 半導体装置の製造方法
CN107399041B (zh) * 2017-06-05 2019-04-16 湖北久祥电子科技有限公司 一种铆合式封胶的led封装工艺
KR20190018812A (ko) * 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
JP2020047836A (ja) * 2018-09-20 2020-03-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US11621211B2 (en) 2019-06-14 2023-04-04 Mediatek Inc. Semiconductor package structure
CN111545424B (zh) * 2020-04-28 2022-01-18 中科视拓(南京)科技有限公司 一种计算机cpu导热硅脂涂抹器
US20230421119A1 (en) * 2022-06-24 2023-12-28 Wolfspeed, Inc. Semiconductor device packages with exposed heat dissipating surfaces and methods of fabricating the same
CN114823573B (zh) * 2022-06-24 2022-09-09 威海市泓淋电力技术股份有限公司 一种散热型封装结构及其形成方法
DE102023126586A1 (de) 2022-09-30 2024-04-04 Bernd WILDPANNER Halbleiter-Bauelement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
CN1206892C (zh) * 1998-12-15 2005-06-15 帕克-汉尼芬有限公司 相变热界面材料的施涂方法
US6091603A (en) * 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips
US6372997B1 (en) * 2000-02-25 2002-04-16 Thermagon, Inc. Multi-layer structure and method for forming a thermal interface with low contact resistance between a microelectronic component package and heat sink
JP4666337B2 (ja) * 2001-05-24 2011-04-06 フライズ メタルズ インコーポレイテッド 熱界面材およびヒートシンク配置
KR100442695B1 (ko) * 2001-09-10 2004-08-02 삼성전자주식회사 열 방출판이 부착된 플립칩 패키지 제조 방법
US6535388B1 (en) * 2001-10-04 2003-03-18 Intel Corporation Wirebonded microelectronic packages including heat dissipation devices for heat removal from active surfaces thereof
US6767765B2 (en) * 2002-03-27 2004-07-27 Intel Corporation Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
TWI237363B (en) * 2003-12-31 2005-08-01 Advanced Semiconductor Eng Semiconductor package
US20090027857A1 (en) * 2004-03-30 2009-01-29 Dean Nancy F Heat spreader constructions, intergrated circuitry, methods of forming heat spreader constructions, and methods of forming integrated circuitry
US7023089B1 (en) * 2004-03-31 2006-04-04 Intel Corporation Low temperature packaging apparatus and method
US20060060952A1 (en) * 2004-09-22 2006-03-23 Tsorng-Dih Yuan Heat spreader for non-uniform power dissipation

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245468A (ja) * 2009-04-10 2010-10-28 Denso Corp モールドパッケージの実装構造および実装方法
KR101473356B1 (ko) * 2013-06-19 2014-12-16 에스티에스반도체통신 주식회사 히트 슬러그의 접지방법
US9704775B2 (en) 2013-11-01 2017-07-11 Fujitsu Limited Method for manufacturing thermal interface sheet
JP2018536996A (ja) * 2015-11-26 2018-12-13 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 被覆材を有する電気装置
US11776865B2 (en) 2018-02-20 2023-10-03 Murata Manufacturing Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2020162417A1 (ja) 2019-02-04 2020-08-13 株式会社ソニー・インタラクティブエンタテインメント 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法
WO2022065257A1 (ja) 2020-09-24 2022-03-31 株式会社ソニー・インタラクティブエンタテインメント 半導体パッケージ、電子機器、及び電子機器の製造方法
WO2022080081A1 (ja) * 2020-10-16 2022-04-21 ローム株式会社 半導体装置
WO2022230243A1 (ja) 2021-04-28 2022-11-03 ソニーセミコンダクタソリューションズ株式会社 半導体装置
KR20240004533A (ko) 2021-04-28 2024-01-11 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치

Also Published As

Publication number Publication date
TW200816423A (en) 2008-04-01
JP4589269B2 (ja) 2010-12-01
CN101090098A (zh) 2007-12-19
TWI349346B (en) 2011-09-21
CN101090098B (zh) 2010-09-29
US20070290310A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
JP4589269B2 (ja) 半導体装置およびその製造方法
JP4155999B2 (ja) 半導体装置および半導体装置の製造方法
JP4827851B2 (ja) 半導体装置および半導体装置の製造方法
US9214403B2 (en) Stacked semiconductor package
KR100908759B1 (ko) 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지
JP2010103244A (ja) 半導体装置及びその製造方法
JP4764159B2 (ja) 半導体装置
TWI354529B (en) Metal thermal interface material and thermal modul
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
KR20070010915A (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US20100007015A1 (en) Integrated circuit device with improved underfill coverage
JP2017174849A (ja) 半導体装置及び半導体装置の製造方法
JP4963879B2 (ja) 半導体装置および半導体装置の製造方法
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
JP4335263B2 (ja) 半導体装置および半導体装置の製造方法
US20080164604A1 (en) Heat dissipating semiconductor package
JP2005019937A (ja) 高密度チップスケールパッケージ
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2001168226A (ja) 半導体パッケージ及び半導体装置
JPH10256414A (ja) 半導体パッケージ
CN117766482A (zh) 一种芯片封装结构、封装模组和电子设备
KR20080087379A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081007

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081010

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100909

R150 Certificate of patent or registration of utility model

Ref document number: 4589269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250