JP4827851B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4827851B2
JP4827851B2 JP2007546384A JP2007546384A JP4827851B2 JP 4827851 B2 JP4827851 B2 JP 4827851B2 JP 2007546384 A JP2007546384 A JP 2007546384A JP 2007546384 A JP2007546384 A JP 2007546384A JP 4827851 B2 JP4827851 B2 JP 4827851B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
sealing resin
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007546384A
Other languages
English (en)
Other versions
JPWO2007060812A1 (ja
Inventor
知志 大出
富士夫 金山
充 足立
哲永 新美
英俊 草野
祐司 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Sony Corp
Original Assignee
Sony Interactive Entertainment Inc
Sony Corp
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Interactive Entertainment Inc, Sony Corp, Sony Computer Entertainment Inc filed Critical Sony Interactive Entertainment Inc
Priority to JP2007546384A priority Critical patent/JP4827851B2/ja
Publication of JPWO2007060812A1 publication Critical patent/JPWO2007060812A1/ja
Application granted granted Critical
Publication of JP4827851B2 publication Critical patent/JP4827851B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、基板に実装された半導体チップが封止樹脂により封止された半導体装置、およびその製造方法に関する。
近年、コンピュータ、携帯電話、ＰＤＡ（Personal Digital Assistance）などの電子機器の小型化、高機能化・高速化に伴い、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの半導体チップを搭載した半導体装置のさらなる小型化、高速化および高密度が要求されている。半導体装置の小型化、高速化および高密度は、消費電力の増加を招き、単位体積当たりの発熱量も増加する傾向にある。このため、半導体装置の動作安定性を確保するために、半導体装置の放熱性を向上させる技術が不可欠となっている。
従来、半導体チップの実装構造として、半導体チップの電極が形成された面をフェイスダウンにした状態で、ハンダバンプを用いてフリップチップ実装する構造が知られている。フリップチップ実装された半導体装置の放熱を図る技術としては、たとえば、特許文献１の図８のように、半導体チップの裏面に熱インターフェース材料（Thermal Interface Material:以下ＴＩＭという）を介してヒートスプレッダを搭載することにより、半導体チップで発生する熱を放熱させることが知られている。
特開２００１−２５７２８８号公報
従来のように、フリップチップ実装された半導体装置において、ＴＩＭを介して半導体チップの裏面にヒートスプレッダ等を搭載する場合に、ＴＩＭの膜厚にむらが生じることにより、半導体チップの裏面とヒートスシンク等との距離が面内で一定に保たれないことがあった。このため、半導体チップの放熱性が場所により異なるという現象が生じる。この結果、半導体チップの裏面に温度むらが生じ、半導体チップの動作安定性が損なわれることがあった。
本発明はこうした課題に鑑みてなされたものであり、その目的は、フリップチップ実装された半導体チップの放熱性を向上させることができる半導体装置の提供にある。
本発明のある態様は、半導体装置である。この半導体装置は、基板と、記基板に表面をフェイスダウンした状態で実装された半導体チップと、半導体チップを封止する封止樹脂層と、を備え、記半導体チップの裏面が封止樹脂から露出し、かつ封止樹脂層の上面に対して凸部になっていることを特徴とする。
この態様により、封止樹脂層の形成時に溶融した封止樹脂が半導体チップの裏面に流れ込むことが抑制されるため、半導体チップの裏面の平滑性が保たれる。この結果、半導体チップの裏面に熱インターフェイス材料を介してヒートシンク、ヒートスプレッダなどを接合する場合に、半導体チップの裏面とヒートシンク等との距離を面内で一定に保つことができる。これにより、半導体チップからヒートシンク等への熱移動が均等に生じるため、半導体チップの裏面の温度が局所的に高くなることが抑制され、ひいては半導体チップの動作安定性が向上する。
上記半導体装置において、半導体チップの周囲の前記封止樹脂層の上面に溝が形成されていてもよい。これによれば、半導体チップの裏面にＴＩＭを介してヒートスプレッダ等を接合する際に、ヒートスプレッダ等に所定の圧力を掛けることにより半導体チップの裏面とヒートスプレッダ等との間から流れ出す余分なＴＩＭを溝に溜めることができ、余分なＴＩＭが望ましくない部分にまで流れ出すことが阻止される。
また、上記半導体装置において、封止樹脂層の上面に段差が設けられていてもよい。半導体チップの近傍の封止樹脂層の上面がその周縁部分の封止樹脂層の上面より高くてもよい。
本発明の他の態様は、半導体装置の製造方法である。この半導体装置の製造方法は、配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、半導体チップの裏面と接する面が樹脂成型面に対して凹部である上型と基板が載置された下型とを押圧した状態で、上型と基板との間に形成された空間に封止樹脂を充填する工程と、を備える。この半導体装置の製造方法において、フリップチップ実装された半導体チップと基板との間にアンダーフィル樹脂を充填する工程を備えてもよい。また、この半導体装置の製造方法において、上型をリリースフィルムで被覆する工程を備えてもよい。また、封止樹脂を充填する工程において、チップ接触面の近傍の樹脂成型面に溝成型部が設けられている上型を用いてもよい。これによれば、半導体チップの近傍の封止樹脂層に溝が形成される。
本発明のさらに他の態様は、半導体装置である。この半導体装置は、基板と、基板に表面をフェイスダウンした状態で実装された半導体チップと、半導体チップを封止する封止樹脂層と、を備え、半導体チップの裏面が封止樹脂から露出し、半導体チップの近傍の封止樹脂層に半導体チップの裏面より底部が低い溝が設けられている。
この態様により、半導体チップの裏面に熱インターフェイス材料を介してヒートシンク、ヒートスプレッダなどを接合する場合に、余分な熱インターフェイス材料を溝に流れ込ませることにより、余分な熱インターフェイス材料を溝に滞留させることができる。この結果、半導体チップの裏面とヒートシンク等との距離を面内で一定に保つことができる。これにより、半導体チップからヒートシンク等への熱移動が均等に生じるため、半導体チップの裏面の温度が局所的に高くなることが抑制され、ひいては半導体チップの動作安定性が向上する。また、余分なＴＩＭを溝に溜めることにより、余分なＴＩＭが望ましくない部分にまで流れ出すことが阻止される。
この態様の半導体装置において、封止樹脂層の上面に対して半導体チップの裏面が凹部になっていてもよい。また、封止樹脂層の上面と半導体チップの裏面の高さが等しくてもよい。
また、この態様の半導体装置において、溝が形成された領域を除く封止樹脂層の上面に段差が設けられていてもよい。また、半導体チップの近傍の封止樹脂層の上面がその周縁部分の封止樹脂層の上面より高くてもよい。段差を設けない場合の半導体装置の反り量に応じた段差を設けることにより、半導体装置の反りの影響を受けにくくなるため、半導体チップの裏面とヒートシンク等との距離を一定に保つことができる。
本発明のさらに他の態様は、半導体装置の製造方法である。この半導体製造方法は、配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、半導体チップの裏面と接するチップ接触面と、このチップ接触面の周囲に位置し、封止樹脂層を成型するための樹脂成型面とを有する上型と基板が載置された下型とを押圧した状態で、上型と基板との間に形成された空間に封止樹脂を充填する工程と、を備え、封止樹脂を充填する工程において、チップ接触面の近傍の樹脂成型面に溝成型部が設けられている上型を用いることを特徴とする。この半導体装置の製造方法において、フリップチップ実装された半導体チップと基板との間にアンダーフィル樹脂を充填する工程を備えてもよい。また、この半導体装置の製造方法において、上型をリリースフィルムで被覆する工程を備えてもよい。
この半導体装置の製造方法の封止樹脂を充填する工程において、チップ接触面の高さが溝成型部を除く樹脂成型面の主要表面の高さと溝成型部の上面の高さとの間に位置する上型が用いられてもよい。また、封止樹脂を充填する工程において、チップ接触面の高さが溝成型部を除く樹脂成型面の主要表面の高さと等しい上型が用いられてもよい。
本発明のさらに他の態様は、半導体装置の製造方法である。この半導体装置の製造方法は、配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、樹脂成型面を有する上型、および上型に設けられた貫通穴を型開閉方向に移動可能な可動型と基板が載置された下型とを押圧した状態で封止樹脂を充填する工程と、を備え、可動型は、半導体チップの裏面と接するチップ接触面と、チップ接触面の外側近傍に設けられた溝成型用の溝成型部と、溝成型部の外側近傍に設けられた段差形成部を有することを特徴とする。この半導体装置の製造方法において、フリップチップ実装された半導体チップと基板との間にアンダーフィル樹脂を充填する工程を備えてもよい。また、この半導体装置の製造方法において、上型をリリースフィルムで被覆する工程を備えてもよい。
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
本発明によれば、半導体チップがフリップチップ実装された半導体装置の放熱性を向上させることができる。
図１（Ａ）は、実施形態１に係る半導体装置の概略構成を示す斜視図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ’線上の断面構造を示す断面図である。 実施形態１の基板の構造をより詳細に示す断面図である。 実施形態１の半導体装置の製造方法を概略を示すフロー図である。 実施形態１の半導体装置の基板の形成方法を示す工程断面図である。 実施形態１の半導体装置の基板の形成方法を示す工程断面図である。 実施形態１の半導体装置の基板の形成方法を示す工程断面図である。 実施形態１の半導体装置の基板の形成方法を示す工程断面図である。 実施形態１の半導体装置の基板の形成方法を示す工程断面図である。 実施形態１の半導体装置の半導体チップの実装方法を示す工程断面図である。 実施形態１の半導体装置の封止樹脂層の形成方法を示す工程図である。 実施形態１の半導体装置の封止樹脂層の形成方法を示す工程図である。 実施形態２に係る半導体装置の断面構造を示す断面図である。 図１３（Ａ）は、実施形態３に係る半導体装置の概略構成を示す斜視図である。図１３（Ｂ）は、図１２（Ａ）のＡ−Ａ’線上の断面構造を示す断面図である。 実施形態３に係る半導体装置の封止樹脂の成型方法で用いられる上型および下型の形状を示す図である。 実施形態４に係る半導体装置の断面構造を示す断面図である。 実施形態４に係る半導体装置の封止樹脂の成型方法で用いられる上型および下型を示す。 図１７（Ａ）は、実施形態１に係る半導体装置の変形例を示す断面図である。図１７（Ｂ）は、実施形態２に係る半導体装置の変形例を示す断面図である。 図１８（Ａ）は、実施形態３に係る半導体装置の変形例を示す断面図である。図１８（Ｂ）は、実施形態４に係る半導体装置の変形例を示す断面図である。
符号の説明
１０ 半導体装置、２０ 基板、３０ 半導体チップ、４０ 封止樹脂層、５０ ハンダボール。
以下、本発明の実施の形態を図面を参照して説明する。
（実施形態１）
図１（Ａ）は、実施形態１に係る半導体装置１０の概略構成を示す斜視図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ’線上の断面構造を示す断面図である。半導体装置１０は、基板２０と、表面をフェイスダウンした状態で基板２０にフリップチップ実装された半導体チップ３０と、半導体チップ３０の周囲を封止する封止樹脂層４０とを備える。本実施形態の半導体装置１０は、基板２０の裏面に複数のハンダボール５０がアレイ状に配設されたＢＧＡ(Ball Grid Array）型の半導体パッケージ構造を有する。
本実施形態の基板２０は、層間絶縁膜と配線層とが交互に積層された多層配線構造を有する。図２は、基板２０の構造をより詳細に示す断面図である。複数の配線層２２が層間絶縁膜２４を介して積層されている。配線層２２には、たとえば銅が用いられる。層が異なる配線層２２間は、層間絶縁膜２４に設けられたビアプラグ２６により電気的に接続されている。基板２０の裏面の配線層２２ａの周囲には、耐熱性に優れた樹脂材料からなるソルダーレジスト膜２８が形成され、基板２０にハンダ付けを行う際に、必要な箇所以外にハンダが付着しないように最下層の層間絶縁膜２４ａがコーティングされる。また、基板２０の裏面には、ハンダボール５０が接合されるボールランド部２９がアレイ状に複数配設されている。各ボールランド部２９の表面には、有機表面保護コーティング材（ＯＳＰ）２１が被覆されている。また、キャパシタ６０を実装する電極部分には、錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）またはこれらの合金からなる電極パッド２３が形成されている。一方、半導体チップが実装される側にあたる基板２０の表面には、電解メッキにより形成されたニッケル（Ｎｉ）、鉛（Ｐｄ）、金（Ａｕ）またはこれらの合金からなる電極パッド２５がアレイ状に複数配設され、各電極パッド２５の上に、錫、鉛またはこれらの合金からなるＣ４（Controlled Collapse Chip Connection）バンプ２７が設けられている。
このように、本実施形態の基板２０は、コアレスとすることにより、たとえば、６層構造で３００μｍ程度まで薄型化が可能である。基板２０を薄くすることにより、配線抵抗が低減するため、半導体装置１０の動作速度の高速化が図られる。
図１（Ａ）および図１（Ｂ）に戻り、基板２０の裏面に設けられた各ボールランド部２９には、それぞれ、はんハンダボール５０が接合されている。また、基板２０の裏面に設けられた電極パッド２３には、キャパシタ６０が実装されている。
基板２０の表面には、ＬＳＩなどの半導体チップ３０がフェイスダウンした状態で、フリップチップ実装されている。より具体的には、半導体チップ３０の外部電極となるハンダバンプ３２と、基板２０のＣ４バンプ２７とがハンダ付けされている。半導体チップ３０と基板２０との間の隙間は、アンダーフィル７０により充填されている。半導体チップ３０と配線基板２０との間にアンダーフィル７０を設けることにより、温度サイクル時の熱膨張による配線基板２０と半導体チップ３０との間のギャップ変動によってＣ４バンプ２７が受けるストレスを抑制することができる。
半導体チップ３０の周囲には、半導体チップ３０を封止する封止樹脂層４０が形成されている。本実施形態では、半導体チップ３０の裏面が露出し、かつ封止樹脂層４０の上面に対して凸部になっている。なお、本実施形態では、半導体チップ３０の側面が全て封止樹脂層４０で封止され、半導体チップ３０と隣接する領域の封止樹脂層４０の上面の高さが半導体チップ３０の裏面の高さと等しくなっている。これにより、半導体チップ３０の側面の封止状態が向上するため、半導体チップ３０がより確実に保護される。ただし、半導体チップ３０の側面上端部が封止樹脂層４０で封止されている必要がない場合には、半導体チップ３０の側面上端部が露出していてもよい。
これにより、封止樹脂層４０の成型時に溶融した封止樹脂が半導体チップ３０の裏面に流れ込むことが抑制されるため、半導体チップ３０の裏面の平滑性が保たれる。この結果、半導体チップ３０の裏面にＴＩＭを介してヒートシンク、ヒートスプレッダなどを接合する場合に、半導体チップ３０の裏面とヒートシンク等との距離を面内で一定に保つことができる。これにより、半導体チップ３０からヒートシンク等への熱移動が均等に生じるため、半導体チップ３０の裏面の温度が局所的に高くなることが抑制され、ひいては半導体チップ３０の動作安定性が向上する。
なお、封止樹脂層４０は、アレイ状の配設された複数のハンダボール５０のうち、最外位置にあるハンダボール５０よりも外側まで基板２０を被覆していることが望ましい。これによれば、封止樹脂層４０によって基板２０の強度が向上するため、基板２０の反りが抑制される。このように、封止樹脂層４０は基板２０の補強材としての機能も果たすため、基板２０がより一層薄型化しても、半導体装置１０全体の強度を確保することができる。
キャパシタ６０は、半導体チップ３０の直下の基板２０の裏面に接続されている。これにより、半導体チップ３０からキャパシタ６０までの配線経路を短縮することができ、配線抵抗の低減が図られる。なお、キャパシタ６０の設置場所は、半導体チップ３０の直下の基板２０の裏面に限られない。たとえば、配線経路が十分短くできる範囲内であれば、半導体チップ３０の直下から外れた基板２０の裏面に設置してもよい。あるいは、配線経路が十分短くできる範囲内で、キャパシタ６０を基板２０の表面に設置し、封止樹脂層４０によりキャパシタ６０を封止してもよい。
（半導体装置の製造方法）
図３は、実施形態１の半導体装置の製造方法を概略を示すフロー図である。まず、多層配線構造を有する基板を形成し（Ｓ１０）、この基板の上に半導体チップを実装する（Ｓ２０）。続いて、半導体チップを封止樹脂で封止する（Ｓ３０）。最後に、ハンダボール、キャパシタなどを基板の裏面に実装する（Ｓ４０）。
以下に、基板の形成方法、半導体チップの実装方法および封止樹脂の形成方法についてより詳しく述べる。
（１．基板の形成方法）
図４から図８は、実施形態１の半導体装置１０の基板２０の形成方法を示す工程断面図である。
まず、図４（Ａ）および図４（Ｂ）に示すように、銅基板１００の上に、レジスト膜１０２を塗布し、レーザー光の照射により所定の開口を有する形状にパターニングする。
次に、図４（Ｃ）に示すように、レジスト膜１０２をマスクとして、ニッケル（Ｎｉ）、鉛（Ｐｄ）、金（Ａｕ）またはこれらの合金などからなる電極パッド２５を電解メッキにより銅基板１００の上に形成する。
次に、図５（Ａ）に示すように、レジスト膜１０２を除去した後、図５（Ｂ）に示すように、銅基板１００の上に層間絶縁膜２４を形成する。
次に、図５（Ｃ）に示すように、層間絶縁膜２４の所定の領域をレーザー光により除去してビアホール１１２を形成する。このように、本実施形態の半導体装置１０は、各ビアホール１１２がレーザー加工により形成されるため、ドリル加工の場合と比較して製造コストを低減させることができる。
次に、図６（Ａ）に示すように、層間絶縁膜２４の表面上、ビアホール１１２の側壁および底部に銅からなるシード層１２０を無電解メッキにより形成する。シード層１２０は、後述する銅の電解メッキ時において、銅が成長するための核となる。
次に、図６（Ｂ）に示すように、シード層１２０の上に、レジスト膜１２２を塗布し、レーザー光の照射により所定の開口を有する形状にパターニングする。
次に、図６（Ｃ）に示すように、レジスト膜１２２をマスクとして、ビアホール１１２に電解メッキにより銅を埋め込んでビアプラグ２６を形成するとともに、層間絶縁膜２４の上に配線層２２を形成する。ビアプラグ２６により、異なる層間の配線層２２が電気的に接続される。
次に、図６（Ｄ）に示すように、レジスト膜１２２を除去した後、エッチングによりレジスト膜１２２の下に存在するシード層１２０を除去するとともに、配線層２２の最表面を除去することにより配線層２２の表面を浄化する。
以上説明した図４から図６に示すプロセスを繰り返すことにより、図７（Ａ）に示すような多層配線構造を構築することができる。
続いて、図７（Ｂ）に示すように、レジスト膜（図示せず）をマスクとして、最表面の配線層２２が露出するように、ソルダーレジスト膜２８を層間絶縁膜２４の上に形成する。
次に、図７（Ｃ）に示すように、銅基板１００を除去するとともに、ＢＧＡボールが接合されるボールランド部２９の表面に、有機表面保護コーティング材（ＯＳＰ）２１を被覆する。
次に、図８（Ａ）に示すように、フリップチップ実装用のＣ４バンプ２７を電極パッド２５の上にハンダ付けするとともに、キャパシタを実装する電極部分に錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）またはこれらの合金からなる電極パッド２３をハンダ付けにより形成する。
次に、図８（Ｂ）に示すように、Ｃ４バンプ２７をプレス加工などにより平坦化する。
以上の工程により、本実施形態で用いられる基板２０が形成される。なお、図８（Ｂ）は、図２に示した基板２０と天地が反対になっている。
これによれば、たとえば、層間絶縁膜が６層の構成の場合に、基板の厚さを３００μｍ程度まで薄型化することができる。また、ビア形成において、レーザ加工を用いているため、製造コストを抑制することができる。
（２．半導体チップの実装方法）
図９は、実施形態１の半導体装置１０の半導体チップ３０の実装方法を示す工程断面図である。
まず、図９（Ａ）に示すように、半導体チップ３０の外部電極端子が設けられた表面をフェイスダウンにした状態で、各ハンダバンプ３２とそれらに対応するＣ４バンプ２７とをハンダ付けすることにより、半導体チップ３０をフリップチップ実装する。
次に、図９（Ｂ）に示すように、半導体チップ３０と基板２０との間にアンダーフィル７０を充填する。
以上の工程により、ハンダ接合部分から生じるストレスがアンダーフィル７０により分散された状態で、基板２０に半導体チップ３０がフリップチップ実装される。
（３．封止樹脂形成方法）
図１０および図１１は、実施形態１の半導体装置１０の封止樹脂層４０の形成方法を示す工程図である。
まず、この樹脂形成方法で用いられる上型２００ａおよび下型２１０の構成について説明する。上型２００ａは、溶融した封止樹脂の流通路となるランナー２０２を備える。ランナー２０２は、上型２００ａと下型２１０とが型合わせされた時に形成されるキャビティ２２０への開口部を有する。上型２００ａの成型面は、樹脂成型時に半導体チップ３０の裏面と接するチップ接触面２０７と、チップ接触面２０７の周囲に位置し、封止樹脂層４０を成型するための樹脂成型面２０６とを含む。本実施形態では、チップ接触面２０７は、樹脂成型面２０６に対して凹部である。樹脂成型時にチップ接触面２０７が半導体チップ３０の裏面と接することにより、樹脂成型時に封止樹脂の流れ込みが阻止される。また、上型２００ａには、ポンプなどの吸引機構と連通する吸引穴２０４が設けられている。なお、上型における凸部とは、成型面を上にした状態での凹凸関係をいう。
一方、下型２１０は、プランジャー２１２が往復運動可能に形成されたポット２１４を有する。
このような上型２００ａおよび下型２１０を用いて、図１０（Ａ）に示すように、半導体チップ３０が実装された基板２０を下型２１０に載置する。また、リリースフィルム２３０を上型２００ａと下型２１０との間に設置する。
次に、図１０（Ｂ）に示すように、ポット２１４の中に、封止樹脂を固形化した樹脂タブレット２４０を投入する。また、吸引機構を作動させることにより、リリースフィルム２３０と上型２００ａとの間の空気を排気して、リリースフィルム２３０を上型２００ａに密着させる。
次に、図１０（Ｃ）に示すように、上型２００ａと下型２１０とを型合わせした状態でクランプする。
次に、図１１（Ａ）に示すように、樹脂タブレット２４０を加熱して溶融させた状態で、プランジャー２１２をポット２１４に押し込むことにより、液体状の封止樹脂２４１をキャビティ２２０内に導入する。上型２００ａと基板２０との間に形成された空間を封止樹脂２４１で充填した後、加熱処理を一定時間行うことにより封止樹脂２４１を固化させる。
次に、図１１（Ｂ）に示すように、上型２００ａと下型２１０とを引き離し、封止樹脂層４０が形成された基板２０を取り出す。
以上説明した封止樹脂形成方法によれば、半導体チップ３０の周囲に、半導体チップ３０を封止する封止樹脂層４０が形成され、半導体チップ３０の裏面が露出し、かつ封止樹脂層４０の上面に対して凸部になる。
また、リリースフィルム２３０を用いることにより、封止樹脂２４１をキャビティ２２０の内面等に接触させることなく封止樹脂層４０を成型することができる。このため、上型２００ａのクリーニングが不要になり、生産性の向上、製造コストの低減などを図ることができる。
（実施形態２）
図１２（Ａ）は、実施形態２に係る半導体装置１０ａの断面構造を示す。実施形態２に係る半導体装置１０ａの説明において、実施形態１に係る半導体装置１０と同様な構成については適宜省略し、実施形態１に係る半導体装置１０と異なる構成について説明する。本実施形態の半導体装置１０ａでは、半導体チップ３０の近傍の封止樹脂層４０に溝４１が形成されている。これにより、半導体チップ３０の裏面にＴＩＭを介してヒートスプレッダ等を接合する際に、ヒートスプレッダ等に所定の圧力を掛けることにより半導体チップ３０の裏面とヒートスプレッダ等との間から流れ出す余分なＴＩＭを溝４１に溜めることができ、余分なＴＩＭが望ましくない部分にまで流れ出すことを阻止することができる。なお、溝４１は半導体チップ３０の周囲にひとつながりの状態で形成されていなくてよい。たとえば、半導体チップ３０の各辺に沿って４本の溝４１が設けられていてもよい。
実施形態２に係る半導体装置１０ａの製造方法は、実施形態１と同様である。ただし、実施形態２に係る半導体装置１０ａの製造方法では、図１０および図１１に示した封止樹脂形成過程において、実施形態１とは異なる形状の上型２００ｂが用いられる。
図１２（Ｂ）は、実施形態２の半導体装置１０ａの封止樹脂形成方法で用いられる上型２００ｂおよび下型２１０の形状を示す。実施形態２に係る半導体装置１０ａの樹脂成型に用いられる上型２００ｂには、チップ接触面２０７の近傍の樹脂成型面２０６に溝成型部２０８が設けられている。この溝成型部２０８により、半導体チップ３０の近傍の封止樹脂層４０に溝４１が形成される。
（実施形態３）
図１３（Ａ）は、実施形態３に係る半導体装置１１の概略構成を示す斜視図である。また、図１３（Ｂ）は、図１３（Ａ）のＡ−Ａ’線上の断面構造を示す断面図である。実施形態３に係る半導体装置１１の説明において、実施形態１に係る半導体装置１０と同様な構成については適宜省略し、実施形態１に係る半導体装置１０と異なる構成について説明する。
半導体装置１１は、基板２０にフリップチップ実装された半導体チップ３０の裏面が封止樹脂層４０の上面に対して凹部になっている。さらに、半導体チップ３０の周囲の封止樹脂層４０に、半導体チップ３０の裏面より底部が低い溝３００が設けられている。
これにより、半導体チップ３０の裏面にＴＩＭを介してヒートシンク、ヒートスプレッダなどを接合する場合に、余分なＴＩＭを溝３００に流れ込ませることにより、余分なＴＩＭを溝３００に滞留させることができる。この結果、半導体チップ３０の裏面とヒートシンク等との距離を面内で一定に保つことができる。これにより、半導体チップ３０からヒートシンク等への熱移動が均等に生じるため、半導体チップ３０の裏面の温度が局所的に高くなることが抑制され、ひいては半導体チップ３０の動作安定性が向上する。また、余分なＴＩＭを溝に溜めることにより、余分なＴＩＭが望ましくない部分にまで流れ出すことが阻止される。
実施形態３に係る半導体装置１１の製造方法は、実施形態１と同様である。ただし、実施形態３に係る半導体装置１１の製造方法では、図１０および図１１に示した封止樹脂形成過程において、実施形態１とは異なる形状の上型２００が用いられる。
図１４は、実施形態３に係る半導体装置１１の封止樹脂の成型方法で用いられる上型２００ｃおよび下型２１０の形状を示す。本実施形態の上型２００ｃの成型面は、樹脂成型時に半導体チップ３０の裏面と接するチップ接触面２６０と、チップ接触面２６０の周囲に位置し、封止樹脂層４０を成型するための樹脂成型面２６１とを含む。実施形態３に係る半導体装置１１の樹脂成型に用いられる上型２００ｃには、チップ接触面２６０の近傍の樹脂成型面２６１に溝成型部２６４が設けられている。この溝成型部２６４により、半導体チップ３０の近傍の封止樹脂層４０に溝３００が形成される。また、上型２００ｃのチップ接触面２６０は、溝成型部２６４を除く樹脂成型面２６１の主要表面２６２と、溝成型部２６４の上面との間に位置する。
このような上型２００ｃを用いることにより、図１３（Ｂ）に示した半導体装置１１の封止樹脂層４０を成型することができる。
（実施形態４）
図１５は、実施形態４に係る半導体装置の断面構造を示す断面図である。実施形態４に係る半導体装置１２の説明において、実施形態３に係る半導体装置１１と同様な構成については適宜省略し、実施形態３に係る半導体装置１１と異なる構成について説明する。
半導体装置１２の封止樹脂層４０の上面には段差が設けてあり、半導体チップ３０の近傍の封止樹脂層４０の上面３０２がその周縁部分の封止樹脂層の上面３０４より高くなっている。この段差の高さおよび上面３０２と上面３０４との長さの比は、段差を設けない場合の半導体装置１２の反り量に応じて適宜最適化される。段差を設けない場合の半導体装置の反り量に応じた段差を設けることにより、半導体装置の反りの影響を受けにくくなるため、半導体チップの裏面とヒートシンク等との距離を一定に保つことができる。。
たとえば、基板２０、封止樹脂層４０などの線膨張係数、ヤング率などの特性をパラメータとして、封止樹脂層４０に段差を設けない場合の半導体装置の反り量をシミュレーションにより予測したうえで、反りが生じないように必要な段差を設計することができる。
また、封止樹脂層４０に段差が設けられていない半導体装置を試作品として実際に作製し、半導体装置の反り量を実測したうえで、反りが生じないように必要な段差を設計することができる。
実施形態４に係る半導体装置１２の製造方法は、実施形態３と同様である。ただし、実施形態４に係る半導体装置１２の製造方法では、図１４とは異なる形状の上型２００ｄが用いられる。
図１６は、実施形態４に係る半導体装置１２の封止樹脂の成型方法で用いられる上型２００ｄおよび下型２１０を示す。
図１６（Ａ）に示すように、本実施形態の上型２００ｄは、可動型４００を出し入れするための貫通穴４０２を備える。可動型４００は、型開閉方向に移動可能であり、半導体チップ３０の裏面と接するチップ接触面４１０を備える。可動型４００は、チップ接触面４１０が半導体チップ３０の裏面と接した状態で、所定の圧力で半導体チップ３０を下型２１０に対して押さえつけることができる。より詳細には、可動型４００のチップ接触面４１０は、半導体チップ３０の周縁部分の裏面と接する。チップ接触面４１０に囲まれた領域は、チップ接触面４１０に対して凹部となり、半導体チップ３０の裏面と接触しないチップ非接触面４２０である。チップ非接触面４２０と半導体チップ３０との間に空間を設けることにより、半導体チップ３０の反りの影響を受けずに、チップ接触面４１０を半導体チップ３０の裏面と確実に接触させることができる。チップ接触面４１０の外側近傍に、溝成型用の溝成型部４３０が設けられている。さらに、溝成型部４３０の外側近傍に、段差形成部４４０を有する。なお、段差形成部４４０は、チップ接触面４１０より低く、かつ上型２００ｄと下型２１０とを型合わせした状態で、上型２００ｄの樹脂成型面４５０によって成型される封止樹脂層４０の厚さよりも、段差形成部４４０によって成型される封止樹脂層４０の厚さの方が大きくなるように設計されている。
このような上型２００ｄおよび可動型４００を用いて、図１６（Ｂ）に示すように、上型２００ｄと下型２１０とを型合わせし、かつ可動型４００を半導体チップ３０の裏面に押しつけることにより、半導体チップ３０の裏面と段差形成部４４０との間の距離Ｈは、可動型４００の形状によって規定され、一定に保たれる。これにより、基板２０の反り量に応じて、可動型４００の形状を変えることにより、封止樹脂層４０の上面に所望の高さの段差を設けることができる。また、上型２００ｄ自体に設計変更を施すことなく、可動型４００の形状のみを変えて、封止樹脂層４０の上面に所望の高さの段差を形成することができるため、半導体装置１２の製造コストを抑制することができる。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
たとえば、上述の各実施の形態では、基板２０は、コアレスな多層配線構造を有するが、本発明の技術思想は、コアを有する多層配線基板にも適用可能である。
また、実施形態４で説明した封止樹脂の形成方法は、実施形態１乃至３に適用することができる。
また、図１７（Ａ）および図１７（Ｂ）に示した変形例のように、実施形態１の半導体装置１０および実施形態２の半導体装置１０ａにおいて、封止樹脂層４０の上面に段差を設けて、半導体チップ３０の近傍の封止樹脂層４０の上面５００をその周縁部分の封止樹脂層の上面３０４より高くしてもよい。
また、実施形態３および４では、半導体チップの裏面が周囲に設けられた封止樹脂層の上面に対して凹部になっているが、これに限られない。たとえば、図１８（Ａ）および図１８（Ｂ）に示した変形例のように、半導体チップの裏面の高さと周囲に設けられた封止樹脂層の上面の高さと等しい場合であっても、半導体チップの周囲に溝を設けることにより、ヒートシンク等の接合時に溝が余分なＴＩＭを溜めることにより、半導体チップの裏面とヒートシンク等との距離を面内で一定に保つことができる。
また、上述の各実施形態では、ＢＧＡ型の半導体パッケージが採用されているが、これに限られず、たとえば、ピン状のリード端子を備えるＰＧＡ(Pin Grid Array）型の半導体パッケージ、または電極がアレイ状に配設されたＬＧＡ（Land Grid Array）型の半導体パッケージを採用することも可能である。
また、各実施形態の半導体装置の製造方法は、上述のようなリリースフィルムを用いる手法に限定されない。たとえば、リリースフィルムを用いない周知のトランスファーモールド法によっても各実施形態の半導体装置を製造することができる。
本発明によれば、半導体チップがフリップチップ実装された半導体装置の放熱性を向上させることができる。

Claims (4)

  1. 基板と
    前記基板に表面をフェイスダウンした状態で実装された半導体チップと、
    前記半導体チップを封止する封止樹脂層と、
    を備え、
    前記半導体チップの裏面が前記封止樹脂から露出し、かつ前記封止樹脂層の主表面に対して凸になっており、
    前記半導体チップの周囲に前記半導体チップの裏面と面一となるような前記封止樹脂層の領域があり、当該領域を囲むように前記封止樹脂層の主表面に凸状の段差が設けられているとともに、前記領域と前記段差との間に溝が形成されていることを特徴とする半導体装置。
  2. 前記溝の底部が前記封止樹脂層の主表面と面一である請求項１に記載の半導体装置。
  3. 前記段差の上面が前記半導体チップの裏面より低い請求項１または２に記載の半導体装置。
  4. 配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、
    樹脂成型面を有する上型、および前記上型に設けられた貫通穴を型開閉方向に移動可能な可動型と基板が載置された下型とを押圧した状態で封止樹脂を充填する工程と、
    を備え、
    前記可動型は、前記半導体チップの裏面と接するチップ接触面と、前記チップ接触面の外側近傍に設けられた溝成型用の溝成型部と、溝成型部の外側近傍に設けられた段差形成部を有することを特徴とする半導体装置の製造方法。
JP2007546384A 2005-11-22 2006-10-30 半導体装置および半導体装置の製造方法 Active JP4827851B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007546384A JP4827851B2 (ja) 2005-11-22 2006-10-30 半導体装置および半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005337874 2005-11-22
JP2005337874 2005-11-22
PCT/JP2006/321672 WO2007060812A1 (ja) 2005-11-22 2006-10-30 半導体装置および半導体装置の製造方法
JP2007546384A JP4827851B2 (ja) 2005-11-22 2006-10-30 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007060812A1 JPWO2007060812A1 (ja) 2009-05-07
JP4827851B2 true JP4827851B2 (ja) 2011-11-30

Family

ID=38067049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007546384A Active JP4827851B2 (ja) 2005-11-22 2006-10-30 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7880317B2 (ja)
JP (1) JP4827851B2 (ja)
TW (1) TW200735307A (ja)
WO (1) WO2007060812A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008192833A (ja) * 2007-02-05 2008-08-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP5261072B2 (ja) * 2008-08-21 2013-08-14 Ｔｏｗａ株式会社 フリップチップ型の半導体チップの樹脂成形方法
EP2365479B1 (en) 2010-03-08 2013-01-16 GE Lighting Solutions, LLC Rail and clip mounting for led modules for fluorescent application replacement
SG184786A1 (en) * 2011-04-13 2012-11-29 Asahi Engineering K K Method for manufacturing semiconductor device, resin sealing apparatus, and semiconductor device
CN102347290A (zh) * 2011-09-30 2012-02-08 常熟市广大电器有限公司 一种散热性能优良的芯片封装结构
US8524538B2 (en) 2011-12-15 2013-09-03 Stats Chippac Ltd. Integrated circuit packaging system with film assistance mold and method of manufacture thereof
US8962392B2 (en) * 2012-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill curing method using carrier
JP2015053469A (ja) * 2013-08-07 2015-03-19 日東電工株式会社 半導体パッケージの製造方法
JP2015053468A (ja) * 2013-08-07 2015-03-19 日東電工株式会社 半導体パッケージの製造方法
US9608403B2 (en) 2014-11-03 2017-03-28 International Business Machines Corporation Dual bond pad structure for photonics
TWI566339B (zh) * 2014-11-11 2017-01-11 矽品精密工業股份有限公司 電子封裝件及其製法
WO2016114318A1 (ja) * 2015-01-13 2016-07-21 デクセリアルズ株式会社 多層基板
US11374136B2 (en) * 2019-09-27 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and forming method thereof
US11798857B2 (en) * 2019-09-27 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Composition for sacrificial film, package, manufacturing method of package
FR3109466B1 (fr) * 2020-04-16 2024-05-17 St Microelectronics Grenoble 2 Dispositif de support d’une puce électronique et procédé de fabrication correspondant
CN116417353B (zh) * 2023-04-07 2023-11-03 江苏中科智芯集成科技有限公司 一种半导体封装结构的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009096A (ja) * 2000-06-20 2002-01-11 Apic Yamada Corp 樹脂封止方法及び樹脂封止装置
JP2002026194A (ja) * 2000-07-11 2002-01-25 Rohm Co Ltd 電子部品のパッケージ構造

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011301A (en) * 1998-06-09 2000-01-04 Stmicroelectronics, Inc. Stress reduction for flip chip package
JP2001308258A (ja) 2000-04-26 2001-11-02 Sony Corp 半導体パッケージ及びその製造方法
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
DE10109327A1 (de) * 2001-02-27 2002-09-12 Infineon Technologies Ag Halbleiterchip und Herstellungsverfahren für ein Gehäuse
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
US7064452B2 (en) * 2003-11-04 2006-06-20 Tai-Saw Technology Co., Ltd. Package structure with a retarding structure and method of making same
US7476955B2 (en) * 2004-01-06 2009-01-13 Micron Technology, Inc. Die package having an adhesive flow restriction area
JP4407489B2 (ja) * 2004-11-19 2010-02-03 株式会社デンソー 半導体装置の製造方法ならびに半導体装置の製造装置
JP4422094B2 (ja) * 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009096A (ja) * 2000-06-20 2002-01-11 Apic Yamada Corp 樹脂封止方法及び樹脂封止装置
JP2002026194A (ja) * 2000-07-11 2002-01-25 Rohm Co Ltd 電子部品のパッケージ構造

Also Published As

Publication number Publication date
JPWO2007060812A1 (ja) 2009-05-07
US20090302450A1 (en) 2009-12-10
TWI379388B (ja) 2012-12-11
US7880317B2 (en) 2011-02-01
WO2007060812A1 (ja) 2007-05-31
TW200735307A (en) 2007-09-16

Similar Documents

Publication Publication Date Title
JP4827851B2 (ja) 半導体装置および半導体装置の製造方法
JP4589269B2 (ja) 半導体装置およびその製造方法
JP4155999B2 (ja) 半導体装置および半導体装置の製造方法
KR101982040B1 (ko) 팬-아웃 반도체 패키지
JP5932056B2 (ja) 基板コア層を製造する方法
JP2010103244A (ja) 半導体装置及びその製造方法
CN106711104B (zh) 封装基板及其制作工艺、半导体元件封装结构及制作工艺
US20060087037A1 (en) Substrate structure with embedded chip of semiconductor package and method for fabricating the same
KR20110085481A (ko) 적층 반도체 패키지
US20070069352A1 (en) Bumpless chip package and fabricating process thereof
TW201705615A (zh) 用於低溫接合的結構和方法
JP2005506678A (ja) 集積型ヒートシンク及びビルドアップ層を有する超小型電子パッケージ
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP4963879B2 (ja) 半導体装置および半導体装置の製造方法
JP2017174849A (ja) 半導体装置及び半導体装置の製造方法
CN103972111A (zh) 引线框架结构的形成方法
JP2019197876A (ja) フリップチップパッケージ基板
JP4335263B2 (ja) 半導体装置および半導体装置の製造方法
JP4887170B2 (ja) 半導体装置の製造方法
CN103972113A (zh) 封装方法
TWI262587B (en) Leadframe and the manufacturing method thereof
JP2011054670A (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JP4828997B2 (ja) 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法
JP2007049154A (ja) チップ埋め込み型パッケージ構造およびその製造方法
KR101168414B1 (ko) 리드 프레임 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20101126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4827851

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250