KR20080087379A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20080087379A
KR20080087379A KR1020070029496A KR20070029496A KR20080087379A KR 20080087379 A KR20080087379 A KR 20080087379A KR 1020070029496 A KR1020070029496 A KR 1020070029496A KR 20070029496 A KR20070029496 A KR 20070029496A KR 20080087379 A KR20080087379 A KR 20080087379A
Authority
KR
South Korea
Prior art keywords
heat dissipation
printed circuit
cavity
circuit board
semiconductor chip
Prior art date
Application number
KR1020070029496A
Other languages
English (en)
Inventor
김석봉
정지영
차세웅
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020070029496A priority Critical patent/KR20080087379A/ko
Publication of KR20080087379A publication Critical patent/KR20080087379A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 열방출 성능이 우수하고, 전체 패키지의 두께를 줄일 수 있도록 한 인쇄회로기판을 이용한 반도체 패키지에 관한 것이다.
이를 위해, 본 발명은 단층 또는 복층의 인쇄회로기판과; 상기 인쇄회로기판의 상부면에 형성된 캐비티와; 상기 캐비티내의 표면상에 노출된 신호 교환용 전도성패턴과; 상기 캐비티내로 삽입 안착되는 동시에 상기 신호 교환용 전도성패턴과 플립칩 범프에 의하여 연결되는 반도체 칩과; 상기 반도체 칩의 상면에 접착수단에 의하여 부착되는 동시에 인쇄회로기판의 상면에 걸쳐 밀착되는 열방출수단으로 구성된 것을 특징으로 하는 반도체 패키지를 제공한다.
반도체 패키지, 인쇄회로기판, 열방출수단, 캐비티, 반도체 칩

Description

반도체 패키지{Semiconductor package}
도 1은 본 발명에 따른 반도체 패키지를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지의 제조 방법을 설명하기 위한 분리 상태 단면도,
도 3은 통상의 인쇄회로기판을 이용한 반도체 패키지 구조를 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 인쇄회로기판 12 : 수지층
14 : 칩탑재부 16 : 전도성회로패턴
18 : 비아홀 20 : 볼랜드
22 : 솔더마스크 24 : 캐비티
26 : 반도체 칩 28 : 신호 교환용 전도성패턴
30 : 플립칩 범프 32 : 제1열방출용 금속패턴
34 : 제2열방출용 금속패턴 36 : 제3열방출용 금속패턴
38 : 접착수단 40 : 열방출수단
42 : 요부공간 44 : 돌출단
46 : 수평면
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 열방출 성능이 우수하고, 전체 패키지의 두께를 줄일 수 있도록 한 인쇄회로기판을 이용한 반도체 패키지에 관한 것이다.
현재, 반도체 패키지는 금속재 등으로 만들어진 리드프레임, 소정의 회로경로가 집약된 수지계열의 인쇄회로기판 또는 회로필름 등과 같이 각종 자재(기판)를 이용하여 여러가지 구조로 제조되는 바, 최근에는 단위 시간당 생산성을 증대시키고자 매트릭스(matrix) 배열 구조의 칩부착 영역을 갖는 기판을 이용하여, 반도체 칩 부착 공정, 와이어 본딩 공정, 몰딩 공정 등을 거치게 한 다음, 낱개로 소잉 내지 싱귤레이션하는 공정 등을 거치게 하여, 한번에 많은 반도체 패키지를 제조하는 추세에 있다.
상기 반도체 패키지 제조용 인쇄회로기판(PCB: Printed Circuit Board)는 반도체 칩을 탑재한 후 각종 전자기기의 마더보드에 장착되어 반도체 칩과 마더보드간의 전기적 신호를 전달하는 매개체 역할을 하는 것으로서, 이 인쇄회로기판(10)의 일반적인 구조를 도 3을 참조로 살펴보면 수지층(12)을 중심으로 그 상면에는 반도체 칩이 실장될 수 있는 칩탑재부(14)가 형성되고, 상기 칩탑재부(14)의 주변 에는 방사상으로 전도성 회로패턴(16)이 형성되며, 또한 상기 수지층(12)의 상부에서 하부를 향하여 전도성 비아홀(18)이 형성되는 동시에 비아홀의 하단부는 전도성의 솔더볼이 융착되는 볼랜드(20)로 형성되며, 상기 수지층(12) 상면의 칩탑재부(14) 및 전도성 회로패턴(16)의 일부를 제외하고는 솔더 마스크(22)로 코팅된 구조로 되어 있다.
이러한 구조의 인쇄회로기판을 이용하여 제조되는 볼 그리드 어레이(BGA: Ball Grid Array) 반도체 패키지는 인쇄회로기판의 상면에 하나 또는 그 이상의 반도체 칩이 장착되고, 마더보드에 대한 전기적 접속이 상기 인쇄회로기판의 저면에 형성된 볼랜드에 융착되는 다수의 솔더볼에 의하여 이루어지는 반도체 패키지로서, 200핀 이상의 다핀 디바이스 또는 고집적화된 대규모 집적회로, 마이크로 프로세서 등의 용도로 사용되고 있다.
또한, 상기 인쇄회로기판은 수지층과 전도성 회로패턴이 복층을 이루는 2층, 3층, 4층, 그 이상의 층으로 이루어진 구조로 제작되고 있으며, 이 복층 구조의 인쇄회로기판을 이용하여 고집적화된 대규모 집적회로를 갖는 반도체 패키지가 제작되고 있다.
이러한 단층 또는 복층 구조의 인쇄회로기판를 이용하여 제조된 반도체 패키지는 그 전기적인 동작이 이루어짐과 함께 칩으로부터 고열이 발산됨은 잘 알려진 사실인 바, 이러한 열을 외부로 용이하게 방출시킬 수 있는 반도체 패키징 기술이야말로 패키지 성능을 좌우하는데 중용한 인자라 할 것이다.
본 발명은 상기와 같은 점을 감안하여 단층 또는 복층 구조의 인쇄회로기판을 이용한 반도체 패키지를 제공하고자 한 것으로서, 인쇄회로기판의 상부에 반도체 칩이 삽입되는 식으로 탑재되는 캐비티를 만들고, 반도체 칩 상면에는 열방출수단을 밀착되게 부착시킴으로써, 전체 패키지의 두께를 줄일 수 있으면서 동시에 우수한 열방출 성능을 얻을 수 있는 새로운 구조의 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 단층 또는 복층의 인쇄회로기판과; 상기 인쇄회로기판의 상부면에 형성된 캐비티와; 상기 캐비티내의 표면상에 노출된 신호 교환용 전도성패턴과; 상기 캐비티내로 삽입 안착되는 동시에 상기 신호 교환용 전도성패턴과 플립칩 범프에 의하여 연결되는 반도체 칩과; 상기 반도체 칩의 상면에 접착수단에 의하여 부착되는 동시에 인쇄회로기판의 상면에 걸쳐 밀착되는 열방출수단으로 구성된 것을 특징으로 하는 반도체 패키지를 제공한다.
바람직한 일 구현예로서, 상기 캐비티의 테두리쪽 바닥면에 제1열방출용 금속패턴이 형성되고, 내벽면에는 제2열방출용 금속패턴이 형성되며, 상기 캐비티 밖의 인쇄회로기판 테두리부 상면에는 제3열방출용 금속패턴이 더 형성된 것을 특징으로 한다.
바람직한 다른 구현예로서, 상기 열방출수단은 블럭 형상으로서, 그 저면 중 앙부에는 상기 반도체 칩의 상부가 삽입되면서 접착수단으로 접착되는 요부공간이 형성되고, 이 요부공간의 바깥쪽에는 아래쪽으로 돌출된 돌출단이 형성되며, 이 돌출단의 바깥쪽 부분은 수평면으로 형성된 것을 특징으로 한다.
특히, 상기 열방출수단의 돌출단의 저면 및 외벽면은 각각 상기 제1 및 제2열방출용 금속패턴에 밀착되고, 상기 수평면은 제3열방출용 금속패턴에 밀착되는 것을 특징으로 한다.
또한, 상기 열방출수단은 구리, 구리합금, 알루미늄, 알루미늄합금중 선택된 어느 하나의 재질로 만들어진 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 열방출 성능이 우수하고 패키지의 두께를 줄일 수 있는 새로운 구조의 반도체 패키지를 제공하고자 한 것으로서, 첨부한 도 1은 본 발명에 따른 반도체 패키지를 나타내는 단면도이고, 도 2는 본 발명에 따른 반도체 패키지의 제조 방법을 순서대로 설명하기 위한 분리 상태 단면도이다.
전술한 바와 같이, 인쇄회로기판(10)은 수지층(12)을 중심으로 그 상면에는 반도체 칩이 실장될 수 있는 칩탑재부(14)가 형성되고, 상기 칩탑재부(14)의 주변에는 방사상으로 전도성 회로패턴(16)이 형성되며, 또한 상기 수지층(12)의 상부에서 하부를 향하여 전도성 비아홀(18)이 형성되는 동시에 비아홀의 하단부는 전도성의 솔더볼이 융착되는 볼랜드(20)로 형성되며, 상기 수지층(12) 상면의 칩탑재부(14) 및 전도성 회로패턴(16)의 일부를 제외하고는 솔더 마스크(22)로 코팅된 구 조로 되어 있으며, 상기 수지층 및 전도성 회로패턴을 대용량 고집적화된 패키지 제조를 위하여 복층으로 구성할 수 있다.
여기서, 본 발명에 따르면 단층 또는 복층의 인쇄회로기판(10)의 상면 중앙부에 반도체 칩(26)이 삽입되는 식으로 탑재될 수 있는 캐비티(24)가 형성된다.
또한, 상기 인쇄회로기판(10)의 캐비티(24)내의 바닥면(표면)에는 반도체 칩(26)과의 전기적 신호 교환을 위한 신호 교환용 전도성패턴(28)이 노출된 채로 형성된다.
이렇게 구비된 인쇄회로기판(10)의 캐비티(24)내에 반도체 칩(26)을 삽입되는 식으로 탑재시키게 되는 바, 반도체 칩(26)의 절반 두께 정도가 캐비티(24)내로 삽입된다.
이때, 상기 반도체 칩(26)의 본딩패드와 상기 신호 교환용 전도성패턴(28)이 플립칩 범프(30)에 의하여 서로 신호 교환 가능하게 연결된다.
한편, 상기 인쇄회로기판(10)의 캐비티(24)의 테두리쪽 바닥면에는 제1열방출용 금속패턴(32)이 형성되고, 캐비티(24)의 내벽면에는 제2열방출용 금속패턴(34)이 형성되며, 또한 상기 캐비티(24) 밖의 인쇄회로기판(10) 테두리부 상면에는 제3열방출용 금속패턴(36)이 형성되는 바, 상기 제1,2,3열방출용 금속패턴(32,34,36)은 구리를 도금시킨 도금층 또는 열전도가 우수한 금속을 패드 타입으로 부착시킨 금속패드층으로 형성시킬 수 있다.
여기서, 상기 반도체 칩(26)의 상면에 접착수단(38)에 의하여 부착되는 동시에 인쇄회로기판(10)의 테두리 상면에 걸쳐 밀착되는 열방출수단(40)이 구비되는 바, 이 열방출수단(40)의 형상은 구리, 구리합금, 알루미늄, 알루미늄합금중 선택된 어느 하나의 재질로 만들어진 직사각의 리드(lid) 형상을 갖는다.
보다 상세하게는, 상기 열방출수단(40)의 상면은 평평하고, 저면 중앙부에는 오목한 요부공간(42)이 형성되며, 또한 상기 열방출수단(40)의 저면에서 요부공간(42)의 바깥쪽 위치에는 아래쪽으로 돌출된 형태의 돌출단(44)이 일체로 형성되고, 상기 열방출수단(40)의 저면에서 상기 돌출단(44)의 바깥쪽 부분은 돌출단과 계단 형태를 이루는 수평면(46)으로 형성된다.
따라서, 상기 열방출수단(40)을 반도체 칩(26)과 인쇄회로기판(10)의 테두리 상면에 걸쳐 부착시키게 되는데, 열방출수단(40)의 요부공간(42) 표면과 반도체 칩(26)의 상부면(도면을 기준으로 상부면이고, 실제로는 백(back)면)간이 접착수단(38), 예를들어 TIM(Thermal Interface material)에 의하여 서로 접착되고, 동시에 상기 열방출수단(40)의 돌출단(44)의 저면 및 외벽면은 각각 상기 제1 및 제2열방출용 금속패턴(32,34)에 밀착되고 상기 수평면(46)은 제3열방출용 금속패턴(36)에 밀착되어진다.
이에 따라, 반도체 칩(26)에서 발생되는 고열이 상기 열방출수단(40)을 통하여 직접적으로 전달되어 외부로 방출되고, 또한 반도체 칩(26)에서 인쇄회로기판쪽으로 전도된 열은 제1,2,3열방출용 금속패턴(32,34,36)을 통하여 열방출수단의 돌출단(44) 및 수평면(46)쪽으로 전달됨과 함께 외부로 방출되어, 결국 우수한 열방출 성능을 발휘할 수 있게 된다.
또한, 상기 반도체 칩(26)의 하부 및 플립칩 범프(30)는 인쇄회로기판(10)의 캐비티(24)에 삽입되고, 반도체 칩(26)의 상부는 열방출수단(40)의 요부공간(42)으로 삽입되는 구조가 되어, 전체 패키지의 두께(= 높이)를 줄일 수 있다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지에 의하면, 인쇄회로기판의 상부에 캐비티를 형성하여 반도체 칩이 삽입되는 식으로 탑재되고, 반도체 칩 상면 및 인쇄회로기판의 테두리 상면에 걸쳐 구리, 구리합금, 알루미늄, 알루미늄합금중 선택된 어느 하나의 재질로 된 열방출수단을 밀착되게 부착시킴으로써, 전체 패키지의 두께를 줄일 수 있으면서 동시에 우수한 열방출 성능을 얻을 수 있다.

Claims (5)

  1. 단층 또는 복층의 인쇄회로기판과;
    상기 인쇄회로기판의 상부면에 형성된 캐비티와;
    상기 캐비티내의 표면상에 노출된 신호 교환용 전도성패턴과;
    상기 캐비티내로 삽입 안착되는 동시에 상기 신호 교환용 전도성패턴과 플립칩 범프에 의하여 연결되는 반도체 칩과;
    상기 반도체 칩의 상면에 접착수단에 의하여 부착되는 동시에 인쇄회로기판의 상면에 걸쳐 밀착되는 열방출수단;
    으로 구성된 것을 특징으로 하는 반도체 패키지.
  2. 청구항 1에 있어서, 상기 캐비티의 테두리쪽 바닥면에 제1열방출용 금속패턴이 형성되고, 내벽면에는 제2열방출용 금속패턴이 형성되며, 상기 캐비티 밖의 인쇄회로기판 테두리부 상면에는 제3열방출용 금속패턴이 더 형성된 것을 특징으로 하는 반도체 패키지.
  3. 청구항 1에 있어서, 상기 열방출수단은 블럭 형상으로서, 그 저면 중앙부에는 상기 반도체 칩의 상부가 삽입되면서 접착수단으로 접착되는 요부공간이 형성되 고, 이 요부공간의 바깥쪽에는 아래쪽으로 돌출된 돌출단이 형성되며, 이 돌출단의 바깥쪽 부분은 수평면으로 형성된 것을 특징으로 하는 반도체 패키지.
  4. 청구항 1 내지 청구항 3중 어느 하나의 항에 있어서,
    상기 열방출수단의 돌출단의 저면 및 외벽면은 각각 상기 제1 및 제2열방출용 금속패턴에 밀착되고, 상기 수평면은 제3열방출용 금속패턴에 밀착되는 것을 특징으로 하는 반도체 패키지.
  5. 청구항 1에 있어서, 상기 열방출수단은 구리, 구리합금, 알루미늄, 알루미늄합금중 선택된 어느 하나의 재질로 만들어진 것을 특징으로 하는 반도체 패키지.
KR1020070029496A 2007-03-27 2007-03-27 반도체 패키지 KR20080087379A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070029496A KR20080087379A (ko) 2007-03-27 2007-03-27 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070029496A KR20080087379A (ko) 2007-03-27 2007-03-27 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20080087379A true KR20080087379A (ko) 2008-10-01

Family

ID=40150033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070029496A KR20080087379A (ko) 2007-03-27 2007-03-27 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20080087379A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180023529A (ko) * 2016-08-26 2018-03-07 전자부품연구원 반도체 패키지의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180023529A (ko) * 2016-08-26 2018-03-07 전자부품연구원 반도체 패키지의 제조방법

Similar Documents

Publication Publication Date Title
KR100310398B1 (ko) 열전도체를구비한패드어레이반도체소자및그제조방법
US6201300B1 (en) Printed circuit board with thermal conductive structure
TWI529878B (zh) 集成電路封裝件及其裝配方法
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US7242092B2 (en) Substrate assembly with direct electrical connection as a semiconductor package
TWI677062B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
US20080006936A1 (en) Superfine-circuit semiconductor package structure
WO2006132151A1 (ja) インタポーザおよび半導体装置
JP2008072153A (ja) 半導体パッケージおよびその製造方法
TWI402954B (zh) Assembly board and semiconductor module
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
US8304922B2 (en) Semiconductor package system with thermal die bonding
WO2013047520A1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JPH0917919A (ja) 半導体装置
US6032355A (en) Method of forming thermal conductive structure on printed circuit board
US20100132982A1 (en) Package substrate including solder resist layer having pattern parts and method of fabricating the same
JP4494249B2 (ja) 半導体装置
KR20140073522A (ko) 인쇄 회로 기판내로 인레이드 칩을 연결하기 위한 방법 및 장치
JP2010074072A (ja) 半導体装置および半導体装置の製造方法
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
US6954360B2 (en) Thermally enhanced component substrate: thermal bar
US20040262746A1 (en) High-density chip scale package and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application