JP3070514B2 - 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造 - Google Patents

突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造

Info

Publication number
JP3070514B2
JP3070514B2 JP9110840A JP11084097A JP3070514B2 JP 3070514 B2 JP3070514 B2 JP 3070514B2 JP 9110840 A JP9110840 A JP 9110840A JP 11084097 A JP11084097 A JP 11084097A JP 3070514 B2 JP3070514 B2 JP 3070514B2
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting
thin film
protruding electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9110840A
Other languages
English (en)
Other versions
JPH10303204A (ja
Inventor
一隆 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9110840A priority Critical patent/JP3070514B2/ja
Priority to EP98107645A priority patent/EP0875935A3/en
Priority to US09/066,761 priority patent/US5869904A/en
Priority to KR1019980015886A priority patent/KR100297313B1/ko
Publication of JPH10303204A publication Critical patent/JPH10303204A/ja
Application granted granted Critical
Publication of JP3070514B2 publication Critical patent/JP3070514B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/1369—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81355—Bonding interfaces of the bump connector having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップある
いは半導体装置とその実装基板との間の電気的接続のた
めに用いる突起電極を有する半導体装置、この半導体装
置の実装方法およびその実装構造に関する。
【０００２】
【従来の技術】従来、突起電極を使った実装手段として
フリップチップ実装やＢＧＡ実装｛ＢＧＡ（Ball Grid
Array ；ボール・グリッド・アレイ）実装｝がある。た
とえばフリップチップ実装によって半導体チップを基板
に実装するには、半導体チップの電極に金や半田からな
る突起電極を設け、この突起電極を基板のランドに重ね
た状態で熱圧着またはリフロー炉などで加熱し溶融させ
た後、冷却することによって実施している。このフリッ
プチップ実装によって基板に半導体チップを実装した状
態を図８に示す。
【０００３】図８は従来のフリップチップ実装の例を示
す断面図であり、同図において、符号１は半導体チッ
プ、２は半導体チップ１に設けた半田ボールからなる突
起電極、３はプリント基板を示す。この基板３は、合成
樹脂からなる母材３ａの実装面（図中上側の面）に配線
パターン（図示せず）とソルダレジスト層４を形成し、
配線パターンの半田付け用ランドに前記突起電極２が接
合している。
【０００４】その他に、半導体チップをプリント配線
板、セラミック基板あるいは配線パターンをもったポリ
イミドフィルム等に搭載して封止した構造の半導体装置
を実装用基板等に実装するのに突起電極を用いたものが
ある。このような構造の半導体装置が一般にＢＧＡ型半
導体装置と呼称される。このＢＧＡ型半導体装置は、半
導体チップを搭載したプリント配線板の裏面に半田ボー
ルからなる突起電極（半田バンプ）を２次元エリア状に
多数設けた構造を採っている。なお、以下の説明では、
上述したフリップチップ実装のような突起電極をもつ半
導体装置も、ＢＧＡ型半導体装置と呼称する。
【０００５】
【発明が解決しようとする課題】しかるに、上述したよ
うに突起電極２を使用して半導体チップ１あるいはＢＧ
Ａ型半導体装置を基板に実装する構成を採る場合、長期
間にわたって使用すると、図８中に符号５で示すように
突起電極２の基部にクラックが生じることがあった。こ
のようにクラック５が生じるのは、半導体チップ１ある
いはＢＧＡ型半導体装置の熱膨張率と、これらを実装す
る基板の熱膨張率とが大きく異なることが原因であると
考えられている。
【０００６】すなわち、シリコンからなる半導体チップ
１の熱膨張率は、合成樹脂からなる基板３の熱膨張率よ
りきわめて小さいので、半導体チップ１が動作すること
により生じる熱や他の電子部品が発する熱で半導体チッ
プ１および基板３が加熱されると、図８中に矢印で示す
ようにこれらの伸びに違いが生じる。この結果、これら
の部材の間に介在する突起電極２に剪断応力（熱応力）
が生じ、突起電極２にクラック５が生じてしまうのであ
る。
【０００７】このような不具合は、図９および図１０に
示すように、半導体チップ１と基板３との間に合成樹脂
を充填し、これらの相対的な変位を阻止することによっ
て、ある程度は解消することができる。図９はたとえば
特開平４−２１９９４４号公報に開示された実装構造を
示す断面図、図１０は樹脂を注入する手法を説明するた
めの断面図で、これらの図において前述した図８で説明
したものと同一または同等部材については、同一符号を
付し詳細な説明は省略する。
【０００８】図９に示す半導体チップ１と基板３との間
には、熱硬化性樹脂６を充填して硬化させてある。この
熱硬化性樹脂６を前記両者の間に充填するには、半導体
チップ１を基板３に実装した後に基板３を図１０に示す
ように傾斜させ、注入ノズル７を使用して前記両者間の
隙間に上側から液状の熱硬化性樹脂６を注入する。この
熱硬化性樹脂６は粘度が低い液体とし、毛細管現象を利
用して前記隙間に流し込む。
【０００９】しかしながら、図９に示すように半導体チ
ップ１を熱硬化性樹脂６によって基板３に接着してしま
うと、後工程で半導体チップ１あるいは基板３の不良が
検出されたときに不良品を交換することができない。
【００１０】また、上述したＢＧＡ型半導体装置におい
て、基板への実装後の信頼性、特に熱衝撃試験時のよう
な温度変動条件下での信頼性が低いことに鑑み、特開平
８−２３６６５４号公報に示すように、半導体装置側
（チップキャリア）の半田バンプの根元に樹脂を塗布
し、実装後の信頼性を向上させるようにしたものも提案
されている。
【００１１】このような構造を採るための製造方法とし
ては、半導体装置側に半田バンプを設け、これらの半田
バンプの形成面全体にわたって樹脂を塗布し、その後半
田バンプの頂部についた樹脂を除去する方法や、半田バ
ンプの頂部に樹脂による薄膜をマスキングした後、半田
バンプの根元に樹脂を注入して硬化させてから、半田バ
ンプの頂部に形成したマスキング用の薄膜を取り除く方
法等が考えられる。
【００１２】しかしながら、上述した構造を採用して
も、以下のような問題を生じる。すなわち、半田バンプ
の根元部分を保持する樹脂以外の樹脂またはマスキング
用薄膜を取り除くための表面処理または除去作業が必要
となる。さらに、このような表面処理または除去作業を
行った後に樹脂が吸湿状態にあると、実装時に急激に熱
せられるため半田バンプがとれるおそれがある。
【００１３】また、半田バンプの根元部分のみに樹脂を
注入して硬化させることも可能であるが、半田が長時間
にわたって高温空気に触れると酸化することがある。こ
のように半田バンプが酸化すると実装不良が起きるおそ
れがある。このような酸化は上述したように半田バンプ
の頂部を後処理で露呈させる手法を採ったときも起き、
また実装前に長時間にわたって保管している場合などに
おいても起きる。特に、高温の空気に晒されると酸化し
易く、このような点に配慮することが望まれている。
【００１４】本発明はこのような事情に鑑みてなされた
ものであり、半田バンプのような突起電極の酸化による
実装不良を防ぎ、また基板への実装時の熱影響によるク
ラックによる実装不良も発生せず、実装後も簡単に実装
物を基板から外すことが可能となり、しかも製造容易な
突起電極を有する半導体装置、半導体装置の実装方法お
よびその実装構造を得ることを目的とする。
【００１５】
【課題を解決するための手段】このような要請に応える
ために本発明に係る突起電極を有する半導体装置は、突
起電極形成面に設けた突起電極の先端部に有機材料また
は高分子材料からなる薄膜を形成するとともに、突起電
極の基部を埋没するように厚く先端ほど薄くなるように
囲む補強用樹脂膜を、突起電極の先端部に形成した薄膜
とは親和性がない高分子材料で形成したものである。ま
た、本発明に係る半導体装置は、上述した突起電極の最
大径としては、この突起電極を設けるパッドの径に対し
て１．２倍以上であって、かつ突起電極が配列されるピ
ッチの０．８倍以下としている。
【００１６】また、本発明に係る半導体装置の実装方法
は、突起電極形成面に設けた突起電極の先端部に有機材
料または高分子材料からなる薄膜を形成した半導体装置
と、この半導体装置を実装する実装基板とを準備し、実
装基板の被実装面に半導体装置の突起電極形成面を対向
させ、先端部に薄膜を有する突起電極を対応する被実装
面の実装箇所に接触させて溶融することによって、薄膜
を破って接続させ実装するものである。
【００１７】さらに、本発明に係る半導体装置の実装構
造は、突起電極の基部を埋没するように厚くし先端ほど
薄くなるように囲む補強用樹脂膜を形成した突起電極を
有する半導体装置を、実装基板の被実装面に実装するに
あたって、被実装面のパッド径を突起電極の最大径に対
して０．８〜１．２倍としたものである。
【００１８】本発明によれば、半導体装置での突起電極
形成面上に設けた突起電極の先端部表面に突起電極の補
強用樹脂膜とは親和性のない有機材料または高分子材料
からなるマスキング用の薄膜を予め形成し、この状態で
半導体装置の突起電極形成面の全面に突起電極の基部
（根元部分）を補強するための樹脂を塗布することによ
り、補強用樹脂膜によって所要の状態で補強した突起電
極を形成することができる。
【００１９】また、本発明によれば、上述した補強用樹
脂膜の形成のために親和性のない有機材料または高分子
材料からなるマスキング用薄膜を突起電極の先端部に形
成したまま実装基板への実装を直接行うことにより、補
強用樹脂膜を硬化させるとき等での突起電極の酸化を防
ぎ、しかも実装時における高温条件下での突起電極の脱
落も防ぎ、さらに突起電極との密着性の低いマスキング
用薄膜が自然に破れることで基板側への実装を行い、そ
れぞれを電気的に接続することができる。
【００２０】突起電極とはたとえば半田バンプであっ
て、先端部表面にマスキング用薄膜が形成されるととも
に基部が補強用樹脂膜に埋没した状態で、半導体装置の
突起電極形成面上に形成される。また、補強用樹脂膜
は、硬化時に突起電極の周囲に集まることから、突起電
極に触れる部分の厚みが最も厚く、突起電極から離間す
るにしたがって次第に厚みが薄くなる。このため、突起
電極の周囲の補強用樹脂膜の表面は、突起電極を頂点と
して末広がり状に延在する形状になる。
【００２１】さらに、突起電極先端部のマスキング用薄
膜は補強用樹脂膜とは親和性がないことから、補強用樹
脂膜の高分子材料がマスキング用薄膜に接触してもこの
マスキング用薄膜上、すなわち突起電極の先端部上に残
留することがない。また、マスキング用薄膜はたとえば
１μｍ以下のきわめて薄い薄膜であって、突起電極との
密着性も低いため、実装時には自然に半田の変形に伴っ
て破れることになる。
【００２２】
【発明の実施の形態】図１ないし図３は本発明に係る突
起電極を有する半導体装置の一つの実施の形態を示し、
この実施の形態では半導体チップに突起電極として半田
バンプを形成することにより半導体装置を形成した場合
を説明する。ここで、図１は本発明に係る突起電極を有
する半導体装置の要部となる突起電極形成部分を拡大し
て示す断面図、図２は図１の半田バンプを形成した半導
体装置の斜視図、図３は図１における突起電極の形成方
法を説明するための断面図であって、同図（ａ）は半田
バンプを半導体チップ側に設けた状態を、同図（ｂ）は
半田バンプの先端部にマスキング用薄膜を形成した状態
を、同図（ｃ）は半田バンプの基部に補強用樹脂膜を形
成した状態を示す。
【００２３】これらの図において、符号１１はこの実施
の形態による半導体装置を示す。この半導体装置１１
は、半導体チップ１２の電極形成面にインタポーザ１３
を介して半田バンプ１４を設けている。この半田バンプ
１４がこの実施の形態では本発明に係る突起電極を構成
する部分である。
【００２４】前記インタポーザ１３は、図１に示すよう
に、半導体チップ１２に固着させたポリイミド製フィル
ムからなる基材フィルム１３ａと、この基材フィルム１
３ａの表面に形成したポリイミド系合成樹脂材料からな
るソルダレジスト１３ｂとからなり、前記基材フィルム
１３ａに形成した配線パターンの半田バンプ用パッド１
３ｃに半田バンプ１４を接合している。なお、前記配線
パターンは、前記基材フィルム１３ａを貫通するスルー
ホール（図示せず）を介して半導体チップ１２の電極に
接続している。
【００２５】半田バンプ１４は、この実施の形態では球
状の半田（半田ボール）を前記パッド１３ｃに載置させ
た状態で溶融、凝固させることによってパッド１３ｃに
接合させている。また、この半田バンプ１４は、半導体
チップ１２の電極形成面の略全域にわたって配設される
ように多数個を配列することにより設けている。
【００２６】図１において半田バンプ１４における基部
の周囲を覆う符号１５で示すものは、この半田バンプ１
４の基部を補強した状態で支える補強用樹脂膜である。
このこの補強用樹脂膜１５は、この実施の形態では、イ
ンタポーザ１３に強固に接着するポリイミド系の合成樹
脂を材料として形成し、半田バンプ１４の基部（インタ
ポーザ１３側の略半部）が埋没しかつ半田バンプ１４の
先端部が露出するようにインタポーザ１３の表面上に設
けている。
【００２７】また、この補強用樹脂膜１５は、後述する
形成方法を採ることによって、半田バンプ１４に触れる
部分で厚みが最も厚くなり、半田バンプ１４から離間す
るにしたがって次第に厚みが薄くなるように形成されて
いる。言い換えれば、樹脂膜１５における半田バンプ１
４の周囲の表面は、半田バンプ１４を頂点として末広が
り状に延在する形状に形成されている。このように樹脂
膜１５を末広がり状に形成することにより、インタポー
ザ１３上における半田バンプ１４どおしの間の中央とな
る部位には樹脂膜１５が形成されてないか、樹脂膜１５
が薄膜状に形成されるようになる。
【００２８】前記半田バンプ１４の先端部表面に、本発
明を特徴づけるマスキング用薄膜１６を形成している。
この薄膜１６は、前記補強用樹脂膜１５を形成する際
に、半田バンプ１４の先端部を残して形成できるように
し、この半田バンプ１４の実装時の接続可能な面積を確
保するための部分に形成される。このようなマスキング
用薄膜１６は、上述した補強用樹脂膜１５を半田バンプ
１４の基部を取り囲んで固定するように形成する際の製
造作業を簡単にするためのものである。
【００２９】このマスキング用薄膜１６は、前記樹脂膜
１５とは親和性がない合成樹脂材、たとえばフッ素系の
高分子材料あるいは有機材料によって形成する。ここで
いう親和性とは、二つの材料が互いに混合あるいは融合
したり、一方の材料の表面を他方の材料が濡れ拡がる性
質のことである。すなわち、親和性がないとは、互いに
親和力をもたない性質をいい、ここでは薄膜１６をフッ
素系合成樹脂としたとき、前記樹脂膜１５をポリイミド
系合成樹脂で形成している。
【００３０】本発明によれば、上述した補強用樹脂膜１
５を形成する際に半田バンプ１４の先端部表面に形成し
たマスキング用薄膜１６を、補強用樹脂膜１５の形成後
もそのままとし、実装時にもそのままの状態で行うこと
を特徴とする。このようなマスキング用薄膜１６は、マ
スキングが必要な処理すなわち補強用樹脂膜１５の形成
が終了した後、一般には洗浄や除去を行うが、本発明は
このような作業を行う必要がない薄膜を半田バンプ１４
の先端部表面に形成している。
【００３１】このようなマスキング用薄膜１６は、半田
バンプ１４との密着性が低くしかもきわめて薄い厚さで
形成しているから、後述するように半導体装置１１を実
装基板に実装する際に、半田が溶融するときの変形など
によって自然に破れて突起電極の基板側への電気的接続
を行うことができる。
【００３２】また、このようなマスキング用薄膜１６
は、半導体装置１１を基板に実装するまで半田バンプ１
４の先端部表面を覆っているから、半田バンプ１４の基
部で樹脂膜１５を硬化させるときや実装までの間の半田
の酸化を防ぎ、実装不良を生じないようにすることがで
きる。これは、半田バンプ１４の全面がマスキング用薄
膜１６と補強用樹脂膜１５とからなる樹脂によって覆わ
れた状態になるからである。
【００３３】次に、上述したマスキング用薄膜１６と補
強用樹脂膜１５を形成する方法を図３（ａ）〜（ｃ）に
よって詳細に説明する。まず、図３（ａ）に示すよう
に、インタポーザ１３上で各パッド１３に接する状態で
半田バンプ１４を形成し、次いで半田バンプ１４の先端
部表面にマスキング用薄膜１６を塗布等で形成する。
【００３４】ここで、このマスキング用薄膜１６を半田
バンプ１４の先端部表面のみに形成するには、この実施
の形態では転写法を採用している。これを詳述すると、
フッ素系樹脂材を溶媒中に溶解させてなる液体を転写部
材であるゴムローラ（図示せず）の外周面の全域に膜厚
が一定になるように塗布し、このゴムローラを半田バン
プ１４の先端部に押し付けながら転動させることによっ
て、ゴムローラから半田バンプ１４に前記液体を転写し
ている。この液体中の溶媒を蒸発させることによって、
フッ素系合成樹脂が半田バンプ１４上に定着し、マスキ
ング用薄膜１６が形成されることになる。
【００３５】このようにマスキング用薄膜１６を形成し
た後、図３（ｃ）に示すように、バンプ形成面を上側に
してインタポーザ１３上に前記補強用樹脂膜１５の合成
樹脂材料を塗布する。この実施の形態では、ポリイミド
系樹脂をたとえばＮＭＰ溶液からなる溶媒中に溶解させ
てなる液体をインタポーザ１３上にスプレーコーティン
グ法によって塗布している。
【００３６】このとき、半田バンプ１４上のマスキング
用薄膜１６は、樹脂膜１５とは親和性がない材料によっ
て形成していることから、前記液体はマスキング用薄膜
１６に接触したとしてもこれに弾かれ、マスキング用薄
膜１６上に濡れ拡がることがない。すなわち、前記液体
は、マスキング用薄膜１６が露出する状態でインタポー
ザ１３上に塗布される。なお、前記液体の塗布量は、半
田バンプ１４の基部（マスキング用薄膜１６で覆われず
に露出している根元部分）が埋没するように設定してい
る。補強用樹脂膜１５の合成樹脂材料を上述したように
インタポーザ１３に塗布した後、これを加熱炉中で加熱
して硬化させることによって、半田バンプ１４の補強用
樹脂膜１５が形成される。
【００３７】ここで、補強用樹脂膜１５を形成するポリ
イミド系合成樹脂は熱硬化性樹脂であり、樹脂膜１５を
硬化させるためには加熱しなければならない。この時、
硬化温度が半田融点温度より低い場合に半田形状はその
ままの形を保つが、硬化温度が半田融点温度より高い場
合には、半田バンプ１４は溶融する。このときには半田
形状は表面張力と前記マスキング用薄膜１６の存在とに
よって略球形に保たれる。
【００３８】また、補強用樹脂膜１５は、表面張力によ
って半田バンプ１４の周囲に集まり、硬化するときには
溶媒が蒸発することにより体積が減少する。このため、
樹脂膜１５は半田バンプ１４に触れる部分の厚みが最も
厚く、半田バンプ１４から離間するにしたがって次第に
厚みが薄くなり、半田バンプ１４の周囲の表面が半田バ
ンプ１４を頂点として末広がり状に延在する形状に形成
される。
【００３９】このようにして、半導体チップ１２のイン
タポーザ１３上でパッド１３ｃの上部に乗るように形成
した半田バンプ１４の基部に補強用樹脂膜１５を、先端
部にマスキング用薄膜１６を形成することができ、これ
により図１および図２に示す突起電極を有する半導体装
置１１の製造工程が終了する。
【００４０】また、上述した半導体装置１１は、半田バ
ンプ１４の先端部を図４に示すように実装用基板２１の
半田付け用パッド２２に対向させ、その上部に乗せた半
田２３と接触させるように載置した状態でリフロー炉に
供給し、半田バンプ１４、さらに予備半田２３を溶融、
凝固させることにより図５に示す接続状態を得て、この
実装用基板２１に実装することができる。
【００４１】本発明によれば、上述した半導体装置１１
の半田バンプ１４の先端部表面には前述したようにマス
キング用薄膜１６が存在しているが、この薄膜１６は、
前述したように半田との密着性が弱く、しかも半田表面
に約１μｍ以下の厚さで薄く乗っているだけの膜である
から、上述した実装時には図５に示すようにこの薄膜１
６は破れて溶融する。また、この実装後において、前記
半導体装置１１と実装基板２１との間には、熱硬化性樹
脂による封止樹脂２４を充填し、両部材間を封止するよ
うに構成するとよい。
【００４２】なお、図中２５は実装基板２１上で前記パ
ッド２２部分を除いた表面を覆うように設けられるソル
ダーレジストである。このようなソルダーレジスト２５
の形成方法としては、図４に示すようにパッド２２の周
囲に空隙をおいて形成する方法｛図６（Ｃ）参照｝と、
パッド２２の周縁部分を覆うように形成する方法｛図６
（ａ），（ｂ）参照｝とがある。これらの場合の予備半
田２３の形成は、図４、図６（ａ）に示す形状とがあ
る。
【００４３】また、前述した半導体装置１１の基板２１
への実装後において、半導体チップ１２が動作すること
により生じる熱や他の電子部品が発する熱で半導体装置
１１および実装用基板２１が加熱されると、これら両者
の熱膨張率の違いから半田バンプ１４の基部に剪断応力
が生じる。しかし、半田バンプ１４の基部は樹脂膜１５
に埋没しており、樹脂膜１５によって補強されているか
ら、この半田バンプ１４は前記剪断応力によって偏位す
ることが阻止される。
【００４４】また、補強を半田バンプ１４の基部のみに
対して実施することができるので、この半田バンプ１４
を介して互いに接続する半導体装置１１と実装用基板２
１の間に、上述した熱硬化性樹脂による封止樹脂２４の
ような補強用部材を介在させなくてもよい。このように
すれば、実装後に再び加熱して半田バンプ１４を溶融さ
せることにより、前記二つの部材を半田バンプ１４が境
になるように分離させることができるから、これら二つ
の部材の一方が不良品であったとしてもこれを簡単に交
換することが可能となる。
【００４５】さらに、樹脂膜１５は、その形成に際して
毛細管現象により硬化時に半田バンプ１４の周囲に集ま
ることから、半田バンプ１４に触れる部分の厚みが最も
厚く、半田バンプ１４から離間するにしたがって次第に
厚みが薄くなる。このため、半田バンプ１４の周囲の樹
脂膜１５の表面は、半田バンプ１４を頂点として末広が
り状に延在する形状になる。このため、半田バンプ１４
に生じた応力が樹脂膜１５に分散し易い。
【００４６】さらにまた、マスキング用薄膜１６が補強
用樹脂膜１５とは親和性がないことから、膜の形成に際
して樹脂膜１５の材料がマスキング用薄膜１６に接触し
てもこの薄膜１６上、すなわち半田バンプ１４の先端部
上に残留することがない。また、このマスキング用薄膜
１６を半田バンプ１４の先端部表面に形成するために上
述したように転写法を採用すると、多数存在する半田バ
ンプ１４にマスキング用薄膜１６を均等に形成すること
ができる。このため、半田バンプ１４の基部を補強する
樹脂膜１５の高さが全ての半田バンプ１４において均等
になる。
【００４７】なお、この実施の形態では突起電極として
半田バンプ１４を用いる例を示したが、突起電極はこれ
に限定されることはなく、たとえば金バンプでもよい。
また、上述した突起電極の形成方法は、この実施の形態
で示したように半導体チップ１２を実装用基板に実装す
るための半田バンプ１４に適用する他に、半導体チップ
を実装したプリント配線板を他の基板に表面実装すると
き、すなわちＢＧＡ型半導体装置を実装基板に実装する
ときに用いる半田バンプに適用することもできる。
【００４８】さらに、バンプ形成面を形成する部材（イ
ンタポーザ１３）、補強用樹脂膜１５およびマスキング
用薄膜１６の材料と、これら両膜の形成方法は、以下に
説明するように適宜変更することができる。
【００４９】（１）補強用樹脂膜１５の材料について 樹脂膜１５の材料は、半田バンプ１４およびバンプ形成
面を形成する部材に強固に接着するものが好ましい。バ
ンプ形成面の材料に適合する樹脂膜１５の材料と、相対
的な接着強度を下記の表１に示す。また、下記の樹脂膜
１５の材料は、バンプ１４に対しては充分な接着強度が
保たれるものである。
【００５０】
【表１】 ここで、補強用樹脂膜１５の材料は、上述した各合成樹
脂の中ではエポキシ系合成樹脂が安価でよい。
【００５１】（２）マスキング用薄膜１６の材料につい
て マスキング用薄膜１６の材料は、補強用樹脂膜１５の材
料とは親和性がない材料であればどのようなものでもよ
い。これら両材料の代表的な組み合わせおよび親和性が
ない度合いを下記の表２に示す。
【００５２】
【表２】 ここで、マスキング用薄膜１６の材料は、フッ素系合成
樹脂が最適であるが、パラフィン系樹脂・オイルの方が
安価でよい。
【００５３】（３）マスキング用薄膜１６の形成方法に
ついて マスキング用薄膜１６を半田バンプ１４の先端部表面に
形成するには、マスク（図示せず）を使用する印刷法を
採用することができる。詳述すると、半田バンプ１４の
先端部と対応する部分のみが開口するマスクを半導体チ
ップ１２あるいはＢＧＡ型半導体装置に重ね、このマス
クの上にスキージによってマスキング用薄膜１６の材料
を塗り拡げることによって、マスキング用薄膜１６を形
成することができる。また、マスキング用薄膜１６の材
料からなる液体に半田バンプ１４の先端部を浸漬させる
ことによってもマスキング用薄膜１６を形成することが
できる。この構成を採る場合、前記液体を厚み（深さ）
が一定になるように受け皿などに溜め、この液体に半田
バンプ１４の先端部を受け皿の底につくまで浸漬させる
とよい。このような手法でマスキング用薄膜１６を形成
しても前記実施の形態と同じ効果を奏する。
【００５４】（４）補強用樹脂膜１５の形成方法につい
て 補強用樹脂膜１５をインタポーザ１３上に塗布する手法
は、樹脂膜１５の厚みを正確に設定することができれば
どのような手法でもよい。たとえば前記実施の形態で説
明したスプレーコーティング法の他に、スピンコーティ
ング法、ポッティング法、マスク印刷法およびディッピ
ング法などを採用することができる。スピンコーティン
グ法は、インタポーザ１３上に樹脂膜１５の材料からな
る液体を適下し、インタポーザ１３を半導体チップ１２
とともに高速で回転させることによって実施する。ポッ
ティング法は、インタポーザ１３上に樹脂膜１５の材料
からなる液体をバンプ形成面の全域にわたって適下する
ことによって実施する。マスク印刷法は、半田バンプ１
４およびその周辺と対応する部分が開口するマスクをイ
ンタポーザ１３上に位置決めし、このマスク上に樹脂膜
１５の材料からなる液体をスキージによって塗り拡げる
ことによって実施する。ディッピング法は、インタポー
ザ１３を半導体チップ１２とともに樹脂膜１５の材料か
らなる液体中に浸漬させることによって実施する。
【００５５】
【実施例】図１〜図３で示した形態の半導体装置１１を
実装用基板に実装し、下記の信頼性試験を実施したとこ
ろ、耐温度サイクル性が向上することが判明した。 温度サイクル条件 ：−４０〜１２５℃ 補強用樹脂膜なし ：２５０サイクル 補強用樹脂膜１５あり ：１０００サイクル なお、この試験を実施するに当たり用いた試料は、パッ
ケージサイズが１０mm角、半田バンプ１４の寸法が直径
にして２００〜２５０μｍ、半田バンプ１４の周囲の樹
脂膜１５の高さ（厚み）は１００〜１５０μｍである。
【００５６】また、半導体装置１１において、図４、図
７に示すように半導体チップ１２側のパッド１３ｃのサ
イズＬ１に対し、半田バンプ１４の最大径部分のサイズ
Ｌ２を１．２倍以上とするとよい。たとえば、パッド１
３ｃのサイズが１８０μｍであるとき、バンプ１４の最
大径は２２０〜３００μｍであるとよい。このようなバ
ンプ１４の径寸法には下限はないが、パッド１３ｃに半
田バンプ１４が濡れ拡がることを考慮すると、バッド１
３ｃのサイズ以下とはならない。勿論、このようなバン
プ１４のサイズがパッド１３ｃよりも小さい方が座りが
よいが、本発明によれば、補強用樹脂膜１５の存在によ
ってこれを解消でき、パッドサイズが小さくても実装時
の信頼性を確保できる。さらに、バンプ１４のサイズは
大きい程、実装時の信頼性を高くすることができる。
【００５７】また、このようなバンプ１４の径寸法の上
限はバンプ１４，１４間でのピッチ（図７のＰであっ
て、たとえば５００μｍ程度）を越えないことが前提と
なっている。経験的には、ピッチＰの０．６〜０．７程
度が理想である。このピッチＰの０．８を越えると、バ
ンプ１４どおしにブリッジが発生し易くなる。
【００５８】さらに、バンプ１４の径寸法（サイズＬ
２）と基板２１側のパッド２２のサイズＲ１とはほぼ同
サイズ（±２０％；０．８〜１．２倍）とするとよい。
これは、一般的にはＢＧＡでは、半導体装置１１側のパ
ッド１３ｃと基板２１側のパッド２２とは同サイズとす
ることが望ましいが、本発明によれば、半導体装置１１
側の半田バンプ１４の基部に補強用樹脂膜１５を形成し
ているので、樹脂膜１５で補強した半導体装置１１側の
バンプ１４の開口径は半導体装置の新たな電極の径とな
り、基板２１側のパッド２２のサイズＲ１をこれに合わ
せるとよい。ここで、開口径とは補強用樹脂膜１５が覆
っていない突起電極の最大径である（図４のＬ３）。な
お、一般的に径Ｌ２とＬ３とは等しくなる。
【００５９】
【発明の効果】以上説明したように本発明に係る突起電
極を有する半導体装置によれば、突起電極の先端部に有
機材料、高分子材料からなる薄膜を形成するとともに、
突起電極の基部を埋没するように取り囲む補強用樹脂膜
を、突起電極の先端部に形成した薄膜とは親和性がない
高分子材料で形成しているから、補強用樹脂膜を硬化さ
せるときや実装までの間での突起電極の酸化を防ぎ、実
装不良の発生を防止することができる。
【００６０】また、本発明に係る半導体装置の実装方法
および実装構造によれば、突起電極の先端部に有機材
料、高分子材料からなる薄膜を形成した半導体装置と、
この半導体装置を実装する実装基板とを相対向させ、先
端部に薄膜を有する突起電極をそのままの状態で対応す
る被実装面の実装箇所に接触させて溶融接続することに
より実装するようにしているから、突起電極の表面の酸
化を防止できるとともに、実装時における高温条件下で
の突起電極の脱落も防ぎ、さらに突起電極との密着性の
低いマスキング用薄膜が自然に破れることで基板側への
実装が行える。
【００６１】また、本発明によれば、突起電極の基部を
補強用樹脂膜で補強できるから、この突起電極を介して
接続する二つの部材の熱膨張率が大きく異なる場合で
も、突起電極に熱応力によるクラックなどが生じること
がないか、または生じた場合でも長寿命化することがで
きる。しかも、補強を突起電極の基部のみに対して実施
することができるので、この突起電極を介して互いに接
続する二つの部材の間に補強用部材を介在させなくてよ
い。このため、実装後に前記二つの部材を突起電極が境
になるように分離させることができるから、これら二つ
の部材の一方が不良品であったとしてもこれを簡単に交
換することができる。
【図面の簡単な説明】
【図１】 本発明に係る突起電極を有する半導体装置の
要部を拡大して示す断面図である。
【図２】 図１の半田バンプを形成した半導体装置の斜
視図である。
【図３】 図１における突起電極の形成方法を（ａ），
（ｂ），（ｃ）によって説明するための断面図である。
【図４】 本発明に係る半導体装置の実装方法を説明す
るための分解図である。
【図５】 図４の状態を接触させることにより溶融接続
した状態を説明するための断面図である。
【図６】 実装基板側の被実装面の状態を示し、
（ａ），（ｂ）はレジストがパッドの周縁に被さってい
る場合を示す断面図および平面図、（ｃ）は図４におけ
る実装基板の被実装面の状態を示す平面図である。
【図７】 半導体装置において二つの突起電極の関係を
説明するための断面図である。
【図８】 従来のフリップチップ実装の例を示す断面図
である。
【図９】 従来の実装構造を示す断面図である。
【図１０】 樹脂を注入する手法を説明するための断面
図である。
【符号の説明】
１１…半導体装置、１２…半導体チップ、１３…インタ
ポーザ、１３ｃ…パッド、１４…半田バンプ（突起電
極）、１５…補強用樹脂膜、１６…マスキング用薄膜、
２１…実装基板、２２…パッド、２３…予備半田、２４
…封止樹脂、２５…レジスト。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 突起電極形成面に設けた突起電極の先端
    部に有機材料または高分子材料からなる薄膜を形成する
    とともに、 前記突起電極の基部を埋没するように厚くし先端ほど薄
    くなるように囲む補強用樹脂膜を、前記突起電極の先端
    部に形成した薄膜とは親和性がない高分子材料で形成し
    たことを特徴とする突起電極を有する半導体装置。
  2. 【請求項２】 突起電極の基部を埋没するように厚くし
    先端ほど薄くなるように囲む補強用樹脂膜を形成した突
    起電極を有する半導体装置において、 前記突起電極の最大径を、この突起電極を設けるパッド
    の径に対して１．２倍以上であって、かつ前記突起電極
    が配列されるピッチの０．８倍以下としたことを特徴と
    する突起電極を有する半導体装置。
  3. 【請求項３】 突起電極形成面に設けた突起電極の先端
    部に有機材料または高分子材料からなる薄膜を形成した
    半導体装置と、この半導体装置を実装する実装基板とを
    準備し、 前記実装基板の被実装面に前記半導体装置の突起電極形
    成面を対向させ、 先端部に薄膜を有する突起電極を対応する被実装面の実
    装箇所に接触させ溶融することによって、前記薄膜を破
    って接続し実装することを特徴とする半導体装置の実装
    方法。
  4. 【請求項４】 突起電極の基部を埋没するように厚くし
    先端ほど薄くなるように囲む補強用樹脂膜を形成した突
    起電極を有する半導体装置を、実装基板の被実装面に実
    装する実装構造において、 前記被実装面のパッド径を前記突起電極の最大径に対し
    て０．８〜１．２倍としたことを特徴とする半導体装置
    の実装構造。
JP9110840A 1997-04-28 1997-04-28 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造 Expired - Fee Related JP3070514B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9110840A JP3070514B2 (ja) 1997-04-28 1997-04-28 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
EP98107645A EP0875935A3 (en) 1997-04-28 1998-04-27 Semiconductor device having a projecting electrode
US09/066,761 US5869904A (en) 1997-04-28 1998-04-28 Semiconductor device having a projecting electrode
KR1019980015886A KR100297313B1 (ko) 1997-04-28 1998-04-28 돌출전극을갖는반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9110840A JP3070514B2 (ja) 1997-04-28 1997-04-28 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造

Publications (2)

Publication Number Publication Date
JPH10303204A JPH10303204A (ja) 1998-11-13
JP3070514B2 true JP3070514B2 (ja) 2000-07-31

Family

ID=14546007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9110840A Expired - Fee Related JP3070514B2 (ja) 1997-04-28 1997-04-28 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造

Country Status (4)

Country Link
US (1) US5869904A (ja)
EP (1) EP0875935A3 (ja)
JP (1) JP3070514B2 (ja)
KR (1) KR100297313B1 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5789271A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
US6114769A (en) * 1997-07-18 2000-09-05 Mcms, Inc. Solder paste brick
US6610430B1 (en) 1997-07-18 2003-08-26 Plexus Services Corp. Method of attaching a device to a circuit board
WO1999036957A1 (fr) * 1998-01-19 1999-07-22 Citizen Watch Co., Ltd. Boitier de semiconducteur
US6903451B1 (en) * 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
JP3351355B2 (ja) * 1998-09-29 2002-11-25 株式会社デンソー 電子部品の実装構造
JP4598905B2 (ja) * 1999-01-29 2010-12-15 フリースケール セミコンダクター インコーポレイテッド 半導体素子の製造方法
US6259155B1 (en) * 1999-04-12 2001-07-10 International Business Machines Corporation Polymer enhanced column grid array
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
US6130479A (en) * 1999-08-02 2000-10-10 International Business Machines Corporation Nickel alloy films for reduced intermetallic formation in solder
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
WO2001069989A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Packaging structure and method
WO2001068311A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP3549017B2 (ja) * 2000-07-21 2004-08-04 松下電器産業株式会社 フリップチップ実装方法
US6578755B1 (en) 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US6737295B2 (en) 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
US6780682B2 (en) 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
JP4051290B2 (ja) * 2001-03-26 2008-02-20 シチズンホールディングス株式会社 半導体装置の実装体及びその製造方法
JP4663165B2 (ja) * 2001-06-27 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2004288785A (ja) * 2003-03-20 2004-10-14 Sony Corp 導電突起の接合構造及び接合方法
US7378297B2 (en) 2004-07-01 2008-05-27 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
US7205177B2 (en) 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
EP1732126A1 (en) * 2005-06-08 2006-12-13 Interuniversitair Microelektronica Centrum ( Imec) Method for bonding and device manufactured according to such method
KR100630698B1 (ko) * 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
US20060192280A1 (en) * 2005-02-28 2006-08-31 General Electric Company Method of forming electronic devices
US20060275608A1 (en) * 2005-06-07 2006-12-07 General Electric Company B-stageable film, electronic device, and associated process
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
EP1732116B1 (en) 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
EP1732127B1 (en) 2005-06-08 2016-12-14 Imec Method for bonding and device manufactured according to such method
JP4221606B2 (ja) * 2005-06-28 2009-02-12 セイコーエプソン株式会社 半導体装置の製造方法
JP2007012890A (ja) * 2005-06-30 2007-01-18 Shinko Electric Ind Co Ltd 半導体素子およびその実装方法並びに半導体装置
DE102005051414B3 (de) * 2005-10-25 2007-04-12 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
KR100665288B1 (ko) * 2005-11-15 2007-01-09 삼성전기주식회사 플립칩 패키지 제조방법
CA2659987A1 (en) * 2006-07-20 2008-01-24 Wms Gaming Inc. Wagering game with special-event eligibility feature based on passive game play
US7659192B2 (en) * 2006-12-29 2010-02-09 Intel Corporation Methods of forming stepped bumps and structures formed thereby
US20080197493A1 (en) * 2007-02-16 2008-08-21 Stefan Geyer Integrated circuit including conductive bumps
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
KR101387706B1 (ko) * 2007-08-17 2014-04-23 삼성전자주식회사 반도체 칩 패키지, 그 제조 방법 및 이를 포함하는 전자소자
KR101479511B1 (ko) * 2008-05-26 2015-01-07 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101003585B1 (ko) * 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5187148B2 (ja) * 2008-11-12 2013-04-24 富士通株式会社 半導体装置及びその製造方法
JP4934166B2 (ja) * 2009-05-25 2012-05-16 住友電気工業株式会社 電極の接着剤接続構造、電子機器およびその組立方法
JP5263053B2 (ja) * 2009-07-24 2013-08-14 株式会社村田製作所 半導体パッケージおよび半導体パッケージモジュール
US20110057307A1 (en) * 2009-09-10 2011-03-10 Topacio Roden R Semiconductor Chip with Stair Arrangement Bump Structures
JP2010268010A (ja) * 2010-08-31 2010-11-25 Sony Chemical & Information Device Corp 電子部品、並びに、接合体及びその製造方法
US8563416B2 (en) 2011-07-29 2013-10-22 International Business Machines Corporation Coaxial solder bump support structure
TWI520288B (zh) * 2011-10-04 2016-02-01 頎邦科技股份有限公司 半導體結構及其封裝構造
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9401308B2 (en) * 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9728517B2 (en) * 2013-12-17 2017-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US20150373845A1 (en) * 2014-06-24 2015-12-24 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting structure and method of manufacturing electronic component mounting structure
US20170309584A1 (en) * 2014-10-23 2017-10-26 Agency For Science, Technology And Research Method of bonding a first substrate and a second substrate
JP6124032B2 (ja) * 2015-08-04 2017-05-10 パナソニックＩｐマネジメント株式会社 実装構造体と実装構造体の製造方法
US10074625B2 (en) * 2015-09-20 2018-09-11 Qualcomm Incorporated Wafer level package (WLP) ball support using cavity structure
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US10872850B2 (en) * 2017-03-30 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234447A (ja) * 1989-03-07 1990-09-17 Nec Corp 半導体集積回路素子の接続方法
US5272376A (en) * 1990-06-01 1993-12-21 Clarion Co., Ltd. Electrode structure for a semiconductor device
JP3211325B2 (ja) * 1992-02-04 2001-09-25 松下電器産業株式会社 電子部品の製造方法、及び装置、並びに実装方法。
JPH05218039A (ja) * 1992-02-05 1993-08-27 Fujitsu Ltd 半導体装置
JPH077105A (ja) * 1993-06-16 1995-01-10 Sony Corp 半導体素子及び樹脂封止型半導体装置
JP3293113B2 (ja) * 1993-10-26 2002-06-17 ソニー株式会社 フラックス残渣除去方法及びその装置
JP3217624B2 (ja) * 1994-11-12 2001-10-09 東芝マイクロエレクトロニクス株式会社 半導体装置
JPH08181423A (ja) * 1994-12-27 1996-07-12 Nippon Telegr & Teleph Corp <Ntt> はんだバンプ実装用端子電極構造
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection
JP2861965B2 (ja) * 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法

Also Published As

Publication number Publication date
KR19980081884A (ko) 1998-11-25
EP0875935A2 (en) 1998-11-04
US5869904A (en) 1999-02-09
EP0875935A3 (en) 2000-08-02
KR100297313B1 (ko) 2001-11-26
JPH10303204A (ja) 1998-11-13

Similar Documents

Publication Publication Date Title
JP3070514B2 (ja) 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP2861965B2 (ja) 突起電極の形成方法
KR100552943B1 (ko) 솔더 범프를 위한 폴리머 칼라
KR100294958B1 (ko) 반도체소자의장착구조
JP4137112B2 (ja) 電子部品の製造方法
TW201236089A (en) Method of manufacturing electronic device and electronic device
US6483191B2 (en) Semiconductor device having reinforced coupling between solder balls and substrate
JPH11274241A (ja) 半導体装置の製造方法
JP2001085470A (ja) 半導体装置及びその製造方法
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
US20020089836A1 (en) Injection molded underfill package and method of assembly
US20010025874A1 (en) Method of forming solder bumps, method of mounting flip chips, and a mounting structure
US6808959B2 (en) Semiconductor device having reinforced coupling between solder balls and substrate
JP3565092B2 (ja) 半導体装置の製造方法
US6475829B2 (en) Semiconductor device and manufacturing method thereof
JPH09246319A (ja) フリップチップ実装方法
US20030082848A1 (en) Semiconductor device and manufacturing method
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP3890814B2 (ja) 電子部品の実装方法
US20080036100A1 (en) Solder elements with columnar structures and methods of making the same
JP2006005208A (ja) 半導体装置およびその実装方法
JPH11260860A (ja) チップ部品のプリント配線基板への搭載方法
JP2006049695A (ja) 半導体装置およびその実装方法
JPH11274235A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees