JP4051290B2 - 半導体装置の実装体及びその製造方法 - Google Patents

半導体装置の実装体及びその製造方法 Download PDF

Info

Publication number
JP4051290B2
JP4051290B2 JP2002576010A JP2002576010A JP4051290B2 JP 4051290 B2 JP4051290 B2 JP 4051290B2 JP 2002576010 A JP2002576010 A JP 2002576010A JP 2002576010 A JP2002576010 A JP 2002576010A JP 4051290 B2 JP4051290 B2 JP 4051290B2
Authority
JP
Japan
Prior art keywords
electrode
protruding
counter
semiconductor chip
core portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002576010A
Other languages
English (en)
Other versions
JPWO2002078079A1 (ja
Inventor
寺嶋　　一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Holdings Co Ltd
Publication of JPWO2002078079A1 publication Critical patent/JPWO2002078079A1/ja
Application granted granted Critical
Publication of JP4051290B2 publication Critical patent/JP4051290B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【０００１】
技術分野
本発明は、突起電極を有する半導体チップを対向する配線基板上へ搭載してなる半導体装置の実装体及びかかる実装体の製造方法に関する。
【０００２】
背景技術
突起電極を有する半導体素子を対向する配線基板上に実装するにおいて、半導体素子と配線基板との間に熱硬化性の接着用絶縁樹脂を介在させて、半導体素子の突起電極を配線基板に押し付けてその配線基板及び該配線基板上の電極を凹形状に塑性変形または弾性変形させることで半導体素子を配線基板上の電極に電気的に接続させることが、特開平４−８２２４１号公報及び特開平１１−２８４０２２号公報に開示されている。この半導体素子の突起電極は、半導体素子上のパッド電極の上に電気メッキ法などによりＡｕなどの金属材料でもって形成したものである。
【０００３】
このような突起電極の形成では突起電極の先端の形状を調整することができないため、突起電極を配線基板に押し付けたとき、突起電極の先端の形状と該突起電極に押し付けられて変形した配線基板上の電極の形状とが十分に合致せず、安定的な電気的接続が得られないときもある。
【０００４】
発明の開示
本発明の目的は、突起電極を有する半導体チップを、表面に対向電極を設けた対向基板に実装するときに、その対向電極を損なうことなく、突起電極と対向電極との電気的接続を十分に行うことができる、信頼性の高い半導体装置の実装体及びその製造方法を提供することである。
【０００５】
上記目的を達成するため、本発明による半導体装置の実装体は、突起電極を有する半導体チップと、上記突起電極の端面と接触する対向電極を一面に形成した樹脂製の対向基板と、上記半導体チップと上記対向基板との間に介在する絶縁性の熱可塑性、熱硬化性または光硬化性の接着剤とを備える。そして、前記突起電極は、コア部分と、該コア部分の上方にそのコア部分とは別体の凸形状をした電極端部との２層構造とする。
【０００６】
突起電極を構成する電極端部は、それを構成する材料を加熱することによって、その材料の量に応じた丸みを形成することができるので、対向基板及び対向電極の材質に適したものに容易に調整できる。したがって、突起電極と対向電極との確実な電気的接続が可能となる。
【０００７】
発明を実施するための最良の形態
半導体装置の実装体の参考の実施形態を図１及び図３Ａ−図３Ｄを参照して説明する。
図１において、厚さ０．３乃至１．０ｍｍ程度のシリコン単結晶基板１上に能動素子や論理回路や回路配線等の半導体集積回路が形成されている。この基板１と、該基板１上に設けられたパッド電極２及び保護膜３とで半導体チップ２０を構成している。パッド電極２は基板１上に形成された半導体集積回路の電源や信号系配線を外部と接続する。また、保護膜３は、パッド電極２と対向する部位に開口部を有し、基板１上に形成された半導体集積回路を保護している。
さらに、パッド電極２とその外側周囲の保護膜３上に突起電極５が形成されている。この突起電極５の上端面は、その中央部が円みを持って盛り上がった凸形状（球面の一部）をしている。
【０００８】
この半導体チップ２０上の突起電極５は、半導体チップ２０と樹脂からなる対向基板９との間に充填された絶縁性接着剤７によって、対向基板９の対向電極８と電気的に接続している。この状態で、対向基板９は、図１に示すように、突起電極５の上端面の凸形状に対応して凹形状に変形している。
【０００９】
図１の実装体を作るには、まず、半導体チップ２０か対向基板９の何れかに絶縁性接着剤７を塗布する。次に、半導体チップ２０上の突起電極５と、対向基板９上の対向電極８とを、対向基板９の材料のガラス転移温度（Ｔｇ）以下で、且つ絶縁性接着剤７が硬化する温度で、低い圧着応力を一定時間保持させる加熱圧着条件下で密着させる。この突起電極５の対向電極８への密着によって、対向基板９と対向電極８には突起電極５の端面の凸形状に対応して凹部が形成される。その結果、突起電極５の凸形状の端面と対向電極８に形成された凹部との係合によって、半導体チップ２０は対向電極８と電気的に接続する。
【００１０】
突起電極５を形成するには、まず、バリアメタル層４の上層にコア層５ｂを形成し、その後に電極端部５ａを形成する。コア層５ｂには電極端部５ａよりも高い融点の金属材料を用いる。電極端部５ａを選択的に溶融することで、その溶融金属の表面張力により突起電極５の端面の形状をほぼ球面の一部とすることができる。電極端部５ａの球面の曲率半径を大きくしたために突起電極５の高さが不足した場合は、コア層５ｂの厚みを大きくすることで突起電極５の高さを必要な高さに調整することができる。
さらに、突起電極５の最上層に突起電極被覆膜５ｃを形成してもよい。この突起電極被覆膜５ｃによって、突起電極５表面の酸化を防止できるとともに、対向電極８との良好な接続を図ることができる。
【００１１】
突起電極５の電極端部５ａは、対向基板９の材料よりも弾性率が大きくかつ対向基板９の材料のＴｇよりも高い融点をもつ材料、たとえば、導電性に優れるＡｕ、Ａｇ、Ｓｎ、Ｎｉ、Ｐｂなどの金属類やこれら金属類を含有する塑性物、を用いることが好ましい。このような材料の電極端部５ａをもった突起電極５を対向基板９に対して前記の加熱圧着条件下で加熱圧着すると、対向電極８にかかる圧着応力は対向基板９に吸収されて適度に分散して、対向基板９は塑性変形し凹部が形成される。その結果、突起電極５は、その形状を保った状態で、対向電極８との間の良好な電気的接続を得ることができる。対向基板９に形成される凹部の深さを５μｍ程度になるようにすると、突起電極５に１〜２μｍの高さのバラツキがあってもそれを補完できる。
【００１２】
対向基板９は、絶縁性や平滑性等に優れた熱可塑性の樹脂材料や、熱硬化性の樹脂材料からなることが好ましい。更に、対向基板９は、突起電極５に使用する材料の融点よりも低いＴｇを有する樹脂組成物からなることがさらに好ましい。例えば、ポリカーボネートやポリエーテルスルフォンや液晶ポリマー等の熱可塑性樹脂や、エポキシやポリイミド等の熱硬化性樹脂で構成されている薄板やフィルムを用いることができる。これら樹脂材料には、必要に応じて充填剤を添加したり、表面にガスバリアー層を設けてもよい。
【００１３】
また、対向基板９と対向電極８に突起電極５の端面の形状（凸形状）に対応した凹部を形成させ易くするために、対向電極８の材料には、例えば導電性や延伸性に優れた１０μｍ以下の膜厚のＡｌ、Ｃｕ、Ｎｉ、Ａｕ等の金属膜やこれらの金属を含有する組成物からなる単層または多層の膜を用いることが好ましい。さらに好ましいのは、厚み１０μｍ以下のＣｕ膜の上層に膜厚１μｍ以下のＡｕ膜を設けた多層膜を用いることである。
【００１４】
また、液晶表示装置に用いる透明電極の中では１μｍ以下の膜厚のインジウム錫酸化物（以下、ＩＴＯという）の膜を対向電極として用いることが好ましい。さらに前記ＩＴＯ膜を用いる場合は接続抵抗を低くするために、上層に膜厚１μｍ以下のＡｌ、Ｃｕ、Ａｕ等の金属膜やこれらの金属を含有する組成物からなる単層または多層の膜を設けても良い。
【００１５】
絶縁性接着剤７は、半導体チップ２０を対向基板９に固着する上で、突起電極５の融点以下で且つ対向基板９材料のＴｇ以下の加熱圧着温度で十分硬化する材料が望ましい。したがって、絶縁性接着剤７の材料には、熱可塑性、熱硬化性、光硬化性等の樹脂組成物を用いることができるが、望ましくは対向基板９のＴｇ以下の温度域で硬化可能な熱硬化性樹脂組成物、具体的にはアクリル、ウレタン、エポキシ等の樹脂組成物、を用いることが好ましい。
【００１６】
半導体チップ２０を対向基板９上に固着するにおいて、まず半導体チップ２０か対向基板９の何れかに絶縁性接着剤７を塗布し、その後に半導体チップ２０の突起電極５を対向基板９に対して加熱圧着することを前に説明したが、これに代えて、突起電極５を対向電極８に圧着した後に絶縁性接着剤７を充填し硬化させるようにしてもよい。
また、半導体チップ２０を構成するパッド電極２と突起電極５との間に、相互の金属材料の拡散を防止するためのバリアメタル層４を設けてもよい。
【００１７】
以下に、図１の半導体装置の実装体の製造方法の一例を図３Ａ乃至図３Ｄを参照して説明する。
１．基板上のパッド電極上に突起電極のコア層及び電極端部を形成すること（図３Ａ）：
シリコン単結晶板基板１上には半導体チップを構成するパッド電極２と保護膜３とが形成されている。保護膜３はパッド電極２の表面のみ露出させるように形成されている。
【００１８】
まず、保護膜３とパッド電極２を含む表面の全領域に、膜厚が０．５μｍのＴｉ／Ｗ組成膜であるバリアメタル層４をスパッタリング法により形成する。続いて、このバリアメタル層４の上層で、パッド電極２の上方部分を除いた領域に、フォトリソグラフィー法によりメッキレジスト膜１０を形成する。
【００１９】
それから、メッキレジスト膜１０で覆われていない、パッド電極２の上方のバリアメタル層４の上には、このバリアメタル層４を共通電極膜として用いる電気メッキ法により、厚さ２０μｍのＣｕを成長させることで、コア層５ｂを形成する。
さらに、コア層５ｂよりも低い融点をもつ金属であるＳｎ／Ｐｂ＝６／４のハンダをバリアメタル層４を共通電極膜として用いる電気メッキにより成長させて、電極端部５ａを形成する。
以上の過程により図３Ａに示す構造体を得る。
【００２０】
２．突起電極の端面（対向電極との接続面）を凸形状（ほぼ球面の一部となる形状）に変形すること（図３Ｂ）：
まず、シリコン単結晶基板１を２００°Ｃに加熱したホットプレート上に２０秒間放置する。すると、シリコン単結晶基板１から伝わった熱により突起電極５の電極端部５ａのみが溶解し、その表面張力によって電極端部５ａの形状はほぼ球面の一部となるように変形する。その電極端部５ａの球面の曲率半径は、成長させるべき金属メッキの量により容易に調整できる。つまり、金属メッキ量を少なくすると、曲率半径が大きくなり、なだらかな端面を有する電極端部５ａとすることができる。一方、金属メッキの量を多くすることで、その電極端部５ａの高さを稼ぐことができるが、突起電極５の端面の曲率半径は小さくなる。
さらに、電極端部５ａの表面に、電気メッキ法により、０．１μｍの厚みのＡｕの突起電極被覆膜５ｃを成長させることで形成する。
以上の過程により図３Ｂに示す構造体を得る。
【００２１】
３．突起電極を備えた半導体チップを形成すること（図３Ｃ）：
まず、市販のレジスト剥離液を用いて図３Ｂに示す構造体のメッキレジスト膜１０を除去してバリアメタル層４を露出させる。
次いで、その露出したバリアメタル層４を過酸化水素水でエッチングする。
以上の過程により図３Ｃに示す構造体を得る。
【００２２】
４．突起電極５を対向電極８に電気的接続させること（図３Ｄ）：
まず、厚さ０．２ｍｍのポリカーボネート樹脂からなる対向基板９に、厚さ０．８μｍのＩＴＯをスパッタリング法にて成膜し、フォトリソグラフィー法にて所望のパターンの対向電極８を得る。
さらに、対向基板９の表面（被実装面）に未硬化状態のエポキシ樹脂組成物の絶縁性接着剤７を供給する。
【００２３】
次に、半導体チップ（パッド電極２及び保護膜３とで構成される）の突起電極５を、対向基板９上の対向電極８に対して、１３０℃で４０Ｋｇ／ｃｍ2でゆっくり加熱圧着し、その状態を２分間保持する。その結果、対向基板９と対向電極８には、突起電極５の先端形状に対応して、凹部が形成される。そして、凸形状（球面の一部となる形状）をした突起電極５が対向電極８の凹部と係合することによって、両電極５、８の確実な電気的接続が行われる。
それと同時に、絶縁性接着剤７を十分に硬化させて半導体チップ（パッド電極２及び保護膜３）と対向基板９とを強固に接着させる。
以上の過程により図１に示す実装体が完成する。
【００２４】
上記の実装体の突起電極５は、その端面がほぼ球面の一部となる形状を呈するので、半導体チップ上の突起電極５を対向基板９上の対向電極８に対して加熱圧着する過程の初期の段階で、未硬化の絶縁性接着剤７を両電極５、８の接続面から容易に排出するので、その結果、両電極５、８の接続面は直接（接着剤７が介在することなく）接続することができる。
【００２５】
なお、上の例では、未硬化状態のエポキシ樹脂組成物の絶縁性接着剤７を対向基板９の表面（被実装面）に供給するのは、半導体チップ上の突起電極５を対向基板９上の対向電極８に密着させる前である。これに代えて、半導体チップ上の突起電極５と対向基板９上の対向電極８とを密着させてから未硬化の液状絶縁性接着剤７をディスペンス法により半導体チップと対向基板９との間に供給し、それから半導体チップの対向基板９に対する加熱圧着工程を行って両電極５、８を接続させてもよい。
【００２６】
上記の方法により半導体装置の実装体を製造するにおいて、温度、圧着応力を低く設定しても良好な電気的接続が達成できる。よって、樹脂からなる対向基板９上に本発明による半導体装置の実装体を実装させるとき、対向基板９上の対向電極が破損するのを極力抑えることができる。したがって、高密度の実装に対応できる半導体装置の実装体を提供することができる。
【００２７】
本発明による半導体装置の実装体の実施形態を図２及び図４Ａ−図４Ｃ及び図５Ａ−図５Ｃを参照して説明する。
図２に示す半導体の実装体は、突起電極５のコア層５ｂが階段状になっている点で図１に示す参考実施形態の実装体と異なる。以下、その製造方法を説明する。
【００２８】
１．基板のパッド電極上に突起電極のコア層を形成すること（図４Ａ）：
パッド電極２、保護膜３、バイアメタル層４及びコア層５ｂを図１の実装体を作るときに用いたのと同じ手法で形成する。
すなわち、保護膜３とパッド電極２を含む表面の全領域にバリアメタル層４をスパッタリング法により形成する。そして、このバリアメタル層４の上層で、パッド電極２の上方部分を除いた領域に、フォトリソグラフィー法によりメッキレジスト膜（図４Ａでは図示せず）を形成する。それから、メッキレジスト膜で覆われていない、パッド電極２の上方のバリアメタル層４の上には、このバリアメタル層４を共通電極膜として用いる電気メッキ法により、厚さ２０μｍのＣｕを成長させることで、コア層５ｂを形成する。さらに、その後に、レジスト剥離液を用いてメッキレジスト膜を除去し、また、露出した（すなわち、コア層５ｂで覆われていない）部分のバリアメタル４を過酸化水素水でエッチングして、図４Ａの構造体を得る。
【００２９】
２．メッキレジスト膜の形成（図４Ｂ）：
図４Ａに示す構造体に、新たにポジ型レジストをスピンコート法で塗布することで保護膜３及びコア層５ｂ上にメッキレジスト膜１０を形成して図４Ｂに示す構造体を得る。
３．階段状のレジストパターンの形成（図４Ｃ）：
図４Ｂの構造体におけるメッキレジスト膜１０をＣｒ材料のフォトリソマスク（図示せず）を用いてエッチングする。このフォトリソマスクに露光光源から紫外線を照射することで、紫外線光量の程度によりレジストの分解を制御して、メッキレジスト膜１０の、
第一の領域１０ａはエッチングで除去しコア層５ｂを完全に露出させ、
第二の領域１０ｂは途中までエッチングして、コア層５ｂを薄い膜厚のメッキレジスト膜１０で覆った状態におき、また、
第三の領域１０ｃはエッチングしない領域とする。
なお、上記第一の領域１０ａ及び第二の領域１０ｂはコア層５ｂの上方の領域であり、第三の領域１０ｃはコア層５ｂの上方から外れた領域である。
【００３０】
４．コア層のエッチング（図５Ａ）：
図４Ｃの構造体にドライエッチングを行う。このドライエッチングによって、コア層５ｂを露出させた第一の領域１０ａではドライエッチングの初期段階からコア層５ｂのエッチングが始まり、また、薄い膜厚のメッキレジスト膜１０で覆われた第二の領域１０ｂではその薄い膜厚のメッキレジスト膜１０をドライエッチングで消失させてからコア層５ｂのエッチングが始まる。
以上のドライエッチングによって階段状のコア層５ｂを有する図５Ａの構造体を得る。
なお、図５Ａの構造体のコア層５ｂは段数が２であるが、コア層５ｂに３以上の段数を与えるには、三段階以上に紫外線の遮光量を変えるパターンを持ったフォトリソマスクを用いればよい。
【００３１】
５．階段状のコア層に電極端部の形成（図５Ｂ）：
図５Ｂに示すように、電極端部５ａを電解メッキ法により等方成長させる。
６．突起電極被覆膜の形成（図５Ｃ）：
第一の実施形態と同じ熱処理により階段状コア層の電極端部５ａを丸めた後、突起電極被覆膜５ｃを電気メッキ法により形成し、図５Ｃに示す構造体を得る。
【００３２】
以上説明したように、本発明によれば、半導体チップ上の突起電極をコア層と電極端部との２層に形成しているので、半導体チップ上の電極端部の先端の丸み形状を任意の形状とすることができ、対向基板及び対向電極の材質に適したものに容易に調整できる。したがって、突起電極と対向電極との確実な電気的接続が可能となる。
【００３３】
なお、対向電極８の入力側に電極端部５ａのなだらかな面を配置すれば、実装体形成時の対向電極８の入力側が破損するのを最小限に留めることができる。その逆側に位置する対向電極８がたとえ破損したとしても半導体装置の駆動上問題がない。よって、本構成は、更なる高密度の実装に対応でき、さらに対向基板９の材料、および対向電極の材料等に起因する突起電極８の破損の虞がある場合に特に有効な形態である。
【図面の簡単な説明】
【図１】 参考実施形態の半導体装置の実装体の断面図である。
【図２】 本発明の実施形態に係る半導体装置の実装体の断面図である。
【図３】 図３Ａ乃至図３Ｄは、図１に示す半導体の実装体の製造方法を説明する図である。
【図４】 図４Ａ乃至図４Ｃは、図２に示す半導体の実装体の製造方法を説明する図であり、途中の、突起電極を階段状にする前までの過程を説明している。
【図５】 図５Ａ乃至図５Ｃは、図２に示す半導体の実装体の製造方法を説明する図であり、突起電極を階段状に形成してからその突起電極に電極端部及び突起電極被覆膜を形成するまでの過程を説明している。

Claims (3)

  1. 突起電極を有する半導体チップと、
    上記突起電極の端面と接触する対向電極を一面に形成した樹脂製の対向基板と、
    上記半導体チップと上記対向基板との間に介在する絶縁性の熱可塑性、熱硬化性または光硬化性の接着剤とを備え、
    上記突起電極は、コア部分と、該コア部分の上方にそのコア部分とは別体の凸形状をした電極端部とから構成され、しかも、
    前記電極端部は、前記対向基板の材料よりも弾性率が大きくかつ前記対向基板のガラス転移温度（Ｔｇ）よりも高い融点の材料を用いたものであり、また、
    前記突起電極の凸形状の端面と対向電極に形成された凹部との係合によって半導体チップは対向電極と電気的に接続され、
    上記突起電極のコア部分は、段数２のまたは３以上の階段状をしている、
    半導体装置の実装体。
  2. 上記突起電極の電極端部の表面には、突起電極の表面の酸化を防止しかつ上記対向電極との良好な接続を図るための突起電極被覆膜を形成した、請求項１に記載の半導体装置の実装体。
  3. 半導体チップを構成するパッド電極の上部に突起電極のコア部分を形成すること、
    上記コア部分を含む半導体チップ上にメッキレジスト膜を形成すること、
    上記メッキレジスト膜にフォトリソマスクを適用してエッチングするにあたって照射光量を多段階に変えることにより、上記コア部分の上方のメッキレジスト膜の厚さを多段階とすること、
    上記多段階の厚さのメッキレジスト膜をドライエッチングすることにより、上記コア部分を階段状の形体とすること、
    上記階段状にされたコア部分に電極端部をメッキ法で成長させること、
    上記電極端部をリフロー工程により丸めること、
    上記電極端部に突起電極被覆膜をメッキ法により形成すること、
    を含む、半導体装置の実装体の製造方法。
JP2002576010A 2001-03-26 2002-03-25 半導体装置の実装体及びその製造方法 Expired - Fee Related JP4051290B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001086717 2001-03-26
JP2001086717 2001-03-26
PCT/JP2002/002836 WO2002078079A1 (en) 2001-03-26 2002-03-25 Package of semiconductor device and its manufacturing method

Publications (2)

Publication Number Publication Date
JPWO2002078079A1 JPWO2002078079A1 (ja) 2004-07-15
JP4051290B2 true JP4051290B2 (ja) 2008-02-20

Family

ID=18942053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002576010A Expired - Fee Related JP4051290B2 (ja) 2001-03-26 2002-03-25 半導体装置の実装体及びその製造方法

Country Status (5)

Country Link
US (1) US7053479B2 (ja)
JP (1) JP4051290B2 (ja)
CN (1) CN1246891C (ja)
TW (1) TW533523B (ja)
WO (1) WO2002078079A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1287435C (zh) * 2002-06-27 2006-11-29 松下电器产业株式会社 半导体装置及其制造方法
KR102600926B1 (ko) * 2016-08-24 2023-11-14 삼성디스플레이 주식회사 반도체 칩, 표시패널 및 전자장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2502794B2 (ja) 1990-07-24 1996-05-29 松下電器産業株式会社 半導体装置
JP3383329B2 (ja) * 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
JPH06333931A (ja) * 1993-05-20 1994-12-02 Nippondenso Co Ltd 半導体装置における微細電極の製造方法
JPH07122591A (ja) 1993-10-21 1995-05-12 Nippondenso Co Ltd 半導体装置の実装方法
JPH08222573A (ja) 1994-12-16 1996-08-30 Casio Comput Co Ltd 突起電極を有する電子部品及び突起電極の形成方法並びに突 起電極を有する電子部品のボンディング方法
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JPH11186325A (ja) 1997-12-24 1999-07-09 Pfu Ltd 半導体装置の製造方法
JPH11284022A (ja) 1998-03-31 1999-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3827442B2 (ja) 1998-04-14 2006-09-27 新日本無線株式会社 半導体パッケージの製造方法
JP3629365B2 (ja) 1998-05-29 2005-03-16 新日本無線株式会社 金属バンプの形成方法
JP4416874B2 (ja) 1998-09-30 2010-02-17 イビデン株式会社 半導体チップの製造方法
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法

Also Published As

Publication number Publication date
WO2002078079A1 (en) 2002-10-03
CN1502125A (zh) 2004-06-02
US20040097094A1 (en) 2004-05-20
JPWO2002078079A1 (ja) 2004-07-15
TW533523B (en) 2003-05-21
US7053479B2 (en) 2006-05-30
CN1246891C (zh) 2006-03-22

Similar Documents

Publication Publication Date Title
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2891184B2 (ja) 半導体装置及びその製造方法
US5578527A (en) Connection construction and method of manufacturing the same
US8704106B2 (en) Ferroelectric component and manufacturing the same
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
TWI450315B (zh) 半導體裝置之安裝方法
TW200524101A (en) Electronic device and process for manufacturing same
US6713880B2 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
JPH03503342A (ja) 半導体装置パッケージ及びその製造方法
US6847121B2 (en) Semiconductor device and package product of the semiconductor device
JP4051290B2 (ja) 半導体装置の実装体及びその製造方法
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
KR20030069321A (ko) 플립칩 범핑을 이용한 반도체 촬상소자 패키지 및 그제조방법
JP2002231765A (ja) 半導体装置
JP2002151801A (ja) 回路基板構造およびその製造方法
JP2001118968A (ja) 半導体装置
JP3565750B2 (ja) フレキシブル配線板、電気装置、及びフレキシブル配線板の製造方法。
JP3562485B2 (ja) 半導体装置
JPH04242939A (ja) 半導体装置の実装構造およびその製造方法
JPH10289923A (ja) 半導体パッケージの製造方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JP4754763B2 (ja) 半導体装置
JPH11274334A (ja) 半導体装置
JPH0513120A (ja) 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造
JPH1022413A (ja) 配線基板及びそれを用いた半導体装置の製造方法並びにその実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees