TWI450315B - 半導體裝置之安裝方法 - Google Patents

半導體裝置之安裝方法 Download PDF

Info

Publication number
TWI450315B
TWI450315B TW097132409A TW97132409A TWI450315B TW I450315 B TWI450315 B TW I450315B TW 097132409 A TW097132409 A TW 097132409A TW 97132409 A TW97132409 A TW 97132409A TW I450315 B TWI450315 B TW I450315B
Authority
TW
Taiwan
Prior art keywords
resin
semiconductor device
electrode
mounting
convex portion
Prior art date
Application number
TW097132409A
Other languages
English (en)
Other versions
TW200903577A (en
Inventor
Shuichi Tanaka
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200903577A publication Critical patent/TW200903577A/zh
Application granted granted Critical
Publication of TWI450315B publication Critical patent/TWI450315B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23C—MILLING
    • B23C3/00—Milling particular work; Special milling operations; Machines therefor
    • B23C3/12—Trimming or finishing edges, e.g. deburring welded corners
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23C—MILLING
    • B23C9/00—Details or accessories so far as specially adapted to milling machines or cutter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23C—MILLING
    • B23C2270/00—Details of milling machines, milling processes or milling tools not otherwise provided for
    • B23C2270/02—Use of a particular power source
    • B23C2270/022—Electricity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23C—MILLING
    • B23C2270/00—Details of milling machines, milling processes or milling tools not otherwise provided for
    • B23C2270/20—Milling external areas of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置之安裝方法
本發明係關於半導體裝置之製造方法、半導體裝置之安裝方法及安裝構造。
以往，用以將驅動用IC安裝於顯示體裝置的基板上之連接方法，已知有COG(Chip On Glass：晶粒接合玻璃)連接。該COG連接中，例如，係將作為電極的電鍍銅(Au)岸堤(以下，簡稱為岸堤)形成於驅動用IC。安裝，採用以下方法：藉由使用異向性導電膜(ACF)或異向性導電糊質(ACP)之具導電性接合材，將形成於驅動用IC之岸場與形成於顯示體裝置的基板上之端子電極電性連接，將驅動用IC安裝於基板上。
但是，近年，伴隨電極微細化(電極間的窄間距化)發展，導致電極間的尺寸近似異向性導電膜(ACF)等所含導電性微粒子尺寸，其結果，會產生以下問題：導電性微粒子進入該電極間而引起短路。
另一方面，為避免前述短路，使用不含導電性微粒子之接合材(例如，非導電性糊質(NCP))將驅動用IC安裝於基板上時，會導致驅動用IC的岸場與基板上的端子電極之接觸機會低下，其結果，可能產生因導通不良所造成連接信賴性低下。
因此，為避免該連接信賴性低下，考慮使用突起電極(日本專利公開平1－13734號公報)。詳言之，將驅動用IC 安裝於基板上時，在樹脂所形成的突起體設有從驅動用IC的電極延伸之布線之突起電極係接觸形成於基板上之端子電極。此時，因突起電極的前端部份推壓端子電極，使其受到擠壓而變形。因此，突起電極與端子電極彼此相接觸之面積會增加，並穩定地確保驅動用IC的突起電極與基板上的電極端子之導通。從而，即使使用不含導電性微粒子之接合材，也可避免驅動用IC的岸堤與基板上的端子電極間之接觸信賴性低下。
(發明所欲解決之問題)
然而，上述突起電極中，藉由以紫外線等將用以形成突起體之感光性絕緣樹脂曝光而硬化，進行突起體的形狀控制。但是，以紫外線等的曝光將感光性絕緣樹脂硬化而進行突起體的形狀控制時，因曝光燈的劣化等會改變曝光條件，難以進行形狀控制。如此，會產生半導體裝置生產性低下之問題。
此外，用以形成上述突起電極芯部之樹脂使用矽等低彈性率的樹脂時，考慮以下情事：因安裝時的加壓處理條件，會導致用以形成突起電極芯部之樹脂過度變形，且突起電極的布線會斷線。此時，亦會產生以下問題：驅動用IC的突起電極與基板上的端子電極之間的連接信賴性低下。再者，接合材方面，為提升生產性，傾向採用如提高硬化溫度而縮短硬化時間的連接材。因此，必須為即使在高溫安裝條件也可確實地確保連接之突起電極構造。
本發明之目的在於提供半導體裝置之製造方法，其可提 升半導體裝置的生產性。
此外，本發明之目的在於提供半導體裝置之安裝方法及安裝構造，其可提升半導體裝置的電極與安裝基板上的電極之間的連接信賴性。
本發明之半導體裝置之製造方法中，係製造半導體裝置，其包含以下構件：電極；凸部，其比前述電極突出，並由樹脂所形成；及導電層，其係電性連接前述電極，並到達前述凸部上面。該種半導體裝置之製造方法中，前述凸部係熔融前述樹脂而形成。
根據本發明之半導體裝置之製造方法，將用以形成凸部之樹脂熔融，形成凸部形狀。為此，因光之曝光，無法控制凸部形狀。亦即，因紫外線等的曝光條件不會左右凸部的形狀控制，故可提升半導體裝置的生產性。
該半導體裝置之製造方法中，前述凸部的剖面係呈半圓狀。根據該半導體裝置之製造方法，藉由充分熔融用以形成凸部之樹脂，熔融的樹脂會產生表面張力，使凸部剖面呈半圓狀。藉此，由於因紫外線等的曝光條件不會左右凸部的形狀控制，故可確實提升半導體裝置的生產性。
該半導體裝置之製造方法中，前述樹脂係感光性樹脂。根據該半導體裝置之製造方法，用以形成凸部之樹脂係使用感光性樹脂。因此，熔融樹脂而進行凸部的形狀控制前，利用曝光處理，可控制熔融前的樹脂形狀。從而，可形成更細緻的凸部形狀，並提升半導體裝置的生產性。
該半導體裝置之製造方法中，前述樹脂係使用丙烯酸酯樹脂。根據該半導體裝置之製造方法，用以形成凸部之樹脂可使用丙烯酸酯樹脂。亦即，由於熔融丙烯酸酯樹脂而形成凸部的形狀，故不會因紫外線等的曝光條件而左右凸部的形狀控制。因此，可確實提升半導體裝置的生產性。
該半導體裝置之製造方法中，前述樹脂係藉由放射熱的加熱而熔融。根據該半導體裝置之製造方法，由於以放射熱加熱樹脂，故可有效地將樹脂熔融。亦即，由於可局部加熱樹脂，故可容易地將樹脂熔融。因此，不會因紫外線等的曝光條件而左右凸部的形狀控制，可容易提升半導體裝置的生產性。
該半導體裝置之製造方法中，設置複數前述電極，並形成前述凸部，以跨彼此相鄰接的前述複數電極，在前述凸部上面對應各前述電極而披覆前述導電層，將各前述導電層與所對應的前述電極電性連接。
根據該半導體裝置之製造方法，不需對各個電極獨立形成凸部，可達成製造時間的縮短化，且由於不會因紫外線等的曝光條件而左右凸部的形狀控制，故可更加提升半導體裝置的生產性。
此外，本發明係提供半導體裝置之製造方法，其具備：在基板上形成電極、形成用以覆蓋該電極之保護膜、在該保護膜上形成樹脂製突起體、將該突起體熔融而形成具光滑曲面之凸部、及形成導電層，其係覆蓋前述凸部且與前述電極電性連接。
再者，本發明之半導體裝置之安裝方法中，藉由施以加熱加壓處理，介以接合材而將半導體裝置安裝於安裝基板。半導體裝置係具備以下構件：電極；凸部，其係比前述電極突出且由第一樹脂所形成；及導電層，其電性連接前述電極且披覆前述凸部上面。接合材係由第二樹脂所形成。該種半導體裝置之安裝方法中，前述第一樹脂的玻璃轉移溫度係比前述第二樹脂的硬化溫度高。
根據本發明之半導體裝置之安裝方法，由於用以形成接合材之第二樹脂的硬化溫度係比用以形成凸部之第一樹脂的玻璃轉移溫度低，故可在第一樹脂的玻璃轉移溫度以下進行半導體裝置安裝時的加熱加壓處理。藉此，用以形成凸部之第一樹脂在用以將半導體裝置安裝於安裝基板之溫度下可保持高彈性率。因此，可防止由第一樹脂所形成的凸部於安裝時過度變形，並抑制導電層斷線。亦即，可提升半導體裝置的電極與安裝基板上的電極之間的連接信賴性。
該半導體裝置之安裝方法中，前述凸部的剖面係呈半圓狀。根據該半導體裝置之安裝方法，由於凸部的剖面係呈半圓狀，故藉由安裝時的加熱加壓處理，在凸部頂點部會集中加壓負荷。藉此，在安裝溫度下，即使用以形成凸部之第一樹脂保持高彈性率的狀態，因在凸部頂點部集中加壓負荷，故可將頂點部的樹脂變形。因此，由於可增加半導體裝置的電極與安裝基板上的電極彼此相接觸之面積，故可更加確實地提升半導體裝置的電極與安裝基板上的電 極之間的連接信賴性。
該半導體裝置之安裝方法中，前述第一樹脂的玻璃轉移溫度係270℃以上。根據該半導體裝置之安裝方法，由於用以形成凸部之第一樹脂的玻璃轉移溫度係270℃以上，故可使用以形成接合材之第二樹脂的硬化溫度為270℃以下。藉此，接合材方面，可使用硬化溫度為250℃以上的實用接合材。因此，可提升半導體裝置的電極與安裝基板上的電極之間的連接信賴性，不會使生產性低下。
該半導體裝置之安裝方法中，前述第一樹脂係使用苯酚樹脂或聚醯亞胺樹脂。根據該半導體裝置之安裝方法，由於用以形成凸部之第一樹脂係使用玻璃轉移溫度高的苯酚樹脂或聚醯亞胺樹脂，故即使在使接合材硬化之溫度下，第一樹脂也可維持高彈性率。藉此，可防止凸部於安裝時過度變形，並抑制導電層斷線。因此，可提升半導體裝置的電極與安裝基板上的電極之間的連接信賴性。
該半導體裝置之安裝方法中，前述第二樹脂係使用環氧樹脂。根據該半導體裝置之安裝方法，由於用以形成接合材之第二樹脂係使用硬化溫度低的環氧樹脂，故可使接合材硬化，而不會使用以形成凸部之第一樹脂的彈性率於安裝時低下而使凸部大幅變形。因此，可提升半導體裝置的電極與安裝基板上的電極之間的連接信賴性。
該半導體裝置之安裝方法中，設置複數前述電極，並形成前述凸部，以跨彼此相鄰接的前述複數電極，在前述凸部上面對應各前述電極而披覆前述導電層，將各前述導電 層與所對應的前述電極電性連接。
根據該半導體裝置之安裝方法，不需對各個電極獨立形成凸部，可達成製造時間縮短化，並提升半導體裝置的電極與安裝基板上的電極之間的連接信賴性。
該半導體裝置之安裝方法中，前述接合材係非導電性接合材。根據該半導體裝置之安裝方法，不需使用含導電微粒子之接合材，使用低成本的非導電性接合材，可將半導體裝置安裝於安裝基板。因此，可電性連接半導體裝置的電極與安裝基板的電極，並提升連接信賴性，而不會使生產性低下。
此外，本發明係提供將半導體裝置安裝於安裝基板之方法。該安裝方法中，在具電極之半導體裝置，以第一樹脂形成比前述電極突出之凸部。形成導電層，其係與電極電性連接且披覆凸部。準備接合材，其係由具有比第一樹脂的玻璃轉移溫度低的硬化溫度之第二樹脂所形成。在接合材配置於半導體裝置與安裝基板之間之狀態中，對接合材、半導體裝置、及安裝基板施以加熱加壓處理。
本發明之半導體裝置之安裝構造中，藉由施以加熱加壓處理，介以接合材而將半導體裝置安裝於安裝基板。半導體裝置係具備以下構件：電極；凸部，其係由比前述電極突出之第一樹脂所形成；及導電層，其電性連接前述電極，且披覆前述凸部上面。接合材係由第二樹脂所形成。該種半導體裝置之安裝方法中，前述第一樹脂的玻璃轉移溫度係比前述第二樹脂的硬化溫度高。
根據本發明之半導體裝置之安裝構造，可在第一樹脂的玻璃轉移溫度以下進行安裝時的加熱加壓處理。藉此，用以形成凸部之第一樹脂在將半導體裝置安裝於基板時可保持高彈性率。亦即，可防止由第一樹脂所形成的凸部於安裝時過度變形，並抑制導電層斷線。因此，可提升半導體裝置的電極與安裝基板上的電極之間的連接信賴性。
以下，依據圖面說明將發明具體化之一實施形態。
首先，說明本發明之半導體裝置1。圖1(a)係液晶顯示裝置之半導體裝置1的重要部分平面圖。此外，圖1(b)係圖1(a)之A－A線剖面圖；圖1(c)係圖1(a)之B－B線剖面圖。
如圖1(a)~圖1(c)所示，半導體裝置1中，在半導體基板2上係形成複數電極3。各電極3係用以進行電性信號輸出入之電極，其包含電極墊片3a與連接該電極墊片3a之布線3b。本實施形態中，複數電極3係以特定間距形成於半導體基板2的端緣附近，各電極3的素材係鋁。
此外，該等電極3係由保護膜4所披覆。作為各電極3的一部份之電極墊片3a，為分別相對應，通過形成於保護膜4之開口部4a而露出於外部。本實施形態中，保護膜4係由氧化矽之絕緣膜所形成。
安裝，如圖1(a)~圖1(c)所示，在形成於半導體基板2上之保護膜4上面，作為凸部之大致半球狀的複數突起體5係形成於各電極3上。突起體5的頂點部係比電極3上面高。該等突起體5係以與電極3大致相同的間距而配置。本實施 形態中，突起體5係由感光性樹脂所形成。該感光性樹脂係使用丙烯酸酯樹脂。
再者，如圖1(c)所示，在保護膜4上係形成複數導電層6，以分別覆蓋突起體5及電極3的組合。各導電層6通過相對應的開口部4a，與相對應電極3的電極墊片3a電性連接。如此，藉由各突起體5與為覆蓋相對應突起體5的上面全體而形成之導電層6，構成突起電極8。本實施形態中，該等導電層6係由金所形成，其係圖案化，以與突起體5的底面尺寸(R)大致相等。如上所述，半導體裝置1係在半導體基板2上具有與電極3電性連接之複數突起電極8。
其次，依據圖2~圖4說明本發明之半導體裝置1之製造方法。圖2~圖4係依序顯示本發明之半導體裝置1之製造方法的剖面圖，亦即，其係對應圖1(a)之B－B線剖面圖的剖面圖。
首先，如圖2(a)所示，在半導體基板2上的特定位置以鋁形成電極3。此外，以具有使電極3的電極墊片3a露出之開口部4a之保護膜4披覆電極3(布線3b)。詳言之，首先，在含電極3之半導體基板2上使氧化矽層成膜。其次，利用旋轉塗佈法、浸漬法、噴塗法等，在氧化矽層上形成未圖示的光阻層。安裝，使用形成有特定圖案的光罩，對光阻層施以曝光處理及顯像處理(光微影處理)。之後，如此將圖案化為特定圖案之光阻圖案形成光罩，進行上述成膜之氧化矽層的蝕刻。藉由該蝕刻處理，形成具使電極3的電極墊片3a露出之開口部4a之保護膜4。安裝，形成開口部4a 後，使用剝離液等將前述光阻圖案去除。
其次，如圖2(b)所示，藉由塗佈用以在保護膜4上形成突起體5之樹脂，亦即作為構成正型光阻之感光性樹脂的丙烯酸酯樹脂，並將所塗佈的丙烯酸酯樹脂預烤，形成樹脂層5a。本實施形態中，添加於丙烯酸酯樹脂之光硬化劑(紫外線硬化劑)係調整為利用加溫可再度熔融光硬化(紫外線硬化劑)的丙烯酸酯樹脂程度的添加量。
安裝，如圖2(c)所示，在樹脂層5a上將光罩9定位於特定位置而配置。本實施形態中，光罩9，例如係由形成有鉻等的遮光膜之玻璃板所形成，其具有對應應形成大致半球狀突起體5的平面形狀之圓形開口部9a。此外，進行光罩9的定位，以使光罩9的開口部9a位於突起體5的形成處。
再者，由未圖示的紫外線燈，對光罩9上照射紫外線10，使開口部9a內露出的樹脂層5a曝光。詳言之，依據樹脂層5a的材質或厚度，照射標準曝光量的紫外線10，將開口部9a內露出的部分樹脂層5a紫外線硬化。開口部9a內露出的部分樹脂層5a以外未曝光部分(未紫外線硬化的樹脂層5a部分)藉由顯像處理而顯像，並予以去除。其結果，如圖2(d)所示，從樹脂層5a可得到上面為平面之圓柱狀突起體5b。
其次，如圖3(a)所示，由未圖示的紅外線燈，對前述突起體5b照射紅外線11，以將突起體5b加熱。詳言之，藉由對由紫外線硬化的丙烯酸酯樹脂所構成的突起體5b照射紅外線11，將該丙烯酸酯樹脂加熱至熔融為－止。此時，該丙 烯酸酯樹脂因所添加紫外線硬化劑的作用而硬化，另一方面，如前所述，因調整紫外線硬化劑的添加量，無法達到高密度的架橋狀態。因此，利用紅外線11將用以形成突起體5b之丙烯酸酯樹脂加熱而熔融。藉此，由於熔融的丙烯酸酯樹脂會產生表面張力，故平面的突起體5b的上面形狀會變形為光滑的曲面。其結果，圓柱狀突起體5b係形成大致半球狀突起體5(參照圖3(b))。
安裝，如圖3(c)所示，藉由以濺射法在露出保護膜4的開口部4a之電極3的部分(電極墊片3a)及含突起體5上面之半導體基板2的表面全體使金屬構成之導電材料成膜，形成導電材料層6a。本實施形態中，導電材料係使用金，將導電材料層6a圖案化，以與突起體5的底面尺寸R大致相等。
其次，利用旋轉塗佈法、浸漬法、噴塗法等，將光阻塗佈於導電材料層6a上的全面，並形成光阻膜。安裝，使用對應有導電材料層6a的平面形狀(平面圖案)之光罩，對光阻層施以曝光處理及顯像處理，以圖案化為特定形狀。藉此，如圖4(a)所示，形成對應有導電層6的圖案形狀之光阻圖案15。
再者，利用蝕刻將未以光阻圖案15覆蓋之部分導電材料層6a去除。藉此，如圖4(b)所示，包含開口部4a而覆蓋保護膜4上及突起體5的上面全體，並形成電性連接電極3之導電層6。安裝，如圖4(c)所示，使用剝離液等，去除光阻圖案15。其結果，藉由突起體5與覆蓋突起體5的上面全體而形成之導電層6，形成突起電極8。藉由上述，不需受到 紫外線10等曝光條件的左右，可得到用以形成大致半球狀突起體5之半導體裝置1。
上述實施形態係具有以下優點。
(1)本實施形態中，藉由將丙烯酸酯樹脂熔融，形成突起體5。亦即，藉由將丙烯酸酯樹脂熔融，熔融的丙烯酸酯樹脂會產生表面張力，並形成剖面為半圓狀的大致半球狀突起體5。因此，由於不會受到紫外線10的曝光條件左右突起體5的形狀控制，故可提升半導體裝置1的生產性。
(2)本實施形態中，使用作為感光性樹脂的丙烯酸酯樹脂，形成突起體5。亦即，藉由將紫外線10曝光，使丙烯酸酯樹脂紫外線硬化，以形成上面為平面之圓柱狀突起體5b。因此，藉由將突起體5b熔融，可容易形成大致半球狀突起體5。
(3)根據本實施形態，利用紅外線11將丙烯酸酯樹脂加熱而熔融。由於熔融的丙烯酸酯樹脂會產生表面張力，故形成大致半球狀的突起體5。因此，由於不會受到紫外線10的曝光條件左右而形狀突起體5，故可確實提升半導體裝置1的生產性。
其次，依據圖5~圖7，說明將前述構成的半導體裝置1COG安裝於作為安裝基板的布線基板20之方法及安裝構造。
上述說明中，係藉由作為感光性絕緣樹脂的丙烯基樹脂，形成突起體5。以感光性絕緣樹脂形成突起體5時，與由導電樹脂形成之情況相比，可降低成本而形成突起體 5。
但是，不侷限於丙烯酸酯樹脂，也可以苯酚樹脂、聚醯亞胺樹脂、或環氧樹脂等形成突起體5。以下，說明以苯酚樹脂形成突起體5之情況。苯酚樹脂係相當於玻璃轉移溫度為300℃附近之第一樹脂。
圖5係將前述之半導體裝置1 COG安裝於作為安裝基板的布線基板20之部分放大剖面圖。如圖5所示，先在布線基板20上形成端子電極22，並在端子電極22上面連接突起電極8。端子電極22係對應形成於半導體裝置1之突起電極8的配置而形成。詳言之，將半導體裝置1的突起電極8連接於布線基板20的端子電極22之方法係採用NCP(Non Conductive Paste：非導電膠)方式。因此，藉由將作為NCP的接合材25夾於其間，將半導體裝置1安裝於布線基板20，使突起電極8與端子電極22在彼此電性連接之狀態而固定。
其次，依據圖6(a)~圖6(b)，說明將半導體裝置1安裝於布線基板20之方法。
如圖6(a)所示，在布線基板20上塗佈用以將半導體裝置1安裝於布線基板20之接合材25。本實施形態中，接合材25係使用硬化溫度為270℃附近之環氧樹脂。如圖6(b)所示，將半導體裝置1的突起電極8相對於布線基板20的端子電極22而定位，以倒裝晶片接合器將半導體基板2與布線基板20加熱加壓。藉此，半導體裝置1將接合材25夾於其間，如圖5所示，安裝於布線基板20。
圖7係顯示安裝溫度為210℃或270℃時，加壓條件為5 kgf/cm2 (0.49 Mpa)或10 kgf/cm2 (0.98 MPa)，將半導體基板2與布線基板20加熱加壓時，含突起電極8之導電層6有無斷線圖。本實施形態中，用以構成突起體5之樹脂，係針對前述安裝溫度及加壓條件而分別使用玻璃轉移溫度為220℃附近之丙烯酸酯樹脂與玻璃轉移溫度為300℃附近之苯酚樹脂。
用以構成突起體5之樹脂方面，使用玻璃轉移溫度為220℃附近的樹脂(丙烯酸酯樹脂)時，即使安裝溫度為210℃，玻璃轉移溫度附近的彈性率也會開始降低。因此，不只安裝溫度為270℃之情況，即使安裝溫度為210℃，以10 kgf/cm2 將半導體裝置1加壓時，突起體5的樹脂會大幅變形。其結果，含突起電極8之導電層6無法因應突起體5的大幅變形而斷線。因此，必須以5 kgf/cm2 的低負荷將半導體裝置1安裝於布線基板20。
另一方面，如本實施形態所示，用以構成突起體5之樹脂方面，使用玻璃轉移溫度為270℃以上的樹脂(苯酚樹脂)時，為達成相同的安裝條件，即使安裝溫度為210℃或270℃，突起體5依舊維持高彈性率。因此，突起體5的樹脂不會大幅變形，導電層6也不會發生斷線。
詳言之，將安裝溫度設定為270℃，並將突起電極8相對於端子電極22而定位，再以倒裝晶片接合器將半導體基板2與布線基板20加熱加壓。此時，用以形成突起體5之苯酚樹脂，由於玻璃轉移溫度為300℃附近，故苯酚樹脂係維 持高彈性率狀態，而不會使苯酚樹脂的彈性率降低。因此，對倒裝晶片接合器之加壓，使作為NCP的接合材25硬化時，亦即，即使安裝溫度為270℃時，苯酚樹脂所構成的突起體5也不會過度變形。換言之，由於在形成為大致半球狀的突起體5頂點附近集中加壓負荷，故只有頂點附近的苯酚樹脂變形。因此，可確保半導體裝置1的突起電極8與布線基板20的端子電極22之間的電性連接，而不會使導電層6斷線。從而，即使安裝溫度為210℃或270℃之一，且加壓條件為5 kgf/cm2 或10 kgf/cm2 之一，用以形成突起體5之苯酚樹脂依舊維持高彈性率的狀態，而不會使突起體5大幅變形。亦即，由於突起電極8的形狀不會大幅變形，故用以構成突起電極8之導電層6不會斷線。
藉由將由環氧樹脂所構成的接合材25硬化，將前述突起電極8與端子電極22之間的連接狀態固定、保持。藉由以上之步驟，邊保持半導體裝置1的突起電極8與布線基板20的端子電極22之間的連接信賴性，邊可將半導體裝置1安裝於布線基板20。
上述實施形態進一步具有以下優點。
(11)本實施形態中，使用玻璃轉移溫度比接合材25的硬化溫度高的樹脂形成突起體5。換言之，用以構成接合材25之樹脂係使用硬化溫度為250℃之環氧樹脂，用以形成突起體5之樹脂係使用玻璃轉移溫度為300℃附近之苯酚樹脂。
藉此，可使半導體裝置1安裝時的設定溫度為用以形成 突起體5之苯酚樹脂的玻璃轉移溫度(300℃附近)以下之270℃。亦即，藉由安裝溫度為270℃，安裝時可在突起體5的彈性率維持高彈性率下將半導體裝置1安裝於布線基板20。因此，安裝時突起體5不會過度變形，而可抑制含突起電極8之導電層6的斷線。從而，可提升半導體裝置1的突起電極8與布線基板20的端子電極22之間的連接信賴性。
(12)根據本實施形態，突起體5係大致半球狀。藉此，藉由半導體裝置1安裝時的加熱加壓，在突起體5的頂點部附近集中壓力。換言之，用以構成突起體5之樹脂全體即使在半導體裝置1安裝時維持高彈性率，也會集中突起體5的頂點部附近負荷，只將突起體5頂點部附近的樹脂變形。因此，由於可將突起電極8與端子電極22之接觸面積增加，故可更加確實地提升半導體裝置1的突起電極8與布線基板20的端子電極22之間的連接信賴性。
(13)根據本實施形態，用以形成突起體5之樹脂係使用苯酚樹脂。由於苯酚樹脂的玻璃轉移溫度為300℃附近，故硬化溫度即使為使270℃附近之環氧樹脂所構成之接合材25硬化之溫度，用以形成突起體5之苯酚樹脂也可維持高彈性率。亦即，可防止安裝時突起體5過度變形，並可抑制用以構成突起電極8之導電層6斷線。因此，可提升半導體裝置1的突起電極8與布線基板20的端子電極22之間的連接信賴性。
(14)根據本實施形態，接合材25係由環氧樹脂所構成的 NCP(Non Conductive Paste)。藉此，不需使用含導電微粒子之接合材25，使用作為低成本的非導電性接合材之接合材25，可將半導體裝置1確實地安裝於布線基板20。因此，可電性連接半導體裝置1的突起電極8與布線基板20的端子電極22，並提升連接信賴性，而不會使生產性低下。
另外，本實施形態也可變更為如下所示。
上述實施形態之圖5~圖7中，用以形成突起體5之樹脂係使用玻璃轉移溫度為300℃附近之苯酚樹脂。但是，用以形成突起體5之樹脂，若使用玻璃轉移溫度為270℃以上之樹脂，也可使用其他樹脂。此時，接合材25可使用硬化溫度為250℃以上之生產性佳的接合材25。因此，可提升半導體裝置1的突起電極8與布線基板20的端子電極22之間的連接信賴性，而不會使生產性低下。
上述實施形態之圖5~圖7中，用以形成突起體5之樹脂係使用苯酚樹脂。用以形成突起體5之樹脂也可使用玻璃轉移溫度高的聚醯亞胺樹脂等，取代苯酚樹脂。藉此，用以形成突起體5之樹脂即使於安裝時，也可維持高彈性率。亦即，可防止安裝時突起體5過度變形，並可抑制導電層6斷線。因此，可提升半導體裝置1的突起電極8與布線基板20的端子電極22之間的連接信賴性。
上述實施形態中，光罩9的開口部9a的形狀係圓形，其係對應大致半球狀突起體5的平面形狀。取代此，開口部9a的形狀並無特別限制，例如，也可為四角形。其結果，藉由紫外線10的曝光處理，可形成直方體的突起體5b。此 時，藉由將突起體5b熔融，由表面張力，可形成具半圓狀剖面形狀之突起體5。
上述實施形態中，藉由對光罩9照射紫外線10，將開口部9a內露出的部分樹脂層5a紫外線架橋而形成突起體5b。取代此，也可藉由對光罩9上照射電子線，將開口部9a內露出的部分樹脂層5a電子線架橋而形成突起體5b。
上述實施形態中，以紅外線11將突起體5b熔融，形成大致半球狀的突起體5。取代此，也可藉由依據雷射光等的其他機構之放射熱，將突起體5b加熱。尤其，由於雷射光可局部加熱，故可容易將突起體5b加熱而熔融。因此，可更進一步提升半導體裝置1的生產性。
上述實施形態中，係對應形成於半導體基板2上之各電極3而形成突起體5。取代此，如圖8所示，也可為跨複數電極3而形成突起體5，在該突起體5上面形成對應各電極3之導電層6，並將成組之電極3與導電層6彼此電性連接。藉此，在複數電極3不需分別形成突起體5，可更進一步縮短半導體裝置1的製造時間，亦即提升生產性。再者，可提升半導體裝置1的突起電極8與布線基板20的端子電極22之間的連接信賴性。
上述實施形態中，係由氧化矽形成保護膜4。取代此，保護膜4也可由氮化矽、聚醯亞胺樹脂等而形成。
上述實施形態中，並無限制保護膜4的膜厚，但最好形成例如1 μm左右。
上述實施形態中，導電層6係圖案化形成為矩形。取代 此，導電層6的形狀並不特別限制，例如，也可圖案化形成為正方形。
上述實施形態中，導電層6係由金所形成。取代此，導電層6的素材也可使用例如銅、鎳、鈦、鋁等其他金屬。
1‧‧‧半導體裝置
2‧‧‧半導體基板
3‧‧‧電極
4‧‧‧保護膜
5‧‧‧作為凸部的突起體
6‧‧‧導電層
8‧‧‧突起電極
9‧‧‧光罩
10‧‧‧紫外線
11‧‧‧紅外線
20‧‧‧作為安裝基板之布線基板
22‧‧‧端子電極
25‧‧‧接合材
圖1(a)係本發明一實施形態之半導體裝置的概略構成圖；圖1(b)係圖1(a)之半導體裝置的A－A線剖面圖；圖1(c)係圖1(a)之半導體裝置的B－B線剖面圖。
圖2(a)~圖2(d)係用以說明圖1之半導體裝置之製造方法的剖面圖。
圖3(a)~圖3(c)係用以安裝說明圖1之半導體裝置之製造方法的剖面圖。
圖4(a)~圖4(c)係用以安裝說明圖1之半導體裝置之製造方法的剖面圖。
圖5係將圖1(a)之半導體裝置COG安裝於布線基板之部分放大的重要部分剖面圖。
圖6(a)及圖6(b)係用以說明安裝於圖1之半導體裝置之布線基板的剖面圖。
圖7係顯示圖6(b)所示安裝方法之安裝溫度與加壓條件有無造成導電層斷線的說明圖。
圖8(a)係顯示本發明其他例之半導體裝置的平面圖；圖8(b)係圖8(a)之半導體裝置的A－A線剖面圖。
2‧‧‧半導體基板
3‧‧‧電極
3a‧‧‧電極墊片
3b‧‧‧布線
4‧‧‧保護膜
4a‧‧‧開口部
5b‧‧‧突起體
5‧‧‧突起體
6a‧‧‧導電材料層
11‧‧‧紅外線

Claims (5)

  1. 一種半導體裝置之安裝方法，其特徵在於藉由施以加熱加壓處理，介以接合材而將半導體裝置安裝於安裝基板，前述半導體裝置係包含：電極；凸部，其係由比前述電極突出且由第一樹脂所形成；及導電層，其電性連接前述電極且披覆前述凸部上面，前述接合材係由第二樹脂所形成，該安裝方法中，前述第一樹脂為聚醯亞胺樹脂，前述第二樹脂為環氧樹脂，前述第一樹脂的玻璃轉移溫度為270℃以上，且比前述第二樹脂的硬化溫度高。
  2. 如請求項1之半導體裝置之安裝方法，其中前述凸部的剖面係呈半圓狀。
  3. 如請求項1或2之半導體裝置之安裝方法，其中設置複數前述電極，並形成前述凸部，以跨彼此相鄰接的前述複數電極，在前述凸部上面對應各前述電極而形成前述導電層，將各前述導電層與所對應的前述電極電性連接。
  4. 如請求項1或2之半導體裝置之安裝方法，其中前述接合材為非導電性接合材。
  5. 一種半導體裝置之安裝方法，其特徵在於將半導體裝置安裝於安裝基板，該方法包含：在具電極之半導體裝置，以第一樹脂形成比前述電極突出之凸部； 形成導電層，其係與前述電極電性連接且披覆前述凸部；準備接合材，其係由具有比前述第一樹脂的玻璃轉移溫度低的硬化溫度之第二樹脂所形成；及在將前述接合材配置於前述半導體裝置與前述安裝基板之間之狀態中，對前述接合材、前述半導體裝置、及前述安裝基板施以加熱加壓處理；前述第一樹脂為聚醯亞胺樹脂，前述第二樹脂為環氧樹脂，前述第一樹脂的玻璃轉移溫度為270℃以上，且比前述第二樹脂的硬化溫度高。
TW097132409A 2005-03-23 2006-03-10 半導體裝置之安裝方法 TWI450315B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005084583 2005-03-23
JP2005084584 2005-03-23
JP2005344647A JP4142041B2 (ja) 2005-03-23 2005-11-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200903577A TW200903577A (en) 2009-01-16
TWI450315B true TWI450315B (zh) 2014-08-21

Family

ID=37035768

Family Applications (2)

Application Number Title Priority Date Filing Date
TW095108154A TWI336097B (en) 2005-03-23 2006-03-10 Method for manufacturing semiconductor device
TW097132409A TWI450315B (zh) 2005-03-23 2006-03-10 半導體裝置之安裝方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW095108154A TWI336097B (en) 2005-03-23 2006-03-10 Method for manufacturing semiconductor device

Country Status (4)

Country Link
US (3) US7524700B2 (zh)
JP (1) JP4142041B2 (zh)
KR (1) KR100730848B1 (zh)
TW (2) TWI336097B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP5077540B2 (ja) * 2007-08-10 2012-11-21 セイコーエプソン株式会社 半導体装置の製造方法
JP5088488B2 (ja) * 2008-03-03 2012-12-05 セイコーエプソン株式会社 半導体モジュール及びその製造方法
JP4936010B2 (ja) * 2008-03-03 2012-05-23 セイコーエプソン株式会社 半導体モジュール及びその製造方法
JP4737466B2 (ja) 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
CN102299120A (zh) * 2011-05-20 2011-12-28 电子科技大学 一种光电子器件的封装方法
CN102299122A (zh) * 2011-05-20 2011-12-28 电子科技大学 一种光电子器件的封装方法
CN102299119A (zh) * 2011-05-20 2011-12-28 电子科技大学 一种光电子器件的封装方法
CN102299118A (zh) * 2011-05-20 2011-12-28 电子科技大学 一种光电子器件的封装方法
CN102299121A (zh) * 2011-05-20 2011-12-28 电子科技大学 一种光电子器件的封装方法
US11316086B2 (en) * 2020-07-10 2022-04-26 X Display Company Technology Limited Printed structures with electrical contact having reflowable polymer core

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243231A (ja) * 1992-03-03 1993-09-21 Matsushita Electric Ind Co Ltd 電子部品実装接続体およびその製造方法
US5359768A (en) * 1992-07-30 1994-11-01 Intel Corporation Method for mounting very small integrated circuit package on PCB
JPH06326108A (ja) * 1993-05-11 1994-11-25 Citizen Watch Co Ltd 突起電極およびその製造方法
JP2002237546A (ja) * 2001-02-08 2002-08-23 Sharp Corp 半導体装置およびその製造方法
US6936928B2 (en) * 2000-03-23 2005-08-30 Infineon Technologies Ag Semiconductor component and method for its production

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4813129A (en) 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JPH0621257Y2 (ja) 1987-07-16 1994-06-01 三洋電機株式会社 固体撮像装置
FR2676920B1 (fr) * 1991-05-31 1998-11-20 Vanraes Pierre Batonnet avec a chaque extremite une demi sphere evidee pour nettoyer les conduits auditifs, soit un cure oreille, matiere plastique souple.
US5508228A (en) 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
JPH07263493A (ja) 1994-03-18 1995-10-13 World Metal:Kk チップマウント方法
JPH1027824A (ja) 1996-02-23 1998-01-27 Matsushita Electric Ind Co Ltd 突起電極を有する半導体装置及びその製造方法
WO1998040915A1 (fr) * 1997-03-10 1998-09-17 Seiko Epson Corporation Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime
JP3632882B2 (ja) 1997-06-27 2005-03-23 ソニー株式会社 半導体装置及びその製造方法
US6627154B1 (en) * 1998-04-09 2003-09-30 Cyrano Sciences Inc. Electronic techniques for analyte detection
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
JP2001110831A (ja) 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
US6770547B1 (en) * 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
TW498468B (en) * 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
US6710446B2 (en) * 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP2002162652A (ja) 2000-01-31 2002-06-07 Fujitsu Ltd シート状表示装置、樹脂球状体、及びマイクロカプセル
MY131961A (en) * 2000-03-06 2007-09-28 Hitachi Chemical Co Ltd Resin composition, heat-resistant resin paste and semiconductor device using them and method for manufacture thereof
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
JP2003124244A (ja) 2001-10-11 2003-04-25 Fujikura Ltd 半導体装置の製造方法
TW517360B (en) * 2001-12-19 2003-01-11 Ind Tech Res Inst Enhanced type wafer level package structure and its manufacture method
JP3969295B2 (ja) 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
JP2005101527A (ja) 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP4218622B2 (ja) 2003-10-09 2009-02-04 セイコーエプソン株式会社 半導体装置の製造方法
JP4281656B2 (ja) * 2004-09-22 2009-06-17 セイコーエプソン株式会社 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器
JP4061506B2 (ja) * 2005-06-21 2008-03-19 セイコーエプソン株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243231A (ja) * 1992-03-03 1993-09-21 Matsushita Electric Ind Co Ltd 電子部品実装接続体およびその製造方法
US5359768A (en) * 1992-07-30 1994-11-01 Intel Corporation Method for mounting very small integrated circuit package on PCB
JPH06326108A (ja) * 1993-05-11 1994-11-25 Citizen Watch Co Ltd 突起電極およびその製造方法
US6936928B2 (en) * 2000-03-23 2005-08-30 Infineon Technologies Ag Semiconductor component and method for its production
JP2002237546A (ja) * 2001-02-08 2002-08-23 Sharp Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7524700B2 (en) 2009-04-28
JP4142041B2 (ja) 2008-08-27
US8207056B2 (en) 2012-06-26
US7601626B2 (en) 2009-10-13
TW200903577A (en) 2009-01-16
TWI336097B (en) 2011-01-11
KR100730848B1 (ko) 2007-06-20
TW200705537A (en) 2007-02-01
KR20060103138A (ko) 2006-09-28
JP2006303420A (ja) 2006-11-02
US20060216919A1 (en) 2006-09-28
US20090317969A1 (en) 2009-12-24
US20080206980A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
TWI450315B (zh) 半導體裝置之安裝方法
KR100643984B1 (ko) 반도체 장치의 실장 방법, 회로 기판, 전기 광학 장치 및전자 기기
JP4784304B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
US8796158B2 (en) Methods for forming circuit pattern forming region in an insulating substrate
TWI429339B (zh) 電路板用之基材、電路板以及電路板的製造方法
US8178968B2 (en) Electronic component
KR100707587B1 (ko) 전자 부품 실장체의 제조 방법 및 전기 광학 장치
US7190073B2 (en) Circuit film with bump, film package using the same, and related fabrication methods
JP2007250618A (ja) 電子部品実装構造体およびその製造方法
CN101562143B (zh) 半导体装置的制法、半导体装置的安装方法及安装结构
KR0149721B1 (ko) 이방성 도전 접착제를 사용한 집적회로 실장 방법
JP5169071B2 (ja) 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP4453533B2 (ja) 電子部品接続用突起電極およびその製造方法
JP2008124501A (ja) 半導体装置の実装方法及び実装構造
JP3283947B2 (ja) 半導体装置およびその製造方法
JP2004063628A (ja) 導電パターン形成方法、導電パターン形成基板、電気光学装置、及び電子機器
JPH06224256A (ja) 半導体装置
JP2006237412A (ja) 半導体装置の製造方法および電子機器の製造方法
JP2007042777A (ja) 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP2012079956A (ja) 半導体装置及び半導体装置の製造方法
JPWO2002078079A1 (ja) 半導体装置の実装体及びその製造方法
JP2008091611A (ja) 半導体装置、電子デバイス、及び、電子デバイスの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees