JP2004063628A - 導電パターン形成方法、導電パターン形成基板、電気光学装置、及び電子機器 - Google Patents
導電パターン形成方法、導電パターン形成基板、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2004063628A JP2004063628A JP2002217910A JP2002217910A JP2004063628A JP 2004063628 A JP2004063628 A JP 2004063628A JP 2002217910 A JP2002217910 A JP 2002217910A JP 2002217910 A JP2002217910 A JP 2002217910A JP 2004063628 A JP2004063628 A JP 2004063628A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- conductive
- insulating film
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Liquid Crystal (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】製造工程を簡略化すること。
【解決手段】ＩＴＯ膜６ａを下ガラス基板２上に形成し、感光性樹脂からなるＡＣＦレジスト膜７をＩＴＯ膜６ａに対してレジストし、ＡＣＦレジスト膜７を所定のマスクを用いて露光・現像する。次に、このレジストパターンに従い、前記ＩＴＯ膜６ａをエッチングにより除去する。これにより、配線パターン６上にＡＣＦレジスト膜７が形成された状態になり、このレジストは剥離する必要がない。このため、製造工程が簡略化される。
【選択図】 図３
【解決手段】ＩＴＯ膜６ａを下ガラス基板２上に形成し、感光性樹脂からなるＡＣＦレジスト膜７をＩＴＯ膜６ａに対してレジストし、ＡＣＦレジスト膜７を所定のマスクを用いて露光・現像する。次に、このレジストパターンに従い、前記ＩＴＯ膜６ａをエッチングにより除去する。これにより、配線パターン６上にＡＣＦレジスト膜７が形成された状態になり、このレジストは剥離する必要がない。このため、製造工程が簡略化される。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
この発明は、製造工程を簡略化できる配線パターン形成方法、基板および異方導電性レジスト材、並びに電子機器に関する。
【０００２】
【従来の技術】
図１１は、従来の液晶表示パネルにおけるドライバＩＣの実装形態の一例を示す説明図である。従来の液晶表示パネル５００において、ガラス基板５０１の実装領域にドライバＩＣ５０２をＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装する場合、ガラス基板５０１とドライバＩＣ５０２との間にＡＣＦ（異方導電性フィルム：Ａｎｉｓｏｔｏｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）５０３を介在させ、圧着加熱するようにしている。ＡＣＦ５０３は、絶縁性のエポキシ系熱硬化型樹脂の内部に２μｍ程度の多数の金属粒子５０６を混入した構成であり、このＡＣＦ５０３を圧着することで前記金属粒子同士が接触し、ガラス基板５０１の配線パターン５０４とドライバＩＣ５０２のバンプ５０５との間で電気的な導通が図られる。
【０００３】
図１２は、ガラス基板上に形成した配線パターン形成方法を示すフローチャートである。配線パターン５０４は、透明なＩＴＯ（Ｉｎｄｉｕｍ Ｔｈｉｎ Ｏｘｉｄｅ）膜により構成される。まずＩＴＯ膜を蒸着したガラス基板５０１を洗浄し（ステップＳ１）、その後、ＩＴＯ膜の表面にレジストをスピンコートにより塗布する（ステップＳ２）。続いて、このレジストを高温加熱して硬化させると共に（ステップＳ３）、所定のパターンを有するマスクを載せ、紫外光を照射することで露光を行なう（ステップＳ４）。これにより、紫外線の照射された部分のみが軟化し、それ以外は硬いままとなる。この軟化したレジストは、現像液により除去される（ステップＳ５）。
【０００４】
次に、現像後のガラス基板５０１を再び高温で焼き（ステップＳ６）、ウエットエッチングまたはドライエッチング工程にてレジストされていない部分のＩＴＯ膜を除去する（ステップＳ７）。そして、エッチング後のレジストは剥離液によって除去され（ステップＳ８）、この結果、ガラス基板５０１上に所定のＩＴＯ膜からなる配線パターン５０４が形成される。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の液晶表示パネル５００では、ガラス基板５０１上の配線パターン５０４を形成する工程を経て、当該ガラス基板５０１とドライバＩＣ５０２との間にＡＣＦ５０３を介在させて圧着するようにしているので、製造工程が複雑になるという問題点がある。
【０００６】
そこで、この発明は、上記に鑑みてなされたものであって、製造工程を簡略化できる配線パターン形成方法、基板および異方導電性レジスト材、並びに電子機器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の目的を達成するために、この発明による配線パターン形成方法は、導電膜を基板に形成する工程と、導電性粒子が混入された絶縁膜を、前記導電膜上に所定のパターンに形成する工程と、前記絶縁膜の非形成領域に位置する前記導電膜の部分をエッチングする工程とを含むことを特徴とする。
【０００８】
上記工程により形成した絶縁膜のパターンは、導電性粒子が混入し且つ導電膜上に形成されることになるので、例えば通常の配線パターン上に異方導電性膜を貼り付けたものと同じ機能を備えることになる。そして、この発明では、絶縁膜自体が導電膜をエッチングする際のレジストとなっているので、前記非形成領域の導電膜をエッチングした後に当該レジスト（絶縁膜）を除去する必要がなく、製造工程を簡略化できる。前記基板は、例えば液晶表示パネルの下ガラス基板や、電子部品をＡＣＦ接続するプリント基板等が該当する。
【０００９】
つぎの発明による配線パターン形成方法は、第１の導電膜を基板に形成する工程と、前記第１の導電膜上に前記第１の導電膜よりもシート抵抗値の低い第２の導電性膜を形成する工程と、導電粒子が混入された絶縁膜を、前記第２の導電膜上に所定のパターンに形成する工程と、前記絶縁膜の非形成領域に位置する前記第１の導電膜の部分および前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングする工程とを含むことを特徴とする。
【００１０】
上記工程で形成したパターンは、第１の導電膜の上にシート抵抗値の低い第２の導電膜を形成した状態となり、これら第１及び第２の導電膜はいずれもエッチングの際に絶縁膜で形成したレジストにより所定パターンに形成される。また、このレジスト膜として作用する絶縁膜は、第１及び第２の導電膜上に同パターンに積層されることになるが、除去の必要がない。このため、製造工程を簡略化できると共に当該絶縁膜を介して接続される電子部品と導電膜との間の接触抵抗が改善される。
【００１１】
つぎの発明による配線パターン形成方法は、上記構成において、前記絶縁膜は感光性を有し、前記絶縁膜は選択的に露光された後に現像されることによって所定のパターンに形成されていることを特徴とする。
【００１２】
絶縁膜を感光性の材料により構成し、選択的に露光し現像することで当該絶縁膜を所定パターンに形成するようにすれば、複雑で微細なパターンを容易に形成できる。
【００１３】
つぎの発明による配線パターン形成方法は、上記構成において、前記絶縁膜は液滴状の絶縁膜形成材料を吐出することによって所定のパターンに形成されていることを特徴とする。
【００１４】
この方法は、絶縁膜を簡単なパターンに形成する場合に特に有用である。即ち、露光、現像工程等が不要であるため、生産性が良くなる。例えば絶縁膜形成材料を吐出するものとしては、インクジェット装置が好適である。
【００１５】
つぎの発明による配線パターン形成方法は、上記構成において、更に、電子部品を実装する領域にレジストを設け、当該実装領域以外の前記絶縁膜を除去する工程を含むことを特徴とする請求項１〜４のいずれか一つに記載の導電パターン形成方法。
【００１６】
このように、絶縁膜が邪魔な場合、例えば前記実装領域以外は電子部品を導電膜のパターンに半田付けするとき等、実装領域をレジストして絶縁膜を当該実装領域のみ残し、他は除去できる。
【００１７】
つぎの発明による配線パターン形成方法は、上記構成において、更に、電子部品を実装する領域以外を、絶縁膜剥離液に浸漬し、当該領域以外の部分に形成された前記絶縁膜を除去する工程を含むことを特徴とする。
【００１８】
即ち、この発明では、レジスト剥離液に、絶縁膜が必要ない部分を浸漬することで、当該部分の絶縁膜を選択的に除去できる。これにより、別途、レジストを形成し除去する工程が不要になるので、製造工程をより簡略化できる。
【００１９】
つぎの発明による配線パターン形成方法は、基板上に第１の導電膜を含む配線パターンを形成する工程と、前記基板上及び前記配線パターン上にレジストを部分的に形成する工程と、前記レジストの非形成領域に当該配線パターンを保護するための第２の導電膜を形成する工程と、導電粒子が混入された絶縁膜を、前記配線パターンの形成領域に位置するように、前記第２の導電膜上に形成する工程と、前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングにより除去する工程とを含むことを特徴とする。
【００２０】
このようにすれば、基板の一部（例えば端部）の配線パターン上に別の導電膜（金メッキなど）、絶縁膜を形成できる。これにより、当該基板の一部にて接続を行なうことができる。
【００２１】
つぎの発明による配線パターン形成方法は、上記構成において、更に、前記レジストに、配線パターンを露出する開口部を形成する工程を含むことを特徴とする。
【００２２】
開口部の形成は、最後にレジスト上に別のレジストを設けて、剥離液により除去するようにしても良いし、絶縁膜に開口部を抜いたマスクを設け、当該ぜっつ円膜の形成、除去工程において除去するようにしても良い。このようにして配線パターンを露出しておけば、電子部品を半田付けできる。
【００２３】
つぎの発明による配線パターン形成方法は、上記構成において、基板上に導電膜を含む配線パターンを形成する工程と、前記配線パターンが露出する開口部を有するレジストを前記基板上及び前記配線パターン上に部分的に形成する工程と、前記レジストの非形成領域に当該配線パターンを保護するための第２の導電膜を形成する工程と、導電粒子が混入された絶縁膜を、前記配線パターンの形成領域に位置するように、前記第２の導電膜上に形成する工程と、前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングにより除去する工程とを含むことを特徴とする。
【００２４】
このようにすれば、開口部に露出する配線パターンの導電膜上に別の導電膜、および絶縁膜を形成できる。このため、開口部に加圧導電に適した電子部品を実装できる。
【００２５】
つぎの発明による導電パターン形成基板は、基板上に、所定のパターンに形成された導電膜と、前記導電膜上に略同一の形状にて積層され、且つ導電粒子を含む絶縁膜とを備えてことを特徴とする。
【００２６】
つぎの発明による導電パターン形成基板は、上記構成において、更に、前記導電膜と前記絶縁膜との間に、前記導電膜よりもシート抵抗値の低い第２の導電膜が介在することを特徴とする。
【００２７】
つぎの発明による導電パターン形成基板は、上記構成において、更に、前記導電膜と前記絶縁膜との間に、前記導電膜を保護するための第２の導電膜が介在することを特徴とする。
【００２８】
つぎの発明による電気光学装置は、上記の導電パターン形成基板と、前記基板に支持される電気光学物質を備えることを特徴とする。つぎの発明による電子機器は、上記の導電パターン形成基板を用いて接続を行なうことを特徴とする。
【００２９】
【発明の実施の形態】
以下、この発明につき図面を参照しつつ詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、この実施の形態の構成要件には、当業者により置換可能かつ容易なもの、或いは実質的に同一のものが含まれる。
【００３０】
（実施の形態１）
図１は、この発明の実施の形態１に係る液晶表示パネルを示す側面図である。図２は、図１に示した液晶表示パネルの平面図である。この液晶表示パネル１００は、上ガラス基板１と下ガラス基板２との間に液晶３を封入し、下ガラス基板２にドライバＩＣ４の実装領域５を有する。実装領域５には、ＩＴＯ膜からなる配線パターン６が形成されており、この配線パターン６上には当該配線パターン６と同じパターンを有するＡＣＦレジスト膜７が形成されている。このＡＣＦレジスト膜７は、熱硬化性および感光性の樹脂材に多数のＮｉや半田等の金属粒子を混入したものであり、通常のＡＣＦにレジスト機能を加えたものである。ＡＣＦレジスト膜７の上には、ドライバＩＣ４が載せられ、ＡＣＦレジスト膜７による圧着でドライバＩＣ４のバンプ８と配線パターン６とが電気的に導通する。
【００３１】
ＡＣＦレジスト膜の例としては、２μｍ程度のＮｉの微粒子を熱硬化型のエポキシ樹脂に混入したものを挙げることができる。レジスト材として用いるから、実際は液状のエポキシ樹脂にＮｉ微粒子が混入したものとなる。
【００３２】
次に、この液晶表示パネル１００の製造過程を説明する。図３は、液晶表示パネルの製造過程を示す説明図である。まず下ガラス基板２上にＩＴＯ膜６ａを蒸着し、洗浄した後、スピンコート法によりＡＣＦレジスト膜７を塗布する（同図（ａ））。続いてプリベーク工程を経て、ＡＣＦレジスト膜７を所定のパターンのマスクにより露光する。そして、現像液により軟化したＡＣＦレジスト膜７を除去し（同図（ｂ））、高温で加熱する。続いて、エッチングにより露出したＩＴＯ膜６ａを除去し（同図（ｃ），（ｃ−２））、所定の配線パターン６を得る。次に、ドライバＩＣ４の実装領域５にレジスト９を施し（同図（ｄ），（ｄ−２））、表示領域１０のＡＣＦレジスト膜７を除去し（同図（ｅ））、その後、当該レジスト９を取り除く（同図（ｆ））。これにより、ドライバＩＣ４の実装領域５の配線パターン６上にＡＣＦレジスト膜７が積層された状態になる。続いて、配線パターン６上にＡＣＦレジスト膜７を積層した状態で、この上にドライバＩＣ４を載せて加圧しながら加熱する。これにより、ＡＣＦレジスト膜７が軟化して金属粒子同士が接触し、引き続き加熱することでＡＣＦレジスト膜７が硬化し、ドライバＩＣ４が下ガラス基板２に圧着される。ドライバＩＣ４のバンプ８と下ガラス基板２の配線パターン６とは、ＡＣＦレジスト膜７により電気的に導通する。
【００３３】
以上の液晶表示パネル１００によれば、ＡＣＦをレジストとして用い、そのまま配線パターン６上に残して用いるため、ＡＣＦを配線パターン６上に別体として貼り付ける工程が不要であるため、液晶表示パネル１００の製造が容易になる。また、ＡＣＦレジスト膜７を一部剥離させる場合、下ガラス基板２の表示領域１０のみをレジスト剥離液に浸漬し（同図（ｇ））、選択的にレジスト剥離を行なうようにすれば、上記のように剥離工程で更にレジスト９を設け且つ除去する必要がない。このようにすれば、更に製造工程を簡略化できる。更に、この液晶表示パネル１００では、従来のようにＡＣＦをべたで用いることなく、配線パターン６上に当該配線パターン６と同じ形状を以って上下導通が図られている。即ち、隣接する導通部分の間にはＡＣＦ（金属粒子）が存在しないので、この間で金属粒子同士が接触し難くなり、それ故に隣接する配線パターン６同士が短絡し難くなる。このため、配線パターン６のピッチを狭くすることができる。
【００３４】
（実施の形態２）
図４は、この発明の実施の形態２に係る液晶表示パネルを示す側面図である。この液晶表示パネル２００は、上記実施の形態１の液晶表示パネル１００と略同一の構成であるが、ＩＴＯ膜６ａとＡＣＦレジスト膜７との間に金や錫等からなる金属膜２０１を設けた点が異なる。その他の構成は実施の形態１の液晶表示パネル１００と同様であるから、その説明を省略する。
【００３５】
図５は、この液晶表示パネルの製造工程を示す説明図である。上記同様に、下ガラス基板２上に、ＩＴＯ膜６ａ、金属膜２０１を形成し、その上にＡＣＦレジスト膜７を形成する（同図（ａ））。次に、このＡＣＦレジスト膜７を所定のマスクにより露光し、パターン化する（同図（ｂ））。次に、ＡＣＦレジスト膜７により露出した金属膜２０１をエッチングにより除去し（同図（ｃ））、引き続きＡＣＦレジスト膜７により露出したＩＴＯ膜６ａをエッチングにより除去する（同図（ｄ））。これにより、ＩＴＯ膜６ａの配線パターン６上に金属膜２０１およびＡＣＦレジスト膜７が形成される。表示領域１０のＡＣＦレジスト膜７は、上記同様にドライバＩＣ４の実装領域５に更にレジスト９を設け、ウエット剥離或いはドライ剥離により除去される。また、実装領域５にレジスト９を設けることなく、ガラス基板２の表示領域１０のみを剥離液に浸漬して除去するようにしても良い。続いて、ＡＣＦレジスト膜７の上にドライバＩＣ４を載せて加圧しながら加熱すると、ＡＣＦレジスト膜７が軟化して金属粒子同士が接触すると共に、温度上昇によりＡＣＦレジスト膜７が硬化し、ドライバＩＣ４が下ガラス基板２に圧着される。ドライバＩＣ４のバンプ８と下ガラス基板２の配線パターン６とは、ＡＣＦレジスト膜７により電気的に導通する。
【００３６】
以上の液晶表示パネル２００によれば、ＩＴＯ膜６ａとＡＣＦレジスト膜７との間に金属膜２０１を設けることで接触抵抗の低減を図ることがあるが、そのような構成でも、ＡＣＦをレジストとして用い、そのまま配線パターン６上に残して用いるため、ＡＣＦを配線パターン６上に別体として貼り付ける工程が不要である。このため、液晶表示パネル２００の製造が容易になる。また、ＡＣＦレジスト膜７を一部剥離させる場合、下ガラス基板２の表示領域１０のみをレジスト剥離液に浸漬し、選択的にレジスト剥離を行なうようにすれば、上記のように剥離工程で更にレジスト９を設け且つ除去する必要がない。このようにすれば、更に製造工程を簡略化できる。
【００３７】
なお、上記実施の形態２では、ＩＴＯ膜６ａの上に金属膜２０１を形成しているが、反対に金属膜２０１を下ガラス基板２上に形成し、この上にＩＴＯ膜６ａを形成するようにしても良い。
【００３８】
（実施の形態３）
図６は、この発明の実施の形態３に係るＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を示す断面図である。図７は、図６に示したＦＰＣの平面図である。このＦＰＣ３００は、フィルム３０１の全面に銅箔からなる配線パターン３０２を有し、その配線パターン３０２の両端を残してソルダーレジスト膜３０３によりレジストし、当該両端の配線パターン３０２の上に金メッキ３０４、ＡＣＦレジスト膜３０５を積層した構成である。
【００３９】
図８は、このＦＰＣの製造工程を示す説明図である。まず配線パターン３０２が形成されたフィルム３０１の上面に両端を残してソルダーレジスト膜３０３を形成する（同図（ａ））。ソルダーレジスト膜３０３は、塗布によって形成できる。次に、フィルム３０１の両端に金メッキ３０４を施す（同図（ｂ））。金メッキ３０４は、無電解メッキ工程により行い、フィルム３０１の両端に略同時にメッキ層を形成するには、図９に例示するように、フィルム３０１を湾曲させてメッキ槽３５０に浸漬させるのが好ましい。このようにすれば、全面に金メッキ３０４を施す必要がないので、経済的である。
【００４０】
続いて、フィルム３０１の上面にＡＣＦレジスト膜３０５を塗布する（同図（ｃ））。この場合、全面に塗布しても良いし、図示しないが金メッキ３０４の上面にのみ塗布しても良い。次に、所定のマスクパターンにより露光し、ＡＣＦレジスト膜３０５を配線パターン３０２に対応させて残す（同図（ｄ），（ｅ））。そして、エッチングにより露出している金メッキ３０４を除去する。これにより、配線パターン３０２上に、金メッキ３０４、ＡＣＦレジスト膜３０５が積層された状態となる（同図（ｆ））。
【００４１】
このようにして製造したＦＰＣ３００は、両端部で回路基板同士を接続できる。具体的には、液晶表示パネルの電極パターンと、プリント板（ＰＣＢ）の電極パターンとの間に渡し、それぞれの電極パターンにＡＣＦ接続することで両者を接続できる。また、この実施の形態３では、ＦＰＣ３００の両端にＡＣＦレジスト膜３０５を形成したが、一端のみにＡＣＦレジスト膜３０５を形成しても良い（図示省略）。その際の他端は、ソルダーレジスト膜３０３を除去して銅箔の配線パターン３０２を接続対象に半田付けすることになる。
【００４２】
また、図１０に示すように、ソルダーレジスト膜３０３にドライバＩＣ等の電子部品を実装するための開口部３１０を設けても良い。ソルダーレジスト膜３０３を除去した開口部３１０には、電子部品と接続する配線パターン３１１が露出する。この配線パターン３１１に、電子部品を半田付けする。また、この開口部３１０に露出する配線パターン３１１上にＡＣＦレジスト膜を形成しても良い。このＡＣＦレジスト膜は、図８に示したフィルム３０１の上面に形成され、配線パターン３１１の形状をしたマスクにより露光すれば、当該配線パターン３１１上にＡＣＦレジスト膜が残る。この場合は、ＩＣチップ等のＡＣＦ接続部品の実装に好適である。
【００４３】
なお、上記実施の形態１〜３では、ＡＣＦレジスト膜を感光性樹脂で形成し、露光および現像の工程を経て所定のパターンを形成するようにしたが、ＡＣＦレジスト膜のパターン形成方法はこれに限定されない。例えば液滴状の絶縁膜形成材料を吐出することにより、直に所定パターンを形成するようにしても良い。そのような場合は、公知のインクジェットプリンターを用い、インクの代わりに当該ＡＣＦレジスト材を吐出するのが好ましい。また、ディスペンサーヘッドを所定パターンに沿って移動させ、ＡＣＦレジスト材を塗布するようにしても良い（図示省略）。
【００４４】
また、上記液晶表示パネル１００を用いて電子機器を構成すれば、その製造工程を簡略化できる。また、上記ＦＰＣ３００を用いて電子機器を構成しても、製造工程を簡略化できる。電子機器には、液晶テレビ、パーソナルコンピュータ、携帯電話、プロジェクター等が含まれる。
【００４５】
また、電気光学装置としては、有機エレクロトルミネッセンス装置、無機エレクロトルミネッセンス装置、電気泳動ディスプレイ装置、プラズマディスプレイ装置、電界放出ディスプレイ装置（フィールドエミッションディスプレイ装置）、ＬＥＤ表示装置（ライトエミッティングダイオードディスプレイ装置）等にも適用可能である。
【００４６】
【発明の効果】
以上説明したように、この発明の配線パターン形成方法では、導電膜を基板に形成する工程と、導電性粒子が混入された絶縁膜を、前記導電膜上に所定のパターンに形成する工程と、前記絶縁膜の非形成領域に位置する前記導電膜の部分をエッチングする工程とを含む。また、この発明の導電パターン形成基板では、基板上に、所定のパターンに形成された導電膜と、前記導電膜上に略同一の形状にて積層され、且つ導電粒子を含む絶縁膜とを備えている。このため、製造工程を簡略化できる。
【００４７】
また、この発明の配線パターン形成方法では、第１の導電膜を基板に形成する工程と、前記第１の導電膜上に前記第１の導電膜よりもシート抵抗値の低い第２の導電性膜を形成する工程と、導電粒子が混入された絶縁膜を、前記第２の導電膜上に所定のパターンに形成する工程と、前記絶縁膜の非形成領域に位置する前記第１の導電膜の部分および前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングする工程とを含む。また、この発明の導電パターン形成基板では、導電膜と前記絶縁膜との間に、前記導電膜よりもシート抵抗値の低い第２の導電膜が介在させている。このため、製造工程を簡略化できると共に当該絶縁膜を介して接続される電子部品と導電膜との間の接触抵抗が改善される。
【００４８】
また、この発明の配線パターン形成方法では、上記絶縁膜が感光性を有し、当該絶縁膜が選択的に露光された後に現像されることによって所定のパターンに形成されるので、複雑で微細なパターンを容易に形成できる。
【００４９】
また、この発明の配線パターン形成方法では、上記絶縁膜は液滴状の絶縁膜形成材料を吐出することによって所定のパターンに形成されているので、露光、現像工程等が不要で、生産性が良い。
【００５０】
また、この発明の配線パターン形成方法では、電子部品を実装する領域にレジストを設け、当該実装領域以外の前記絶縁膜を除去する工程を含むので、必要部分に絶縁膜を残すことができる。
【００５１】
また、この発明の配線パターン形成方法では、電子部品を実装する領域以外を、絶縁膜剥離液に浸漬し、当該領域以外の部分に形成された前記絶縁膜を除去する工程を含むので、簡単な工程で特定部分の異方導電性レジスト膜を除去できる。
【００５２】
また、この発明の配線パターン形成方法では、基板上に第１の導電膜を含む配線パターンを形成する工程と、前記基板上及び前記配線パターン上にレジストを部分的に形成する工程と、前記レジストの非形成領域に当該配線パターンを保護するための第２の導電膜を形成する工程と、導電粒子が混入された絶縁膜を、前記配線パターンの形成領域に位置するように、前記第２の導電膜上に形成する工程と、前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングにより除去する工程とを含むので、配線パターンの形成工程を簡略化できる。
【００５３】
また、この発明の配線パターン形成方法では、更に、前記レジストに、配線パターンを露出する開口部を形成する工程を含むので、半田付け電子部品を実装できる。
【００５４】
また、この発明の配線パターン形成方法では、基板上に導電膜を含む配線パターンを形成する工程と、前記配線パターンが露出する開口部を有するレジストを前記基板上及び前記配線パターン上に部分的に形成する工程と、前記レジストの非形成領域に当該配線パターンを保護するための第２の導電膜を形成する工程と、導電粒子が混入された絶縁膜を、前記配線パターンの形成領域に位置するように、前記第２の導電膜上に形成する工程と、前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングにより除去する工程とを含むので、開口部に加圧導電に適した電子部品を実装できる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係る液晶表示パネルを示す側面図である。
【図２】図１に示した液晶表示パネルの平面図である。
【図３】液晶表示パネルの製造過程を示す説明図である。
【図４】この発明の実施の形態２に係る液晶表示パネルを示す側面図である。
【図５】液晶表示パネルの製造工程を示す説明図である。
【図６】この発明の実施の形態３に係るＦＰＣを示す断面図である。
【図７】図６に示したＦＰＣの平面図である。
【図８】ＦＰＣの製造工程を示す説明図である。
【図９】金メッキの形成手法を示す説明図である。
【図１０】図６のＦＰＣの変形例を示す平面図である。
【図１１】従来の液晶表示パネルにおけるドライバＩＣの実装形態の一例を示す説明図である。
【図１２】ガラス基板上に形成した配線パターン形成方法を示すフローチャートである。
【符号の説明】
１００ 液晶表示パネル
１ 上ガラス基板
２ 下ガラス基板
３ 液晶
４ ドライバＩＣ
５ 実装領域
６ 配線パターン
７ ＡＣＦレジスト膜
８ バンプ
【発明の属する技術分野】
この発明は、製造工程を簡略化できる配線パターン形成方法、基板および異方導電性レジスト材、並びに電子機器に関する。
【０００２】
【従来の技術】
図１１は、従来の液晶表示パネルにおけるドライバＩＣの実装形態の一例を示す説明図である。従来の液晶表示パネル５００において、ガラス基板５０１の実装領域にドライバＩＣ５０２をＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）実装する場合、ガラス基板５０１とドライバＩＣ５０２との間にＡＣＦ（異方導電性フィルム：Ａｎｉｓｏｔｏｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）５０３を介在させ、圧着加熱するようにしている。ＡＣＦ５０３は、絶縁性のエポキシ系熱硬化型樹脂の内部に２μｍ程度の多数の金属粒子５０６を混入した構成であり、このＡＣＦ５０３を圧着することで前記金属粒子同士が接触し、ガラス基板５０１の配線パターン５０４とドライバＩＣ５０２のバンプ５０５との間で電気的な導通が図られる。
【０００３】
図１２は、ガラス基板上に形成した配線パターン形成方法を示すフローチャートである。配線パターン５０４は、透明なＩＴＯ（Ｉｎｄｉｕｍ Ｔｈｉｎ Ｏｘｉｄｅ）膜により構成される。まずＩＴＯ膜を蒸着したガラス基板５０１を洗浄し（ステップＳ１）、その後、ＩＴＯ膜の表面にレジストをスピンコートにより塗布する（ステップＳ２）。続いて、このレジストを高温加熱して硬化させると共に（ステップＳ３）、所定のパターンを有するマスクを載せ、紫外光を照射することで露光を行なう（ステップＳ４）。これにより、紫外線の照射された部分のみが軟化し、それ以外は硬いままとなる。この軟化したレジストは、現像液により除去される（ステップＳ５）。
【０００４】
次に、現像後のガラス基板５０１を再び高温で焼き（ステップＳ６）、ウエットエッチングまたはドライエッチング工程にてレジストされていない部分のＩＴＯ膜を除去する（ステップＳ７）。そして、エッチング後のレジストは剥離液によって除去され（ステップＳ８）、この結果、ガラス基板５０１上に所定のＩＴＯ膜からなる配線パターン５０４が形成される。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の液晶表示パネル５００では、ガラス基板５０１上の配線パターン５０４を形成する工程を経て、当該ガラス基板５０１とドライバＩＣ５０２との間にＡＣＦ５０３を介在させて圧着するようにしているので、製造工程が複雑になるという問題点がある。
【０００６】
そこで、この発明は、上記に鑑みてなされたものであって、製造工程を簡略化できる配線パターン形成方法、基板および異方導電性レジスト材、並びに電子機器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述の目的を達成するために、この発明による配線パターン形成方法は、導電膜を基板に形成する工程と、導電性粒子が混入された絶縁膜を、前記導電膜上に所定のパターンに形成する工程と、前記絶縁膜の非形成領域に位置する前記導電膜の部分をエッチングする工程とを含むことを特徴とする。
【０００８】
上記工程により形成した絶縁膜のパターンは、導電性粒子が混入し且つ導電膜上に形成されることになるので、例えば通常の配線パターン上に異方導電性膜を貼り付けたものと同じ機能を備えることになる。そして、この発明では、絶縁膜自体が導電膜をエッチングする際のレジストとなっているので、前記非形成領域の導電膜をエッチングした後に当該レジスト（絶縁膜）を除去する必要がなく、製造工程を簡略化できる。前記基板は、例えば液晶表示パネルの下ガラス基板や、電子部品をＡＣＦ接続するプリント基板等が該当する。
【０００９】
つぎの発明による配線パターン形成方法は、第１の導電膜を基板に形成する工程と、前記第１の導電膜上に前記第１の導電膜よりもシート抵抗値の低い第２の導電性膜を形成する工程と、導電粒子が混入された絶縁膜を、前記第２の導電膜上に所定のパターンに形成する工程と、前記絶縁膜の非形成領域に位置する前記第１の導電膜の部分および前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングする工程とを含むことを特徴とする。
【００１０】
上記工程で形成したパターンは、第１の導電膜の上にシート抵抗値の低い第２の導電膜を形成した状態となり、これら第１及び第２の導電膜はいずれもエッチングの際に絶縁膜で形成したレジストにより所定パターンに形成される。また、このレジスト膜として作用する絶縁膜は、第１及び第２の導電膜上に同パターンに積層されることになるが、除去の必要がない。このため、製造工程を簡略化できると共に当該絶縁膜を介して接続される電子部品と導電膜との間の接触抵抗が改善される。
【００１１】
つぎの発明による配線パターン形成方法は、上記構成において、前記絶縁膜は感光性を有し、前記絶縁膜は選択的に露光された後に現像されることによって所定のパターンに形成されていることを特徴とする。
【００１２】
絶縁膜を感光性の材料により構成し、選択的に露光し現像することで当該絶縁膜を所定パターンに形成するようにすれば、複雑で微細なパターンを容易に形成できる。
【００１３】
つぎの発明による配線パターン形成方法は、上記構成において、前記絶縁膜は液滴状の絶縁膜形成材料を吐出することによって所定のパターンに形成されていることを特徴とする。
【００１４】
この方法は、絶縁膜を簡単なパターンに形成する場合に特に有用である。即ち、露光、現像工程等が不要であるため、生産性が良くなる。例えば絶縁膜形成材料を吐出するものとしては、インクジェット装置が好適である。
【００１５】
つぎの発明による配線パターン形成方法は、上記構成において、更に、電子部品を実装する領域にレジストを設け、当該実装領域以外の前記絶縁膜を除去する工程を含むことを特徴とする請求項１〜４のいずれか一つに記載の導電パターン形成方法。
【００１６】
このように、絶縁膜が邪魔な場合、例えば前記実装領域以外は電子部品を導電膜のパターンに半田付けするとき等、実装領域をレジストして絶縁膜を当該実装領域のみ残し、他は除去できる。
【００１７】
つぎの発明による配線パターン形成方法は、上記構成において、更に、電子部品を実装する領域以外を、絶縁膜剥離液に浸漬し、当該領域以外の部分に形成された前記絶縁膜を除去する工程を含むことを特徴とする。
【００１８】
即ち、この発明では、レジスト剥離液に、絶縁膜が必要ない部分を浸漬することで、当該部分の絶縁膜を選択的に除去できる。これにより、別途、レジストを形成し除去する工程が不要になるので、製造工程をより簡略化できる。
【００１９】
つぎの発明による配線パターン形成方法は、基板上に第１の導電膜を含む配線パターンを形成する工程と、前記基板上及び前記配線パターン上にレジストを部分的に形成する工程と、前記レジストの非形成領域に当該配線パターンを保護するための第２の導電膜を形成する工程と、導電粒子が混入された絶縁膜を、前記配線パターンの形成領域に位置するように、前記第２の導電膜上に形成する工程と、前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングにより除去する工程とを含むことを特徴とする。
【００２０】
このようにすれば、基板の一部（例えば端部）の配線パターン上に別の導電膜（金メッキなど）、絶縁膜を形成できる。これにより、当該基板の一部にて接続を行なうことができる。
【００２１】
つぎの発明による配線パターン形成方法は、上記構成において、更に、前記レジストに、配線パターンを露出する開口部を形成する工程を含むことを特徴とする。
【００２２】
開口部の形成は、最後にレジスト上に別のレジストを設けて、剥離液により除去するようにしても良いし、絶縁膜に開口部を抜いたマスクを設け、当該ぜっつ円膜の形成、除去工程において除去するようにしても良い。このようにして配線パターンを露出しておけば、電子部品を半田付けできる。
【００２３】
つぎの発明による配線パターン形成方法は、上記構成において、基板上に導電膜を含む配線パターンを形成する工程と、前記配線パターンが露出する開口部を有するレジストを前記基板上及び前記配線パターン上に部分的に形成する工程と、前記レジストの非形成領域に当該配線パターンを保護するための第２の導電膜を形成する工程と、導電粒子が混入された絶縁膜を、前記配線パターンの形成領域に位置するように、前記第２の導電膜上に形成する工程と、前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングにより除去する工程とを含むことを特徴とする。
【００２４】
このようにすれば、開口部に露出する配線パターンの導電膜上に別の導電膜、および絶縁膜を形成できる。このため、開口部に加圧導電に適した電子部品を実装できる。
【００２５】
つぎの発明による導電パターン形成基板は、基板上に、所定のパターンに形成された導電膜と、前記導電膜上に略同一の形状にて積層され、且つ導電粒子を含む絶縁膜とを備えてことを特徴とする。
【００２６】
つぎの発明による導電パターン形成基板は、上記構成において、更に、前記導電膜と前記絶縁膜との間に、前記導電膜よりもシート抵抗値の低い第２の導電膜が介在することを特徴とする。
【００２７】
つぎの発明による導電パターン形成基板は、上記構成において、更に、前記導電膜と前記絶縁膜との間に、前記導電膜を保護するための第２の導電膜が介在することを特徴とする。
【００２８】
つぎの発明による電気光学装置は、上記の導電パターン形成基板と、前記基板に支持される電気光学物質を備えることを特徴とする。つぎの発明による電子機器は、上記の導電パターン形成基板を用いて接続を行なうことを特徴とする。
【００２９】
【発明の実施の形態】
以下、この発明につき図面を参照しつつ詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、この実施の形態の構成要件には、当業者により置換可能かつ容易なもの、或いは実質的に同一のものが含まれる。
【００３０】
（実施の形態１）
図１は、この発明の実施の形態１に係る液晶表示パネルを示す側面図である。図２は、図１に示した液晶表示パネルの平面図である。この液晶表示パネル１００は、上ガラス基板１と下ガラス基板２との間に液晶３を封入し、下ガラス基板２にドライバＩＣ４の実装領域５を有する。実装領域５には、ＩＴＯ膜からなる配線パターン６が形成されており、この配線パターン６上には当該配線パターン６と同じパターンを有するＡＣＦレジスト膜７が形成されている。このＡＣＦレジスト膜７は、熱硬化性および感光性の樹脂材に多数のＮｉや半田等の金属粒子を混入したものであり、通常のＡＣＦにレジスト機能を加えたものである。ＡＣＦレジスト膜７の上には、ドライバＩＣ４が載せられ、ＡＣＦレジスト膜７による圧着でドライバＩＣ４のバンプ８と配線パターン６とが電気的に導通する。
【００３１】
ＡＣＦレジスト膜の例としては、２μｍ程度のＮｉの微粒子を熱硬化型のエポキシ樹脂に混入したものを挙げることができる。レジスト材として用いるから、実際は液状のエポキシ樹脂にＮｉ微粒子が混入したものとなる。
【００３２】
次に、この液晶表示パネル１００の製造過程を説明する。図３は、液晶表示パネルの製造過程を示す説明図である。まず下ガラス基板２上にＩＴＯ膜６ａを蒸着し、洗浄した後、スピンコート法によりＡＣＦレジスト膜７を塗布する（同図（ａ））。続いてプリベーク工程を経て、ＡＣＦレジスト膜７を所定のパターンのマスクにより露光する。そして、現像液により軟化したＡＣＦレジスト膜７を除去し（同図（ｂ））、高温で加熱する。続いて、エッチングにより露出したＩＴＯ膜６ａを除去し（同図（ｃ），（ｃ−２））、所定の配線パターン６を得る。次に、ドライバＩＣ４の実装領域５にレジスト９を施し（同図（ｄ），（ｄ−２））、表示領域１０のＡＣＦレジスト膜７を除去し（同図（ｅ））、その後、当該レジスト９を取り除く（同図（ｆ））。これにより、ドライバＩＣ４の実装領域５の配線パターン６上にＡＣＦレジスト膜７が積層された状態になる。続いて、配線パターン６上にＡＣＦレジスト膜７を積層した状態で、この上にドライバＩＣ４を載せて加圧しながら加熱する。これにより、ＡＣＦレジスト膜７が軟化して金属粒子同士が接触し、引き続き加熱することでＡＣＦレジスト膜７が硬化し、ドライバＩＣ４が下ガラス基板２に圧着される。ドライバＩＣ４のバンプ８と下ガラス基板２の配線パターン６とは、ＡＣＦレジスト膜７により電気的に導通する。
【００３３】
以上の液晶表示パネル１００によれば、ＡＣＦをレジストとして用い、そのまま配線パターン６上に残して用いるため、ＡＣＦを配線パターン６上に別体として貼り付ける工程が不要であるため、液晶表示パネル１００の製造が容易になる。また、ＡＣＦレジスト膜７を一部剥離させる場合、下ガラス基板２の表示領域１０のみをレジスト剥離液に浸漬し（同図（ｇ））、選択的にレジスト剥離を行なうようにすれば、上記のように剥離工程で更にレジスト９を設け且つ除去する必要がない。このようにすれば、更に製造工程を簡略化できる。更に、この液晶表示パネル１００では、従来のようにＡＣＦをべたで用いることなく、配線パターン６上に当該配線パターン６と同じ形状を以って上下導通が図られている。即ち、隣接する導通部分の間にはＡＣＦ（金属粒子）が存在しないので、この間で金属粒子同士が接触し難くなり、それ故に隣接する配線パターン６同士が短絡し難くなる。このため、配線パターン６のピッチを狭くすることができる。
【００３４】
（実施の形態２）
図４は、この発明の実施の形態２に係る液晶表示パネルを示す側面図である。この液晶表示パネル２００は、上記実施の形態１の液晶表示パネル１００と略同一の構成であるが、ＩＴＯ膜６ａとＡＣＦレジスト膜７との間に金や錫等からなる金属膜２０１を設けた点が異なる。その他の構成は実施の形態１の液晶表示パネル１００と同様であるから、その説明を省略する。
【００３５】
図５は、この液晶表示パネルの製造工程を示す説明図である。上記同様に、下ガラス基板２上に、ＩＴＯ膜６ａ、金属膜２０１を形成し、その上にＡＣＦレジスト膜７を形成する（同図（ａ））。次に、このＡＣＦレジスト膜７を所定のマスクにより露光し、パターン化する（同図（ｂ））。次に、ＡＣＦレジスト膜７により露出した金属膜２０１をエッチングにより除去し（同図（ｃ））、引き続きＡＣＦレジスト膜７により露出したＩＴＯ膜６ａをエッチングにより除去する（同図（ｄ））。これにより、ＩＴＯ膜６ａの配線パターン６上に金属膜２０１およびＡＣＦレジスト膜７が形成される。表示領域１０のＡＣＦレジスト膜７は、上記同様にドライバＩＣ４の実装領域５に更にレジスト９を設け、ウエット剥離或いはドライ剥離により除去される。また、実装領域５にレジスト９を設けることなく、ガラス基板２の表示領域１０のみを剥離液に浸漬して除去するようにしても良い。続いて、ＡＣＦレジスト膜７の上にドライバＩＣ４を載せて加圧しながら加熱すると、ＡＣＦレジスト膜７が軟化して金属粒子同士が接触すると共に、温度上昇によりＡＣＦレジスト膜７が硬化し、ドライバＩＣ４が下ガラス基板２に圧着される。ドライバＩＣ４のバンプ８と下ガラス基板２の配線パターン６とは、ＡＣＦレジスト膜７により電気的に導通する。
【００３６】
以上の液晶表示パネル２００によれば、ＩＴＯ膜６ａとＡＣＦレジスト膜７との間に金属膜２０１を設けることで接触抵抗の低減を図ることがあるが、そのような構成でも、ＡＣＦをレジストとして用い、そのまま配線パターン６上に残して用いるため、ＡＣＦを配線パターン６上に別体として貼り付ける工程が不要である。このため、液晶表示パネル２００の製造が容易になる。また、ＡＣＦレジスト膜７を一部剥離させる場合、下ガラス基板２の表示領域１０のみをレジスト剥離液に浸漬し、選択的にレジスト剥離を行なうようにすれば、上記のように剥離工程で更にレジスト９を設け且つ除去する必要がない。このようにすれば、更に製造工程を簡略化できる。
【００３７】
なお、上記実施の形態２では、ＩＴＯ膜６ａの上に金属膜２０１を形成しているが、反対に金属膜２０１を下ガラス基板２上に形成し、この上にＩＴＯ膜６ａを形成するようにしても良い。
【００３８】
（実施の形態３）
図６は、この発明の実施の形態３に係るＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を示す断面図である。図７は、図６に示したＦＰＣの平面図である。このＦＰＣ３００は、フィルム３０１の全面に銅箔からなる配線パターン３０２を有し、その配線パターン３０２の両端を残してソルダーレジスト膜３０３によりレジストし、当該両端の配線パターン３０２の上に金メッキ３０４、ＡＣＦレジスト膜３０５を積層した構成である。
【００３９】
図８は、このＦＰＣの製造工程を示す説明図である。まず配線パターン３０２が形成されたフィルム３０１の上面に両端を残してソルダーレジスト膜３０３を形成する（同図（ａ））。ソルダーレジスト膜３０３は、塗布によって形成できる。次に、フィルム３０１の両端に金メッキ３０４を施す（同図（ｂ））。金メッキ３０４は、無電解メッキ工程により行い、フィルム３０１の両端に略同時にメッキ層を形成するには、図９に例示するように、フィルム３０１を湾曲させてメッキ槽３５０に浸漬させるのが好ましい。このようにすれば、全面に金メッキ３０４を施す必要がないので、経済的である。
【００４０】
続いて、フィルム３０１の上面にＡＣＦレジスト膜３０５を塗布する（同図（ｃ））。この場合、全面に塗布しても良いし、図示しないが金メッキ３０４の上面にのみ塗布しても良い。次に、所定のマスクパターンにより露光し、ＡＣＦレジスト膜３０５を配線パターン３０２に対応させて残す（同図（ｄ），（ｅ））。そして、エッチングにより露出している金メッキ３０４を除去する。これにより、配線パターン３０２上に、金メッキ３０４、ＡＣＦレジスト膜３０５が積層された状態となる（同図（ｆ））。
【００４１】
このようにして製造したＦＰＣ３００は、両端部で回路基板同士を接続できる。具体的には、液晶表示パネルの電極パターンと、プリント板（ＰＣＢ）の電極パターンとの間に渡し、それぞれの電極パターンにＡＣＦ接続することで両者を接続できる。また、この実施の形態３では、ＦＰＣ３００の両端にＡＣＦレジスト膜３０５を形成したが、一端のみにＡＣＦレジスト膜３０５を形成しても良い（図示省略）。その際の他端は、ソルダーレジスト膜３０３を除去して銅箔の配線パターン３０２を接続対象に半田付けすることになる。
【００４２】
また、図１０に示すように、ソルダーレジスト膜３０３にドライバＩＣ等の電子部品を実装するための開口部３１０を設けても良い。ソルダーレジスト膜３０３を除去した開口部３１０には、電子部品と接続する配線パターン３１１が露出する。この配線パターン３１１に、電子部品を半田付けする。また、この開口部３１０に露出する配線パターン３１１上にＡＣＦレジスト膜を形成しても良い。このＡＣＦレジスト膜は、図８に示したフィルム３０１の上面に形成され、配線パターン３１１の形状をしたマスクにより露光すれば、当該配線パターン３１１上にＡＣＦレジスト膜が残る。この場合は、ＩＣチップ等のＡＣＦ接続部品の実装に好適である。
【００４３】
なお、上記実施の形態１〜３では、ＡＣＦレジスト膜を感光性樹脂で形成し、露光および現像の工程を経て所定のパターンを形成するようにしたが、ＡＣＦレジスト膜のパターン形成方法はこれに限定されない。例えば液滴状の絶縁膜形成材料を吐出することにより、直に所定パターンを形成するようにしても良い。そのような場合は、公知のインクジェットプリンターを用い、インクの代わりに当該ＡＣＦレジスト材を吐出するのが好ましい。また、ディスペンサーヘッドを所定パターンに沿って移動させ、ＡＣＦレジスト材を塗布するようにしても良い（図示省略）。
【００４４】
また、上記液晶表示パネル１００を用いて電子機器を構成すれば、その製造工程を簡略化できる。また、上記ＦＰＣ３００を用いて電子機器を構成しても、製造工程を簡略化できる。電子機器には、液晶テレビ、パーソナルコンピュータ、携帯電話、プロジェクター等が含まれる。
【００４５】
また、電気光学装置としては、有機エレクロトルミネッセンス装置、無機エレクロトルミネッセンス装置、電気泳動ディスプレイ装置、プラズマディスプレイ装置、電界放出ディスプレイ装置（フィールドエミッションディスプレイ装置）、ＬＥＤ表示装置（ライトエミッティングダイオードディスプレイ装置）等にも適用可能である。
【００４６】
【発明の効果】
以上説明したように、この発明の配線パターン形成方法では、導電膜を基板に形成する工程と、導電性粒子が混入された絶縁膜を、前記導電膜上に所定のパターンに形成する工程と、前記絶縁膜の非形成領域に位置する前記導電膜の部分をエッチングする工程とを含む。また、この発明の導電パターン形成基板では、基板上に、所定のパターンに形成された導電膜と、前記導電膜上に略同一の形状にて積層され、且つ導電粒子を含む絶縁膜とを備えている。このため、製造工程を簡略化できる。
【００４７】
また、この発明の配線パターン形成方法では、第１の導電膜を基板に形成する工程と、前記第１の導電膜上に前記第１の導電膜よりもシート抵抗値の低い第２の導電性膜を形成する工程と、導電粒子が混入された絶縁膜を、前記第２の導電膜上に所定のパターンに形成する工程と、前記絶縁膜の非形成領域に位置する前記第１の導電膜の部分および前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングする工程とを含む。また、この発明の導電パターン形成基板では、導電膜と前記絶縁膜との間に、前記導電膜よりもシート抵抗値の低い第２の導電膜が介在させている。このため、製造工程を簡略化できると共に当該絶縁膜を介して接続される電子部品と導電膜との間の接触抵抗が改善される。
【００４８】
また、この発明の配線パターン形成方法では、上記絶縁膜が感光性を有し、当該絶縁膜が選択的に露光された後に現像されることによって所定のパターンに形成されるので、複雑で微細なパターンを容易に形成できる。
【００４９】
また、この発明の配線パターン形成方法では、上記絶縁膜は液滴状の絶縁膜形成材料を吐出することによって所定のパターンに形成されているので、露光、現像工程等が不要で、生産性が良い。
【００５０】
また、この発明の配線パターン形成方法では、電子部品を実装する領域にレジストを設け、当該実装領域以外の前記絶縁膜を除去する工程を含むので、必要部分に絶縁膜を残すことができる。
【００５１】
また、この発明の配線パターン形成方法では、電子部品を実装する領域以外を、絶縁膜剥離液に浸漬し、当該領域以外の部分に形成された前記絶縁膜を除去する工程を含むので、簡単な工程で特定部分の異方導電性レジスト膜を除去できる。
【００５２】
また、この発明の配線パターン形成方法では、基板上に第１の導電膜を含む配線パターンを形成する工程と、前記基板上及び前記配線パターン上にレジストを部分的に形成する工程と、前記レジストの非形成領域に当該配線パターンを保護するための第２の導電膜を形成する工程と、導電粒子が混入された絶縁膜を、前記配線パターンの形成領域に位置するように、前記第２の導電膜上に形成する工程と、前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングにより除去する工程とを含むので、配線パターンの形成工程を簡略化できる。
【００５３】
また、この発明の配線パターン形成方法では、更に、前記レジストに、配線パターンを露出する開口部を形成する工程を含むので、半田付け電子部品を実装できる。
【００５４】
また、この発明の配線パターン形成方法では、基板上に導電膜を含む配線パターンを形成する工程と、前記配線パターンが露出する開口部を有するレジストを前記基板上及び前記配線パターン上に部分的に形成する工程と、前記レジストの非形成領域に当該配線パターンを保護するための第２の導電膜を形成する工程と、導電粒子が混入された絶縁膜を、前記配線パターンの形成領域に位置するように、前記第２の導電膜上に形成する工程と、前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングにより除去する工程とを含むので、開口部に加圧導電に適した電子部品を実装できる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係る液晶表示パネルを示す側面図である。
【図２】図１に示した液晶表示パネルの平面図である。
【図３】液晶表示パネルの製造過程を示す説明図である。
【図４】この発明の実施の形態２に係る液晶表示パネルを示す側面図である。
【図５】液晶表示パネルの製造工程を示す説明図である。
【図６】この発明の実施の形態３に係るＦＰＣを示す断面図である。
【図７】図６に示したＦＰＣの平面図である。
【図８】ＦＰＣの製造工程を示す説明図である。
【図９】金メッキの形成手法を示す説明図である。
【図１０】図６のＦＰＣの変形例を示す平面図である。
【図１１】従来の液晶表示パネルにおけるドライバＩＣの実装形態の一例を示す説明図である。
【図１２】ガラス基板上に形成した配線パターン形成方法を示すフローチャートである。
【符号の説明】
１００ 液晶表示パネル
１ 上ガラス基板
２ 下ガラス基板
３ 液晶
４ ドライバＩＣ
５ 実装領域
６ 配線パターン
７ ＡＣＦレジスト膜
８ バンプ
Claims (14)
- 導電膜を基板に形成する工程と、
導電性粒子が混入された絶縁膜を、前記導電膜上に所定のパターンに形成する工程と、
前記絶縁膜の非形成領域に位置する前記導電膜の部分をエッチングする工程と、を含むことを特徴とする導電パターン形成方法。 - 第１の導電膜を基板に形成する工程と、
前記第１の導電膜上に前記第１の導電膜よりもシート抵抗値の低い第２の導電性膜を形成する工程と、
導電粒子が混入された絶縁膜を、前記第２の導電膜上に所定のパターンに形成する工程と、
前記絶縁膜の非形成領域に位置する前記第１の導電膜の部分および前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングする工程と、
を含むことを特徴とする導電パターン形成方法。 - 前記絶縁膜は感光性を有し、前記絶縁膜は選択的に露光された後に現像されることによって所定のパターンに形成されていることを特徴とする請求項１または２に記載の導電パターン形成方法。
- 前記絶縁膜は液滴状の絶縁膜形成材料を吐出することによって所定のパターンに形成されていることを特徴とする請求項１または２に記載の導電パターン形成方法。
- 更に、電子部品を実装する領域にレジストを設け、当該実装領域以外の前記絶縁膜を除去する工程を含むことを特徴とする請求項１〜４のいずれか一つに記載の導電パターン形成方法。
- 更に、電子部品を実装する領域以外を、絶縁膜剥離液に浸漬し、当該領域以外の部分に形成された前記絶縁膜を除去する工程を含むことを特徴とする請求項１〜４のいずれか一つに記載の導電パターン形成方法。
- 基板上に第１の導電膜を含む配線パターンを形成する工程と、
前記基板上及び前記配線パターン上にレジストを部分的に形成する工程と、
前記レジストの非形成領域に当該配線パターンを保護するための第２の導電膜を形成する工程と、
導電粒子が混入された絶縁膜を、前記配線パターンの形成領域に位置するように、前記第２の導電膜上に形成する工程と、
前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングにより除去する工程と、
を含むことを特徴とする導電パターン形成方法。 - 更に、前記レジストに、配線パターンを露出する開口部を形成する工程を含むことを特徴とする請求項７に記載の配線パターン形成方法。
- 基板上に導電膜を含む導電パターンを形成する工程と、
前記配線パターンが露出する開口部を有するレジストを前記基板上及び前記配線パターン上に部分的に形成する工程と、
前記レジストの非形成領域に当該配線パターンを保護するための第２の導電膜を形成する工程と、
導電粒子が混入された絶縁膜を、前記配線パターンの形成領域に位置するように、前記第２の導電膜上に形成する工程と、
前記絶縁膜の非形成領域に位置する前記第２の導電膜の部分をエッチングにより除去する工程と、
を含むことを特徴とする導電パターン形成方法。 - 基板上に、所定のパターンに形成された導電膜と、前記導電膜上に略同一の形状にて積層され、且つ導電粒子を含む絶縁膜とを備えてことを特徴とする導電パターン形成基板。
- 更に、前記導電膜と前記絶縁膜との間に、前記導電膜よりもシート抵抗値の低い第２の導電膜が介在することを特徴とする請求項１０に記載の導電パターン形成基板。
- 更に、前記導電膜と前記絶縁膜との間に、前記導電膜を保護するための第２の導電膜が介在することを特徴とする請求項１０に記載の導電パターン形成基板。
- 請求項１０に記載の導電パターン形成基板と、前記基板に支持される電気光学物質を備えることを特徴とする電気光学装置。
- 上記請求項１０〜１２のいずれか一つに記載の基板を用いて接続を行なうことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217910A JP2004063628A (ja) | 2002-07-26 | 2002-07-26 | 導電パターン形成方法、導電パターン形成基板、電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217910A JP2004063628A (ja) | 2002-07-26 | 2002-07-26 | 導電パターン形成方法、導電パターン形成基板、電気光学装置、及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004063628A true JP2004063628A (ja) | 2004-02-26 |
Family
ID=31939240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002217910A Withdrawn JP2004063628A (ja) | 2002-07-26 | 2002-07-26 | 導電パターン形成方法、導電パターン形成基板、電気光学装置、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004063628A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100414404C (zh) * | 2005-09-06 | 2008-08-27 | 群康科技(深圳)有限公司 | 电路元件连接结构及液晶显示面板 |
| CN100414419C (zh) * | 2005-12-16 | 2008-08-27 | 群康科技(深圳)有限公司 | 驱动元件贴附方法及贴附设备 |
| KR101285299B1 (ko) | 2011-06-07 | 2013-07-11 | 주식회사 에스에너지 | 후면전극형 태양전지 모듈 및 그 제조방법 |
| WO2020003869A1 (ja) * | 2018-06-25 | 2020-01-02 | 株式会社ブイ・テクノロジー | 基板実装方法及び電子部品実装基板 |
| JP2020004939A (ja) * | 2018-06-25 | 2020-01-09 | 株式会社ブイ・テクノロジー | 基板実装方法及び電子部品実装基板 |
-
2002
- 2002-07-26 JP JP2002217910A patent/JP2004063628A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100414404C (zh) * | 2005-09-06 | 2008-08-27 | 群康科技(深圳)有限公司 | 电路元件连接结构及液晶显示面板 |
| CN100414419C (zh) * | 2005-12-16 | 2008-08-27 | 群康科技(深圳)有限公司 | 驱动元件贴附方法及贴附设备 |
| KR101285299B1 (ko) | 2011-06-07 | 2013-07-11 | 주식회사 에스에너지 | 후면전극형 태양전지 모듈 및 그 제조방법 |
| WO2020003869A1 (ja) * | 2018-06-25 | 2020-01-02 | 株式会社ブイ・テクノロジー | 基板実装方法及び電子部品実装基板 |
| JP2020004939A (ja) * | 2018-06-25 | 2020-01-09 | 株式会社ブイ・テクノロジー | 基板実装方法及び電子部品実装基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3891133B2 (ja) | 電子部品の製造方法および電子部品の実装方法 | |
| KR100642765B1 (ko) | 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법 | |
| JPH0773739A (ja) | フレキシブル回路基板及びその製造方法 | |
| TWI450315B (zh) | 半導體裝置之安裝方法 | |
| KR100707587B1 (ko) | 전자 부품 실장체의 제조 방법 및 전기 광학 장치 | |
| JP3593935B2 (ja) | バンプ付き配線回路基板の製造方法及びバンプ形成方法 | |
| TWI326121B (en) | Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus | |
| JP2004063628A (ja) | 導電パターン形成方法、導電パターン形成基板、電気光学装置、及び電子機器 | |
| JP3932247B2 (ja) | 電子部品実装用基板の製造方法 | |
| KR0149721B1 (ko) | 이방성 도전 접착제를 사용한 집적회로 실장 방법 | |
| JP2001007248A (ja) | パッケージ基板 | |
| JP2004266130A (ja) | 配線基板及びその製造方法、半導体装置並びに電子機器 | |
| JP2005302870A (ja) | 電子部品の製造方法、電子部品、電気光学装置および電子機器 | |
| JPH06180460A (ja) | 半導体チップ接続用基板構造 | |
| JP3821426B2 (ja) | 電子部品実装用基板 | |
| JP2003197812A (ja) | 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005175020A (ja) | 配線基板、電子回路素子およびその製造方法、並びに表示装置 | |
| JP2000114698A (ja) | 配線基板とその製造方法 | |
| JP2005235829A (ja) | 電子部品の製造方法、電子部品、電子部品の実装方法および電子機器 | |
| JP4610703B2 (ja) | 回路基板のコーティング方法、およびその方法によって製造された回路基板 | |
| JP2000200960A (ja) | ソルダ―レジストおよびその形成方法 | |
| JP2005229044A (ja) | 電子部品の製造方法、電子部品および電子機器 | |
| JP2002359245A (ja) | 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器 | |
| JP2006186154A (ja) | 配線基板の製造方法及び電気光学装置の製造方法 | |
| JPS6297340A (ja) | Ｉｃチツプの電気的接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |