JP2005302870A - 電子部品の製造方法、電子部品、電気光学装置および電子機器 - Google Patents

電子部品の製造方法、電子部品、電気光学装置および電子機器 Download PDF

Info

Publication number
JP2005302870A
JP2005302870A JP2004114118A JP2004114118A JP2005302870A JP 2005302870 A JP2005302870 A JP 2005302870A JP 2004114118 A JP2004114118 A JP 2004114118A JP 2004114118 A JP2004114118 A JP 2004114118A JP 2005302870 A JP2005302870 A JP 2005302870A
Authority
JP
Japan
Prior art keywords
conductive particles
bump
opening
electronic component
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004114118A
Other languages
English (en)
Other versions
JP4103835B2 (ja
Inventor
Atsushi Saito
淳 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004114118A priority Critical patent/JP4103835B2/ja
Publication of JP2005302870A publication Critical patent/JP2005302870A/ja
Application granted granted Critical
Publication of JP4103835B2 publication Critical patent/JP4103835B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/1339—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 隣接する電極間の短絡を防止することが可能な、電子部品の製造方法を提供する。
【解決手段】 電極パッドの表面にバンプ４４を形成する工程と、バンプ４４の表面に開口部２６を有するマスク２５を能動面に形成する工程と、能動面に導電性粒子５０を散布して開口部２６に捕捉させる工程と、開口部２６に積層配置された導電性粒子５０をバンプ４４の表面に固着させる工程とを有し、開口部２６の高さｈおよび開口面積Ａが、（ｎ−１）・ｄ＜ｈ＜ｎ・ｄ、Ａ＜Ｓ／ｎを満たすように、マスク２５および開口部２６を形成する。ただし、ｄは導電性粒子５０の直径、Ｓはバンプ４４の表面の面積、ｎはバンプ４４の表面における導電性粒子５０の積層数である。
【選択図】 図４

Description

本発明は、電子部品の製造方法、電子部品、電気光学装置および電子機器に関するものである。
半導体素子等の電子部品は、回路基板等に実装されて使用されている。この電子部品を回路基板に実装する方法について、さまざまな方法が提案されている。
図１０に、従来技術に係る電子部品の実装方法の説明図を示す。図１０（ａ）では、異方導電性フィルム（ＡＣＦ）１９０を挟んで、ＩＣ等の電子部品１７０が相手側基板１２０に実装されている。異方導電性フィルム１９０は、熱硬化性樹脂１９２に導電性粒子１９５を分散させたものである。この導電性粒子１９５が、電子部品１７０の能動面に形成された電極パッド１７２と、相手側基板１２０の表面に形成された電極パッド１２２との間に入り込んで、両者が電気的に接続されている。また、加熱により硬化した熱硬化性樹脂１９２により、電子部品１７０と相手側基板１２０とが機械的に接続されている。
近年では、電子部品の小型化にともなって、電極パッド相互の狭ピッチ化が進んでいる。ところが、異方導電性フィルムを使用した上記の実装方法では、水平方向に隣接する電極パッドの間にも導電性粒子が配置されるため、電極パッド相互の短絡が発生するおそれがある。また、電極パッドの狭ピッチ化にともなって電極パッド自体も小さくなるため、各電極パッドが捕捉する導電性粒子の個数が減少し、電気的接続の信頼性が低下するおそれがある。さらに、高価な導電性粒子のすべてを電気的接続に利用することができないといった問題がある。
そこで、特許文献１ないし３には、あらかじめ電極パッドの表面に導電性粒子を固着させて相手側基板に実装することにより、隣接する電極パッドの間に導電性粒子を配置しない構造が開示されている。
図１０（ｂ）に、特許文献３に開示された実装方法の説明図を示す。この実装方法では、導電粒子２９５を接着剤２９６で被覆して接着性導電粒子２９８を形成し、この接着性導電粒子２９８を電子部品２７０における電極パッド２７２の表面に接着する。その接着方法は、まず電子部品２７０の能動面における電極パッド２７２の形成部分以外の部分に、レジスト膜２８０を形成する。次に、接着性導電粒子２９８を平面上に分散し、分散された接着性導電粒子２９８に対して電子部品２７０を加熱加圧する。これにより、電子部品２７０の能動面全体に接着性導電粒子２９８が接着される。次に、電極パッド２７２以外のレジスト膜２８０の表面に接着された接着性導電粒子２９８を、レジスト膜２８０とともに除去する。以上により、電極パッド２７２の表面のみに接着性導電粒子２９８が接着された状態となる。そして、残された接着性導電粒子２９８を相手側基板２２０の電極パッド２２２に位置決めして、電子部品２７０を相手側基板２２０に加熱圧着する。これにより、接着性導電粒子２９８の接着剤２９６が溶解して電子部品２７０と相手側基板２２０とが機械的に接続され、また露出した導電粒子２９５により両者が電気的に接続される。
特開平７−６７９９号公報 特開平１０−８４１７８号公報 特開２００２−１７０８３７号公報
しかしながら、特許文献３に記載された実装方法において、レジスト膜２８０の高さが接着性導電粒子２９８の直径より大きい場合には、電子部品２７０における電極パッド２７２の表面に、接着性導電粒子２９８が積層配置される場合がある。この場合に、電子部品２７０を相手側基板２２０に加熱圧着すると、電極パッド２７２の表面に積層配置された接着性導電粒子２９８が、相手側基板２２０の電極パッド２２２との間に挟まれて、１層に再配置される。ここで余った接着性導電粒子２９８は、各電極パッド２２２，２７２の周辺に溢れ出る。そして、この溢れ出た接着性導電粒子２９８により、隣接する電極パッド２２２が短絡するおそれがある。この問題は、電極パッドの狭ピッチ化にともなって顕著になる。
本発明は、上記課題を解決するためになされたものであり、隣接する電極間の短絡を防止することが可能な、電子部品の製造方法および電子部品の提供を目的とする。
また、電気的接続の信頼性に優れた電子機器の提供を目的とする。
上記目的を達成するため、本発明の電子部品の製造方法は、能動面に形成された電極パッドを介して相手側基板に実装される電子部品の製造方法であって、前記電極パッドの表面にバンプを形成する工程と、前記バンプの表面に開口部を有するマスクを前記能動面に形成する工程と、前記能動面に導電性粒子を散布して前記開口部に捕捉させる工程と、前記開口部に積層配置された前記導電性粒子を前記バンプの表面に固着させる工程と、を有し、前記開口部の高さｈおよび開口面積Ａが次式を満たすように、前記マスクおよび前記開口部を形成することを特徴とする。
（ｎ−１）・ｄ＜ｈ＜ｎ・ｄ
Ａ＜Ｓ／ｎ
ただし、ｄは前記導電性粒子の直径、Ｓは前記バンプの表面の面積、ｎは２以上の自然数である。
この構成によれば、バンプ表面に積層配置された導電性粒子が、電子部品を相手側基板に実装する際に、バンプの周囲に溢れ出すのを防止することができる。したがって、複数のバンプが狭ピッチに配列されている場合でも、隣接する電極間の短絡を防止することができる。
また、本発明の他の電子部品の製造方法は、能動面に形成された電極パッドを介して相手側基板に実装される電子部品の製造方法であって、前記電極パッドの表面にバンプを形成する工程と、前記バンプの表面に開口部を有するマスクを前記能動面に形成する工程と、前記能動面に導電性粒子を散布して前記開口部に捕捉させる工程と、前記開口部に積層配置された前記導電性粒子を前記バンプの表面に固着させる工程と、を有し、前記開口部の高さｈおよび複数の前記バンプの狭ピッチの配列方向における前記開口部の幅Ｂが次式を満たすように、前記マスクおよび前記開口部を形成することを特徴とする。
（ｎ−１）・ｄ＜ｈ＜ｎ・ｄ
Ｂ＜Ｗ／ｎ
ただし、ｄは前記導電性粒子の直径、Ｗは複数の前記バンプの狭ピッチの配列方向における前記バンプの幅、ｎは２以上の自然数である。
この構成によれば、バンプ表面に積層配置された導電性粒子が、電子部品を相手側基板に実装する際に、バンプの配列方向に溢れ出すのを防止することができる。したがって、複数のバンプが狭ピッチで配列されている場合でも、電極間の短絡を防止することができる。なお、導電性粒子がバンプの非配列方向に溢れ出ても、その方向にはバンプが狭ピッチで配列されていないので、電極間の短絡は問題にならない。
また前記ｎは、２または３であることが望ましい。
この構成によれば、バンプの表面に積層配置された複数の導電性粒子の幅を、その高さより大きくすることが可能になり、導電性粒子を安定して配置することができる。
一方、本発明の電子部品は、上述した電子部品の製造方法を使用して製造したことを特徴とする。
この構成によれば、電子部品を相手側基板に実装する際に、電極間の短絡を防止することができる。
また、本発明の他の電子部品は、能動面に形成された電極パッドを介して相手側基板に実装される電子部品であって、前記電極パッドの表面にバンプが形成され、前記バンプの表面の一部に、複数の導電性粒子が積層配置されていることを特徴とする。
この構成によれば、バンプの表面に積層配置された導電性粒子が、電子部品を相手側基板に実装する際に、バンプの周囲に溢れ出すのを防止することができる。したがって、複数のバンプが狭ピッチに配列されている場合でも、電極間の短絡を防止することができる。
また、前記バンプの表面の一部とは、複数の前記バンプの配列方向における前記バンプの中央部であることが望ましい。
この構成によれば、バンプの表面に積層配置された導電性粒子が、電子部品を相手側基板に実装する際に、バンプの周囲に溢れ出すのを確実に防止することができる。したがって、電極間の短絡を確実に防止することができる。
一方、本発明の電気光学装置は、上述した電子部品が、電気光学パネルを構成する基板上および／または回路基板上に実装されてなることを特徴とする。
この構成によれば、上述した電子部品により電極間の短絡を防止することができるので、電気的接続の信頼性に優れた電気光学装置を提供することができる。
一方、本発明の電子機器は、上述した電気光学装置を備えたことを特徴とする。
この構成によれば、電気的接続の信頼性に優れた電子機器を提供することができる。
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
［電子部品およびその実装構造］
図１（ａ）は半導体素子およびその実装工程の説明図であり、図１（ｂ）は半導体素子の実装構造の説明図であって、いずれも図６のＢ−Ｂ線における正面断面図である。なお、図６と図１とは上下方向が逆に図示されている。図１（ａ）に示すように、ＩＣ等の半導体素子（電子部品）４０の能動面には、Ａｌ等の導電材料からなる複数の電極パッド４２が、所定ピッチで形成されている。なお、電極パッド４２の周縁部は絶縁膜４８で覆われている。また、各電極パッド４２の表面には、ＡｕメッキやＡｕ／Ｎｉメッキ等によるバンプ４４が形成されている。一例をあげれば、各バンプ４４は３０μｍ程度の幅に形成され、隣接するバンプ４４は１０μｍ程度の間隔で配置されて、各バンプのピッチは４０μｍ程度となっている。
さらに、各バンプ４４の表面には、複数の導電性粒子５０が配置されている。導電性粒子５０は、樹脂ボール等の表面に、ハンダコートや金属メッキ等を施したものである。この金属メッキには、電解Ａｕメッキや無電解Ｎｉメッキ等を採用することができる。また、下地に無電解Ｎｉメッキを施し、上地に無電解Ａｕメッキを施してもよい。この導電性粒子５０は、たとえば直径４．５μｍ程度に形成されている。そして、各バンプ４４の表面の一部に、複数の導電性粒子５０が積層配置されている。具体的には、半導体素子４０に形成された複数のバンプ４４の配列方向におけるバンプ４４の中央部に、導電性粒子５０が積層配置されている。なお、複数のバンプ４４が２方向に（マトリクス状に）配列形成されている場合には、両方向におけるバンプ４４の中央部に導電性粒子５０を積層配置することが望ましい。また、複数のバンプ４４が２方向に異なるピッチで配列形成されている場合には、狭ピッチの配列方向におけるバンプ４４の中央部のみに、導電性粒子５０を積層配置してもよい。
上述した導電性粒子５０は、ポリアミド等の熱可塑性樹脂５２を固着手段として、バンプ４４の表面に固着されている。このポリアミドは、１５０〜２００℃程度の低温で可塑化するので、加工性に優れるとともに、半導体素子４０に対する熱影響を抑制することができる。なお、導電性粒子５０の固着手段として、エポキシ等の熱硬化性樹脂を採用することも可能である。特にエポキシは、１５０〜２００℃程度の低温で硬化させることができる。また、導電性粒子５０の固着手段として、アクリル等の光硬化性樹脂を採用することも可能である。この場合、紫外線等の光を照射することによって簡単に硬化性樹脂を硬化させることができる。また、導電性粒子５０の固着手段として、インジウム（Ｉｎ）や錫（Ｓｎ）、亜鉛（Ｚｎ）等の低融点金属、またはハンダを含むこれらの合金を採用することも可能である。この場合、低温で金属を溶融させることができるので、半導体素子４０に対する熱影響を抑制することができる。特に、錫（Ｓｎ）は、濡れ性がよく、また２３０℃程度の低温で溶融することから、前記金属として好適である。
一方、上述した半導体素子４０が実装される相手側基板１０の表面には、半導体素子４０の電極パッド４２と対向するように、複数の電極パッド１２が形成されている。この電極パッド１２は、例えば図６に示すガラス基板８０（相手側基板１０）のデータ線８１等の端部に形成されたものである。
そして、図１（ｂ）に示すように、半導体素子４０に固着された導電性粒子５０の先端が、相手側基板１０の電極パッド１２の表面に接触して、相手側基板１０の信号電極と半導体素子４０とが電気的に接続されている。なお、上記のようにバンプ４４の表面の一部に積層配置されていた導電性粒子５０は、半導体素子４０の電極パッド４２と相手側基板１０の電極パッド１２との間に挟まれて、１層のみに再配置されている。また、半導体素子４０と相手側基板１０との間には、エポキシ樹脂等からなる熱硬化性樹脂層６０が配置され、半導体素子４０と相手側基板１０とが機械的に接続されている。なお、熱硬化性樹脂層６０により、半導体素子４０の能動面ならびに半導体素子４０および相手側基板１０の電気的接続部が保護されている。
［電子部品の製造方法］
次に、上述した半導体素子の製造方法について、図２ないし図５を用いて説明する。図２ないし図４は、半導体素子の製造方法の説明図であり、半導体素子の能動面を上にして記載している。本実施形態では、ウエハに形成された複数の半導体素子に対して同時に以下の処理を行い、最後にウエハから半導体素子を分離する。これにより、製造コストを低減することができる。
まず、図２（ａ）に示すように、バンプ４４を形成するためのマスク２０を形成する。このマスク２０は、レジスト等によって構成する。レジスト２０は、フォトレジストや電子線レジスト、Ｘ線レジスト等のいずれであってもよく、ポジ型またはネガ型のいずれであってもよいが、後述するメッキ液に対する耐性を有するものを使用する。このようなレジスト２０として、たとえばノボラック樹脂を使用することができる。なお、バンプ４４はウエハ４１の能動面における電極パッド４２上に形成するので、マスク２０は電極パッド４２の形成領域以外の領域に形成する。そこで、まずレジスト２０を半導体素子の能動面全体に塗布する。レジスト２０の塗布は、スピンコート法やディッピング法、スプレーコート法などによって行う。ここで、レジスト２０の厚さは、形成すべきバンプ４４の高さ以上に設定する。なお、レジスト２０を塗布した後にプリベークを行う。
次に、形成すべきバンプ４４の平面形状をレジスト２０にパターニングする。具体的には、レジスト２０における電極パッド４２の上方に、バンプ４４の平面形状に対応した開口部２２を形成する。なお、バンプ４４の平面形状は矩形に限られず、円形等であってもよい。レジスト２０のパターニングは、まず所定のパターンが形成されたフォトマスクを用いてレジスト２０を露光し、さらに露光したレジスト２０を現像することによって行う。なお、レジスト２０のパターニング後にポストベークを行う。
以上には、フォトリソグラフィを用いてレジスト２０を形成する方法について説明したが、これ以外にも、例えばドライフィルムを用いることにより、またスクリーン印刷等の印刷法を用いることにより、パターニングされた状態でレジスト２０を形成することができる。また、インクジェット装置等の液滴吐出装置を用いて、レジストの液滴をレジスト２０の形成位置のみに吐出することにより、パターニングされた状態でレジスト２０を形成してもよい。これらにより、フォトリソグラフィに使用するフォトマスクが不要となり、製造コストを削減することができる。
次に、レジスト２０をマスクとして、その開口部２２に導電材料を充填することにより、バンプ４４を形成する。バンプ４４は、ＡｕメッキやＮｉメッキ等によって形成する。また、バンプ４４の下地をＮｉメッキで形成し、上地をＡｕメッキで形成してもよい。なお、メッキ法として、例えば電気化学プレーティング（ＥＣＰ）法等を用いることができる。また、メッキ法における電極として、電極パッド４２を用いることができる。なお、メッキ法以外のＣＶＤ法やスパッタ法等を採用して導電材料を充填し、バンプ４４を形成してもよい。
次に、図２（ｂ）に示すように、レジスト２０を除去する。レジスト２０の除去は、レジスト剥離液にウエハ４１を浸漬することによって行う。レジスト剥離液として、モノエタノールアミンとジメチルスルホキシドとを７：３の割合で混合した液体等を使用することが可能である。
次に、図２（ｃ）に示すように、導電性粒子をバンプ４４の表面に配置するため、マスク２５を形成する。このマスク２５は、レジスト等によって形成する。そこで、まずウエハ４１の能動面全体にレジストを塗布する。なお、レジストの種類および塗布方法は上記と同様である。
次に、図２（ｄ）に示すように、バンプ４４の表面にマスク２５の開口部２６を形成する。この開口部２６は、導電性粒子の積層数を想定して開口するが、詳細は後述する。なお、開口部２６を形成する方法は上記と同様である。
次に、図３（ａ）に示すように、ウエハ４１の能動面上に導電性粒子５０を散布する。散布された導電性粒子５０は、マスク２５の上方に分散して配置されるとともに、マスク２５に形成された開口部２６に落下して、バンプ４４の上方に配置される。
さらに、ウエハ４１を振動させることにより、マスク２５の上方に配置された導電性粒子５０を開口部２６に落下させて、より多くの導電性粒子をバンプ４４の上方に配置することが望ましい。具体的には、ウエハ４１を５０〜１０００Ｈｚの高周波数で振動させる。特に、２５０〜５００Ｈｚの高周波数で振動させた場合には導電性粒子５０が活発に動くので、より多くの導電性粒子をバンプ４４の上方に配置することができる。また、ウエハ４１の振動方向は、ウエハ４１の能動面と平行な方向（水平方向）であっても、能動面と垂直な方向（垂直方向）であってもよい。その振幅は、水平方向振動の場合には、隣接するバンプ４４のピッチ以下とするのが好ましく、たとえば４０μｍ程度とする。また、垂直方向振動の場合には、開口部２６の深さ以下とするのが好ましく、たとえば１０μｍ程度とする。これにより、開口部２６内に捕捉されていた導電性粒子５０が、開口部２６から飛び出すのを防止することができる。
さらに、マスク２５の上方に残存している導電性粒子５０を除去する。導電性粒子５０の除去は、１．ウエハ４１の能動面に気体を吹き付けて、導電性粒子５０を飛ばす方法、２．ウエハ４１を振動させて、ウエハ４１の周縁部から導電性粒子５０を落下させる方法、３．ウエハ４１を傾斜させつつ振動させることによりことにより、ウエハ４１の周縁部から導電性粒子５０を落下させる方法、４．可撓性を有する平板状のスキージを用いて導電性粒子５０を掻き取ることにより、導電性粒子５０を強制的に排除する方法などがあり、いずれの方法を採用してもよい。これにより、マスク２５の表面に残存する導電性粒子５０の多くを除去することができる。また、マスク２５の表面に残存する導電性粒子５０を除去しつつ、一部の導電性粒子を開口部に捕捉させることができる。したがって、より多くの導電性粒子５０をバンプ４４の表面に配置することができる。
なお、前工程では導電性粒子５０を開口部２６に落下させるためにウエハ４１を振動させたが、その振幅を徐々に大きくして２．または３．の方法を実施してもよい。これにより、製造工程を簡略化することができる。
後述するように、開口部２６の高さは、導電性粒子５０の直径以上に形成されている。そのため、バンプ４４の上方の導電性粒子５０は、開口部２６内に安定して捕捉されている。したがって、上述した除去方法のいずれを採用した場合でも、マスク２５の上方に配置された導電性粒子５０のみを除去することが可能であり、バンプ４４の上方に配置された導電性粒子５０が同時に除去されるおそれは少ない。以上により、マスク２５の上方に残存する導電性粒子５０の多くを除去すれば、図３（ａ）に示す状態となる。
次に、図３（ｂ）に示すように、バンプ４４の表面に熱可塑性樹脂溶液を塗布して、熱可塑性樹脂膜５２を形成する。具体的には、ポリアミド等の熱可塑性樹脂をトルエン／エタノール等の溶剤に溶解した熱可塑性樹脂溶液を作製し、これをウエハ４１の能動面上に塗布する。熱可塑性樹脂溶液の塗布は、ディスペンス法やスプレーコート法、スピンコート法、ディッピング法などによって行うことが可能である。次に、塗布した熱可塑性樹脂溶液を乾燥させ、溶剤を蒸発させる。すると、溶剤に溶解されていた熱可塑性樹脂が凝結し、熱可塑性樹脂膜５２が形成される。これにより、バンプ４４の表面に導電性粒子５０が固着される。
ここで、形成される熱可塑性樹脂膜の厚さｔが次式を満たすように、熱可塑性樹脂溶液を塗布することが望ましい。
ｈ−ｄ＜ｔ＜ｈ
ただし、ｈは開口部２６の高さ、ｄは導電性粒子５０の直径である。これにより、開口部２６の内部に配置された導電性粒子５０のすべてを、熱可塑性樹脂膜５２によってバンプ４４の表面に固着することができる。
なお、上述した熱可塑性樹脂溶液の塗布方法では、バンプ４４の表面に加えてマスク２５の表面にも熱可塑性樹脂溶液が塗布されるので、マスク２５の表面にも熱可塑性樹脂膜５２が形成されることになる。この点、インクジェット装置等の液滴吐出装置によれば、バンプ４４の表面のみに一定量の熱可塑性樹脂溶液を吐出することができる。これにより、バンプ４４の表面に対する導電性粒子５０の固着状態を均一化することが可能になり、半導体素子と相手側基板とを確実に電気的接続することができる。また、熱可塑性樹脂溶液の消費量を低減することが可能になり、製造コストを低減することができる。
また、熱可塑性樹脂溶液の塗布工程の前に、あらかじめマスク２５の表面に撥液性を付与しておけば、バンプ４４の表面のみに熱可塑性樹脂溶液を塗布することが可能になる。マスク２５の表面に撥液性を付与する方法として、例えばテトラフルオロメタンを処理ガスとして大気雰囲気中でプラズマ処理するＣＦ4 プラズマ処理法を採用することが可能である。また、マスク２５に開口部２６を形成する前に、あらかじめマスク２５の表面にフッ素樹脂膜を形成しておいてもよい。
次に、図３（ｃ）に示すように、マスク２５を除去する。マスク２５の除去は、レジスト剥離液にウエハ４１を浸漬することによって行う。レジスト剥離液として、モノエタノールアミンとジメチルスルホキシドとを７：３の割合で混合した液体等を使用することが可能である。なお、マスク２５を除去する際に、マスク２５の上方に形成された熱可塑性樹脂膜も同時に除去される。なお、マスク２５の上方に散布された導電性粒子を除去した後にマスク２５を剥離するので、除去した導電性粒子を再利用することができる。これにより、高価な導電性粒子を無駄に廃棄することなく、そのすべてを電気的接続に利用することができる。
次に、ダイシング等により、ウエハ４１から半導体素子を分離する。以上により、図１（ａ）に示すように、本実施形態の半導体素子４０が形成される。
［電子部品の実装方法］
次に、図１に戻り、本実施形態に係る半導体素子の実装方法について説明する。
まず図１（ａ）に示すように、相手側基板１０の表面に熱硬化性樹脂層６０を形成する。熱硬化性樹脂層６０の形成は、未硬化のエポキシ樹脂フィルムを貼り付けることによって行う。なお、未硬化のエポキシ樹脂ペーストを相手側基板１０の表面に塗布することによって熱硬化性樹脂層６０を形成してもよい。また、熱硬化性樹脂層６０は半導体素子４０の能動面上に形成してもよい。この場合には、ウエハの能動面に熱硬化性樹脂層６０を形成した後に、ウエハから半導体素子４０を分離する。さらに、半導体素子４０を相手側基板１０に実装した後に、半導体素子４０と相手側基板１０との隙間にアンダーフィルを充填して熱硬化性樹脂層６０を形成してもよい。なお、いずれの場合でも、異方導電性フィルム（ＡＣＦ）とは異なり、熱硬化性樹脂層６０には導電性粒子が含まれていないことに注意されたい。
そして、上記のように形成した半導体素子４０を、上下反転して相手側基板１０の上方に配置する。その際、半導体素子４０に形成されたバンプ４４と、相手側基板１０に形成された電極パッド１２とが対向するように、半導体素子４０と相手側基板１０とを配置する。
次に、図１（ｂ）に示すように、相手側基板１０の表面に半導体素子４０を押し付けて加圧する。これにより、半導体素子４０のバンプ４４上に固着された導電性粒子５０が、相手側基板１０の電極パッド１２に接触して、両者が電気的に接続される。そして、この状態で熱硬化性樹脂層６０を加熱する。加熱温度は、たとえば２００℃とする。なお、相手側基板１０への半導体素子４０の加圧と同時に熱硬化性樹脂層６０への加熱を行ってもよい。これにより、熱硬化性樹脂層６０が硬化して、半導体素子４０と相手側基板１０とが機械的に接続される。また、半導体素子４０および相手側基板１０の電気的接続部が保護される。
なお、導電性粒子５０をバンプに固着している熱可塑性樹脂膜５２は、１５０℃程度で軟化する。そして、半導体素子４０を相手側基板１０に加圧しているので、バンプ４４の表面に積層配置されていた導電性粒子５０は、相手側基板１０の電極パッド１２との間に挟まれて、１層に再配置される。また、バンプ４４の表面と導電性粒子５０との間に熱可塑性樹脂膜５２が介在していた場合でも、その熱可塑性樹脂膜５２が軟化するので、バンプ４４の表面と導電性粒子５０とを接触させることができる。さらに、導電性粒子５０と相手側基板１０の電極パッド１２との間に熱可塑性樹脂膜５２が介在していた場合でも、その熱可塑性樹脂膜５２が軟化するので、導電性粒子５０と電極パッド１２とを接触させることができる。したがって、半導体素子４０と相手側基板１０とを確実に電気的接続することができる。以上により、半導体素子４０が相手側基板１０に実装される。
近年では、電子部品の小型化にともなって、電極パッド相互の狭ピッチ化が進んでいる。その場合でも、上述した熱硬化性樹脂層６０には導電性粒子が含まれていないので、隣接する電極パッドが相互に短絡するおそれはない。また、バンプ４４の表面にあらかじめ導電性粒子を固着してから実装するので、電極パッド自体が小さくなっても、確実に電気的接続を行うことができる。
（マスクの開口部の形状）
ここで、図２（ｄ）においてマスク２５に形成する開口部２６の形状につき、図４を用いて説明する。
図４はマスクの開口部形状の説明図であり、図４（ａ）は導電性粒子を２層に積層配置する場合であり、図４（ｂ）は導電性粒子を３層に積層配置する場合である。なお以下には、バンプ４４の表面に配置された導電性粒子５０の層を第１層と呼び、第１層の上方に配置された導電性粒子５０の層を順に第２層、第３層、‥、第ｎ層と呼ぶ。なお、ｎは自然数である。
開口部２６の形状は、バンプ４４の表面における導電性粒子５０の積層数を想定して決定する。図４に示すように、導電性粒子５０をｎ層に積層配置する場合には、バンプ４４の表面からマスク２５の表面までの高さｈが次式を満足するように、マスク２５を形成すればよい。
（ｎ−１）・ｄ＜ｈ＜ｎ・ｄ ‥ （１）
ただし、ｄは導電性粒子５０の直径である。
この場合、開口部２６の開口面積Ａが次式を満足するように、マスク２５に対して開口部２６を形成する。
Ａ＜Ｓ／ｎ ‥ （２）
ただし、Ｓはバンプ４４の表面の面積である。
数式（１）および数式（２）の意味につき、導電性粒子５０を２層に積層配置する場合（すなわち、ｎ＝２の場合）を例に、図４（ａ）を用いて説明する。
上述したように、本実施形態では、ウエハの能動面に導電性粒子５０を散布した後に、マスク２５の表面に配置された導電性粒子５０を除去する工程を有する。導電性粒子５０の除去は、スキージを用いてマスク２５の表面を掻き取る方法などによって行う。ここで、バンプ４４の表面からマスク２５の表面までの高さｈが、
ｄ＜ｈ＜２ｄ ‥ （３）
を満たすようにマスク２５が形成されていれば、第１層および第２層に配置された導電性粒子５０は、開口部２６に捕捉されたまま除去されない。この数式（３）は、数式（１）にｎ＝２を代入した場合に一致する。したがって、バンプ４４の上方に導電性粒子５０を２層に積層配置することができる。
ただし、半導体素子を相手側基板に実装すると、バンプ４４の表面に積層配置された導電性粒子５０は、相手側基板の電極パッドとの間に挟まれて、１層に再配置される。ここで余った導電性粒子５０がバンプ４４の周囲に溢れ出て、隣接するバンプ４４の間を短絡させるおそれがある。そこで、導電性粒子５０がバンプ４４の周囲に溢れ出るのを防止するため、バンプ４４の表面の一部のみに導電性粒子５０を積層配置する。
図５（ａ）は、半導体素子の平面図である。本実施形態では、バンプ４４の表面の中央部５０ａのみに、導電性粒子を積層配置する。これにより、導電性粒子がバンプ４４の周囲に溢れ出るのを確実に防止することができる。
そして、上記のような導電性粒子の配置を実現するように、図４（ａ）に示すマスク２５の開口部２６を形成する。なお、２層に積層配置されていた導電性粒子５０が１層に再配置される場合には、バンプ４４の表面において導電性粒子５０の占める面積が２倍に拡大することになる。そして、バンプ４４の表面において導電性粒子５０の占める面積は、マスク２５の開口部２６の開口面積に依存する。そこで、開口部２６の開口面積Ａが、バンプ４４の上面の面積Ｓとの関係で、
Ａ＜Ｓ／２ ‥ （４）
を満たすように、開口部２６を形成する。この数式（４）は、数式（２）にｎ＝２を代入した場合に一致する。これにより、２層に積層配置されていた導電性粒子５０が１層に再配置されても、導電性粒子５０の占める面積がバンプ４４の表面の面積を超えることはない。したがって、半導体素子を相手側基板に実装する際に、導電性粒子がバンプ４４の周囲に溢れ出るのを防止することが可能になる。
一方、図４（ｂ）に示すように、導電性粒子５０を３層に積層配置する場合には、バンプ４４の表面からマスク２５の表面までの高さｈ、および開口部２６の開口面積Ａが次式を満たすように、マスク２５および開口部２６を形成する。
２ｄ＜ｈ＜３ｄ ‥ （５）
Ａ＜Ｓ／３ ‥ （６）
この数式（５）および数式（６）は、数式（１）および数式（２）にｎ＝３を代入した場合に一致する。
なお、導電性粒子５０を４層以上に積層配置する場合も考えられる。ところが、上述したようにバンプ４４の幅は例えば３０μｍと狭くなっているので、数式（１）および数式（２）を満足しつつ導電性粒子５０を４層以上に積層配置すると、積層配置された複数の導電性粒子５０の幅がその高さより小さくなって不安定になる。したがって、導電性粒子５０は２層または３層（すなわち、ｎ＝２またはｎ＝３）に積層配置することが望ましい。
以上に詳述したように、本実施形態の電子部品の製造方法では、数式（１）および数式（２）を満たすようにマスクおよび開口部を形成し、導電性粒子をバンプ表面に積層配置する構成とした。この構成によれば、バンプ表面に積層配置された導電性粒子が、半導体素子を相手側基板に実装する際に１層に再配置されても、バンプの周囲に溢れ出るのを防止することができる。したがって、複数のバンプが狭ピッチに配列されている場合でも、バンプ間の短絡を防止することができる。
また、導電性粒子がバンプの周囲に溢れ出るのを防止することができるので、すべての導電性粒子を、半導体素子と相手側基板との電気的接続に利用することが可能になる。これにより、高価な導電性粒子を無駄に消費することがなくなり、製造コストを低減することができる。さらに、すべての導電性粒子を電気的接続に利用することができるので、半導体素子のバンプと相手側基板の電極パッドとの間の電気抵抗が小さくなり、液晶モジュールの電力消費量を低減することができる。
なお、半導体素子と相手側基板との間に異方導電性フィルム（ＡＣＦ）を配置した場合には、半導体素子のバンプと相手側基板の電極パッドとの間に配置される導電性粒子の個数は１０〜２０個程度である。そして、これ以上の導電性粒子を配置するには、ＡＣＦに含まれる導電性粒子の密度を増加させる必要があるが、隣接する電極パッドが相互に短絡する可能性が大きくなる。これに対して、本実施形態に係る電子部品の製造方法を使用して半導体素子を製造すれば、バンプの表面に多数の導電性粒子を配置することができる。一例をあげれば、バンプの表面積の８０％以上に導電性粒子を配置することが可能である。これにより、半導体素子のバンプと相手側基板の電極パッドとの間の電気抵抗が小さくなり、液晶モジュールの電力消費量を低減することができる。この場合でも、隣接する電極パッドが相互に短絡するおそれがないのは、上述した通りである。
［変形例］
図５（ｂ）は、本実施形態の変形例の説明図である。上述した本実施形態では、図５（ａ）に示すように、バンプ４４の表面の中央部５０ａに導電性粒子を積層配置した。しかしながら、図５（ｂ）に示すように、複数のバンプ４４がＸ方向に狭ピッチで配列され、Ｙ方向には広い間隔を置いて配置されている場合には、Ｘ方向におけるバンプ間の短絡のみが問題となる。そこで、バンプ４４の狭ピッチの配列方向（Ｘ方向）におけるバンプ４４の中央部５０ｂに、導電性粒子を積層配置してもよい。この場合、バンプ４４の非配列方向（Ｙ方向）については、バンプ４４と同じ幅に導電性粒子を積層配置する。
そのため、図４に示すマスク２５の開口部２６におけるＸ方向の幅Ｂが、バンプ４４のＸ方向の幅Ｗとの関係で、
Ｂ＜Ｗ／ｎ ‥ （７）
を満たすように、開口部２６を形成する。すなわち、数式（１）および数式（７）を同時に満たすようにマスク２５および開口部２６を形成することにより、本変形例のような導電性粒子の配置を実現することができる。
そして、本変形例によれば、バンプ表面に積層配置された導電性粒子が、半導体素子を相手側基板に実装する際に１層に再配置されても、複数のバンプの狭ピッチの配列方向（Ｘ方向）に溢れ出るのを防止することができる。したがって、バンプが狭ピッチで配列されている場合でも、バンプ間の短絡を防止することができる。なお、導電性粒子がバンプの非配列方向（Ｙ方向）に溢れ出ても、その方向にはバンプが狭ピッチで配列されていないので、バンプ間の短絡は問題にならない。
なお、複数のバンプ４４が２方向に（マトリクス状に）狭ピッチで配列形成されている場合には、両方向におけるバンプ４４の中央部に導電性粒子５０を積層配置する。この場合、図５（ａ）に示すように、バンプ４４の中央部５０ａに導電性粒子を積層配置することになる。また、複数のバンプ４４が２方向に異なるピッチで配列形成されている場合には、狭ピッチの配列方向におけるバンプ４４の中央部のみに導電性粒子を積層配置してもよい。例えば、複数のバンプ４４が図５（ｂ）のＸ方向に狭ピッチで配列形成されている場合には、Ｘ方向におけるバンプ４４の中央部５０ｂに導電性粒子を積層配置すればよい。
［電気光学装置］
次に、前記半導体素子が実装された電気光学装置の一例である液晶モジュールにつき、図６ないし図８を用いて説明する。
図６は、液晶モジュールの分解斜視図である。図６に示す液晶モジュール１は、カラー画像を表示する液晶パネル９０と、液晶パネル９０の上基板８０（相手側基板１０）に実装される液晶パネル９０の駆動用半導体素子４０とを主として構成されている。
図７は液晶パネルの分解斜視図であり、図８は図７のＡ−Ａ線における側面断面図である。図８に示すように、液晶パネル９０は、下基板７０および上基板８０により液晶層９２を挟持して構成されている。この液晶層９２にはネマチック液晶等が採用され、液晶パネル９０の動作モードとしてツイステッドネマチック（ＴＮ）モードが採用されている。なお上記以外の液晶材料を採用することも可能であり、また上記以外の動作モードを採用することも可能である。なお以下には、スイッチング素子としてＴＦＤ素子を用いたアクティブマトリクス型の液晶パネルを例にして説明するが、これ以外のアクティブマトリクス型の液晶パネルやパッシブマトリクス型の液晶パネルに本発明を適用することも可能である。
図７に示すように、液晶パネル９０では、ガラス等の透明材料からなる下基板７０および上基板８０が対向配置されている。
上基板８０の内側には、複数のデータ線８１が形成されている。そのデータ線８１の側方には、ＩＴＯ等の透明導電性材料からなる複数の画素電極８２が、マトリクス状に配置されている。なお、各画素電極８２の形成領域により画素領域が構成されている。この画素電極８２は、ＴＦＤ素子８３を介して各データ線８１に接続されている。このＴＦＤ素子８３は、基板表面に形成されたＴａを主成分とする第１導電膜と、その第１導電膜の表面に形成されたＴａ２Ｏ３を主成分とする絶縁膜と、その絶縁膜の表面に形成されたＣｒを主成分とする第２導電膜とによって構成されている（いわゆるＭＩＭ構造）。そして、第１導電膜がデータ線８１に接続され、第２導電膜が画素電極８２に接続されている。これによりＴＦＤ素子８３は、画素電極８２への通電を制御するスイッチング素子として機能する。
一方、下基板７０の内側には、カラーフィルタ膜７６が形成されている。カラーフィルタ膜７６は、平面視略矩形状のカラーフィルタ７６Ｒ，７６Ｇ，７６Ｂによって構成されている。各カラーフィルタ７６Ｒ，７６Ｇ，７６Ｂは、それぞれ異なる色光のみを透過する顔料等によって構成され、各画素領域に対応してマトリクス状に配置されている。また、隣接する画素領域からの光洩れを防止するため、各カラーフィルタの周縁部には遮光膜７７が形成されている。この遮光膜７７は、光吸収性を有する黒色の金属クロム等により、額縁状に形成されている。さらに、カラーフィルタ膜７６および遮光膜７７を覆うように、透明な絶縁膜７９が形成されている。
その絶縁膜７９の内側には、複数の走査線７２が形成されている。この走査線７２は、ＩＴＯ等の透明導電材料によって略帯状に形成され、上基板８０のデータ線８１と交差する方向に延在している。そして走査線７２は、その延在方向に配列された前記カラーフィルタ７６Ｒ，７６Ｇ，７６Ｂを覆うように形成され、対向電極として機能するようになっている。そして、走査線７２に走査信号が供給され、データ線８１にデータ信号が供給されると、対向する画素電極８２および対向電極７２により、液晶層に電界が印加されるようになっている。
また図８に示すように、画素電極８２および対向電極７２を覆うように、配向膜７４，８４が形成されている。この配向膜７４，８４は、電界無印加時における液晶分子の配向状態を制御するものであり、ポリイミド等の有機高分子材料によって構成され、その表面にラビング処理が施されている。これにより電界無印加時には、配向膜７４，８４の表面付近における液晶分子が、その長軸方向をラビング処理方向に一致させて、配向膜７４，８４と略平行に配向されるようになっている。なお、配向膜７４の表面付近における液晶分子の配向方向と、配向膜８４の表面付近における液晶分子の配向方向とが所定角度だけずれるように、各配向膜７４，８４に対してラビング処理が施されている。これにより、液晶層９２を構成する液晶分子は、液晶層９２の厚さ方向に沿ってらせん状に積層されるようになっている。
また、両基板７０，８０は、熱硬化型や紫外線硬化型などの接着剤からなるシール材９３によって周縁部が接合されている。そして、両基板７０，８０とシール材９３とによって囲まれた空間に、液晶層９２が封止されている。なお、液晶層９２の厚さ（セルギャップ）は、両基板の間に配置されたスペーサ粒子９５によって規制されている。
一方、下基板７０および上基板８０の外側には、偏光板（不図示）が配置されている。各偏光板は、相互の偏光軸（透過軸）が所定角度だけずれた状態で配置されている。また入射側偏光板の外側には、バックライト（不図示）が配置されている。
そして、バックライトから照射された光は、入射側偏光板の偏光軸に沿った直線偏光に変換されて、下基板７０から液晶層９２に入射する。この直線偏光は、電界無印加状態の液晶層９２を透過する過程で、液晶分子のねじれ方向に沿って所定角度だけ旋回し、出射側偏光板を透過する。これにより、電界無印加時には白表示が行われる（ノーマリーホワイトモード）。一方、液晶層９２に電界を印加すると、電界方向に沿って配向膜７４，８４と垂直に液晶分子が再配向する。この場合、液晶層９２に入射した直線偏光は旋回しないので、出射側偏光板を透過しない。これにより、電界無印加時には黒表示が行われる。なお、印加する電界の強さによって階調表示を行うことも可能である。
液晶パネル９０は、以上のように構成されている。
図６に戻り、液晶パネル９０を構成する上基板８０の一辺に、下基板７０からの張り出し部８０ａが形成されている。その張り出し部８０ａには、上基板８０からデータ線８１が、下基板７０から走査線７２がそれぞれ引き回され、これらの端部には上述した電極パッド（不図示）が形成されている。そして、その電極パッドに対し、上述した熱硬化性樹脂層６０を介して、本実施形態の半導体素子４０が実装されている。この半導体素子４０により、液晶パネル９０のデータ線８１および走査線７２に対する通電が制御され、液晶パネル９０の各画素が駆動されて、画像表示が行われるようになっている。
以上には、半導体素子４０をガラス基板１０に実装するＣＯＧ（Chip On Grass）に対して本発明を適用する場合について述べたが、ポリイミド等からなるフレキシブルプリント基板に半導体素子４０を実装するＣＯＦ（Chip On Film）に対して本発明を適用することも可能である。この場合、ＦＰＣは、異方導電性フィルム（ＡＣＦ）等を介して、液晶パネル９０の上基板８０における張り出し部８０ａに実装される。
［電子機器］
図９は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、上述した電気光学装置を小サイズの表示部１３０１として備え、複数の操作ボタン１３０２、受話口１３０３、及び送話口１３０４を備えて構成されている。
上述した電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの場合にも電気的接続の信頼性に優れた電子機器を提供することができる。
なお、本発明の技術範囲は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、各実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず、適宜変更が可能である。
実施形態に係る半導体素子およびその実装構造の説明図である。 実施形態に係る半導体素子の製造方法の説明図である。 実施形態に係る半導体素子の製造方法の説明図である。 実施形態に係る半導体素子の製造方法の説明図である。 マスクの開口部形状の説明図である。 液晶モジュールの分解斜視図である。 液晶パネルの分解斜視図である。 液晶パネルの側面断面図である。 携帯電話の斜視図である。 従来技術に係る半導体素子の実装方法の説明図である。
符号の説明
２５マスク ２６開口部 ４４バンプ ５０導電性粒子

Claims (8)

  1. 能動面に形成された電極パッドを介して相手側基板に実装される電子部品の製造方法であって、
    前記電極パッドの表面にバンプを形成する工程と、前記バンプの表面に開口部を有するマスクを前記能動面に形成する工程と、前記能動面に導電性粒子を散布して前記開口部に捕捉させる工程と、前記開口部に積層配置された前記導電性粒子を前記バンプの表面に固着させる工程と、を有し、
    前記開口部の高さｈおよび開口面積Ａが次式を満たすように、前記マスクおよび前記開口部を形成することを特徴とする電子部品の製造方法。
    （ｎ−１）・ｄ＜ｈ＜ｎ・ｄ
    Ａ＜Ｓ／ｎ
    ただし、ｄは前記導電性粒子の直径、Ｓは前記バンプの表面の面積、ｎは２以上の自然数である。
  2. 能動面に形成された電極パッドを介して相手側基板に実装される電子部品の製造方法であって、
    前記電極パッドの表面にバンプを形成する工程と、前記バンプの表面に開口部を有するマスクを前記能動面に形成する工程と、前記能動面に導電性粒子を散布して前記開口部に捕捉させる工程と、前記開口部に積層配置された前記導電性粒子を前記バンプの表面に固着させる工程と、を有し、
    前記開口部の高さｈおよび複数の前記バンプの狭ピッチの配列方向における前記開口部の幅Ｂが次式を満たすように、前記マスクおよび前記開口部を形成することを特徴とする電子部品の製造方法。
    （ｎ−１）・ｄ＜ｈ＜ｎ・ｄ
    Ｂ＜Ｗ／ｎ
    ただし、ｄは前記導電性粒子の直径、Ｗは複数の前記バンプの狭ピッチの配列方向における前記バンプの幅、ｎは２以上の自然数である。
  3. 前記ｎは、２または３であることを特徴とする請求項１または請求項２に記載の電子部品の製造方法。
  4. 請求項１ないし請求項３のいずれかに記載の電子部品の製造方法を使用して製造したことを特徴とする電子部品。
  5. 能動面に形成された電極パッドを介して相手側基板に実装される電子部品であって、
    前記電極パッドの表面にバンプが形成され、前記バンプの表面の一部に、複数の導電性粒子が積層配置されていることを特徴とする電子部品。
  6. 前記バンプの表面の一部とは、複数の前記バンプの配列方向における前記バンプの中央部であることを特徴とする請求項５に記載の電子部品。
  7. 請求項４ないし請求項６のいずれかに記載の電子部品が、電気光学パネルを構成する基板上および／または回路基板上に実装されてなることを特徴とする電気光学装置。
  8. 請求項７に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2004114118A 2004-04-08 2004-04-08 電子部品の製造方法 Expired - Fee Related JP4103835B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004114118A JP4103835B2 (ja) 2004-04-08 2004-04-08 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004114118A JP4103835B2 (ja) 2004-04-08 2004-04-08 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2005302870A true JP2005302870A (ja) 2005-10-27
JP4103835B2 JP4103835B2 (ja) 2008-06-18

Family

ID=35334032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004114118A Expired - Fee Related JP4103835B2 (ja) 2004-04-08 2004-04-08 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4103835B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008020850A (ja) * 2006-07-14 2008-01-31 Seiko Epson Corp 液晶装置、液晶装置の製造方法、及び電子機器
JP2008129595A (ja) * 2006-11-22 2008-06-05 Samsung Electronics Co Ltd 液晶表示装置の駆動回路及びその製造方法と液晶表示装置の駆動回路が実装された液晶表示装置
JP2008244191A (ja) * 2007-03-28 2008-10-09 Fujitsu Ltd 部品内蔵基板の製造方法
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
WO2015091673A1 (en) * 2013-12-17 2015-06-25 Conpart As Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies
JP2015185675A (ja) * 2014-03-24 2015-10-22 芝浦メカトロニクス株式会社 基板処理装置、基板処理方法及び基板を製造する方法
CN109061958A (zh) * 2018-08-30 2018-12-21 京东方科技集团股份有限公司 一种掩膜版及其控制方法
JP2023024438A (ja) * 2018-01-31 2023-02-16 三国電子有限会社 接続構造体および接続構造体の作製方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008020850A (ja) * 2006-07-14 2008-01-31 Seiko Epson Corp 液晶装置、液晶装置の製造方法、及び電子機器
JP2008129595A (ja) * 2006-11-22 2008-06-05 Samsung Electronics Co Ltd 液晶表示装置の駆動回路及びその製造方法と液晶表示装置の駆動回路が実装された液晶表示装置
US8576368B2 (en) 2006-11-22 2013-11-05 Samsung Display Co., Ltd. Driving circuit for a liquid crystal display device, method of manufacturing the same and display device having the same
JP2008244191A (ja) * 2007-03-28 2008-10-09 Fujitsu Ltd 部品内蔵基板の製造方法
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
WO2015091673A1 (en) * 2013-12-17 2015-06-25 Conpart As Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies
JP2015185675A (ja) * 2014-03-24 2015-10-22 芝浦メカトロニクス株式会社 基板処理装置、基板処理方法及び基板を製造する方法
JP2023024438A (ja) * 2018-01-31 2023-02-16 三国電子有限会社 接続構造体および接続構造体の作製方法
CN109061958A (zh) * 2018-08-30 2018-12-21 京东方科技集团股份有限公司 一种掩膜版及其控制方法

Also Published As

Publication number Publication date
JP4103835B2 (ja) 2008-06-18

Similar Documents

Publication Publication Date Title
JP3891133B2 (ja) 電子部品の製造方法および電子部品の実装方法
KR100516597B1 (ko) 반도체 장치, 반도체 장치의 실장 구조, 액정 장치 및 전자 기기
KR100699666B1 (ko) 전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기
US6542374B1 (en) Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
US8576368B2 (en) Driving circuit for a liquid crystal display device, method of manufacturing the same and display device having the same
WO2007039959A1 (ja) 配線基板及びそれを備えた表示装置
JP2007180166A (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
JP3933094B2 (ja) 電子部品の実装方法
JP2003273476A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
JP4103835B2 (ja) 電子部品の製造方法
TWI292073B (ja)
JP2007165745A (ja) 実装構造体、電気光学装置及び電子機器
US6741315B1 (en) Liquid crystal device and electronic apparatus
JP2005235829A (ja) 電子部品の製造方法、電子部品、電子部品の実装方法および電子機器
JP2005229044A (ja) 電子部品の製造方法、電子部品および電子機器
JP2004111808A (ja) 配線基板、電気光学装置及び電子機器
JP2003273486A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
JP2005229045A (ja) 電子部品の製造方法、電子部品および電子機器
JP2000284261A (ja) 液晶装置及び電子機器
JP2005167274A (ja) 半導体装置、半導体装置の製造方法並びに液晶表示装置
JP2003140564A (ja) 半導体素子、電気光学装置の製造方法、電気光学装置、及び電子機器
JP3567781B2 (ja) 液晶装置、液晶装置の製造方法及び電子機器
JP2001318619A (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP2000275672A (ja) 液晶装置、液晶装置の製造方法及び電子機器
JP2004087939A (ja) 電気光学装置、電子機器及び電気光学装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080317

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees