JP2008129595A - 液晶表示装置の駆動回路及びその製造方法と液晶表示装置の駆動回路が実装された液晶表示装置 - Google Patents

液晶表示装置の駆動回路及びその製造方法と液晶表示装置の駆動回路が実装された液晶表示装置 Download PDF

Info

Publication number
JP2008129595A
JP2008129595A JP2007294786A JP2007294786A JP2008129595A JP 2008129595 A JP2008129595 A JP 2008129595A JP 2007294786 A JP2007294786 A JP 2007294786A JP 2007294786 A JP2007294786 A JP 2007294786A JP 2008129595 A JP2008129595 A JP 2008129595A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
conductive particles
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007294786A
Other languages
English (en)
Inventor
Yun-Hee Kim
潤 熙 金
Ho-Min Kang
鎬 民 姜
Shoshoku Gen
鍾 植 玄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008129595A publication Critical patent/JP2008129595A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29798—Fillers
    • H01L2224/29799—Base material
    • H01L2224/2989—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ＩＣの電極上面に形成されているバンプの上面に、導電粒子を分散させて固着させた液晶表示装置の駆動回路（ＬＤＩ）を提供する。
【解決手段】液晶表示装置の駆動回路４１は、所定の信号を発生させるＩＣ４１と、ＩＣ４１上に形成され前記信号を伝達する電極４３と、電極４３上に形成されたバンプと、バンプ５３上に形成され、バンプ５３を外部電子機器と電気的に接続する導電性を有する導電粒子３０と、を含んでいる。
【選択図】図１０

Description

本発明は、液晶表示装置の駆動回路係り、より詳細には、液晶表示装置の駆動回路と駆動回路チップの上面に導電粒子が形成されているバンプによって外部電子機器と安定的に接続される液晶表示装置に関する。
液晶表示装置（ＬＣＤ）は、薄型、軽量、低消費電力の優れた特性を有しつつも、解像度、カラー表示、画質等に優れた平板型表示装置である。
上記ＬＣＤは、薄膜トランジスタ（ＴＦＴ）アレイ基板とカラーフィルタ基板との間に液晶が注入されている液晶パネルと、液晶パネルの下部に配置されて光源として利用されるバックライトと、液晶パネルの外郭に位置して液晶パネルを駆動させるための駆動部で構成されている。前記液晶パネルは、２枚のガラス基板間にマトリックス形態に配列された画素と、これらの画素にそれぞれ供給する信号を制御するスイッチング素子、即ち、薄膜トランジスタで構成される。
駆動部には多様な制御信号、例えばクロック信号やデータ信号等を生成する部品が実装される印刷回路基板（ＰＣＢ）と、液晶パネル及びＰＣＢに接続されて液晶パネルの配線に信号を印加するための駆動回路（ＬＣＤ Ｄｒｉｖｅｒ ＩＣ：ＬＤＩ）とを含んで構成される。
ＬＤＩチップを液晶パネルに実装する方法は、実装構造の種類がチップオンガラス（ＣＯＧ）、テープキャリアパッケージ（ＴＣＰ）、チップオンフィルム（ＣＯＦ）等に分けられる。このような実装方法は、ＬＤＩチップの複雑化、画素数の増加、高い解像度の要求に合わせて、微細ピッチの接続、容易な接続工程、高い信頼性を必要とする。このような要求に応えるための重要な技術としては、バンプの形成方法と微細パッドピッチボンディング方法に関する技術である。
ここで、従来の液晶表示装置の駆動回路と液晶表示装置をＡＣＦ（異方性導電フィルム）を利用して実装する場合、ＡＣＦを通じて液晶表示装置の駆動回路と液晶表示装置のパネルが電気的に接続される。従来、ＴＦＴガラスの上面にＡＣＦを付着して、その上に駆動ＩＣを仮圧着した後、本圧着過程でＡＣＦ内に存在した無数の導電粒子が流動しながらバンプ面とガラス端子とに捕獲されながら、液晶表示装置の駆動回路とＴＦＴガラスが電気的に接続されていた。しかし、この場合、導電粒子残留率（Ｒｅｍａｉｎ Ｒａｔｉｏ）が１０〜３０％帯に過ぎず、導電粒子の浪費が多く、バンプ面積が小さくなるほど、即ち、ファインピッチ化されるほど、導電粒子数も少なくなって、接続抵抗が増加するという問題があった。
そして、ＬＣＤの高画質化、軽量化、薄型化により、ＣＯＧチップのピッチがより微細化されており、ＯＬＢ又はＦＯＧボンディングでも漸次ピッチが縮小されつつある。
ＣＯＧチップバンプの間隔が１５μｍ以下のファインピッチ製品の場合、スペース間に導電粒子間の固まりによって通電してしまい、ショート性のライン不良を誘発する恐れがある。また、バンプ面積が漸次的に減少されることにより、ＣＯＧボンディング後の導電粒子がなくなり、通電しないオープン性のライン不良が発生する恐れもある。
このような現象は、自工程内で検出されずに製品がユーザーに渡った後に発生するので、製品の信頼性を損なう結果となる。
本発明は、上記課題を解決するために成されたものであって、バンプ上面に導電粒子を固着させて液晶表示装置と電気的接続を容易にする液晶表示装置の駆動回路及びその製造方法を提供することを目的とする。また、このような液晶表示装置の駆動回路を利用して前記液晶表示装置の駆動回路がＬＣＤパネルに実装された実装構造を提供することを目的とする。
前記目的を達成するための液晶表示装置の駆動回路は、所定の信号を発生させるＩＣと、前記ＩＣ上に形成され前記信号を伝達する電極と、前記電極上に形成されたバンプと、前記バンプ上に形成され、前記バンプを外部電子機器と電気的に接続する導電性を有する導電粒子と、を含むことを特徴とする。
また、本発明の外部電子機器に実装するための液晶表示装置の駆動回路は、前記バンプと前記バンプ上に形成されている導電粒子間に伝導性を有するレジン層をさらに含むことを特徴とする。
また、本発明の導電粒子は、外部電子機器に実装するための液晶表示装置の駆動回路は、伝導性を有する物質で形成された最外郭層及び弾性力を有するポリマー物質である内部層で形成された導電粒子であることを特徴とする。
また、本発明の外部電子機器に実装するための液晶表示装置の駆動回路は、前記伝導性を有する物質がＡｕまたはＮｉを含んでいることを特徴とする。
本発明に係る液晶表示装置の駆動回路を製造する方法は、パッドが形成されたウェーハ状態のチップ上面に前記パッドの一部を露出させる第１パシベーション膜を形成する段階と、前記パッド上面とその周辺に形成された前記第１パシベーション膜が露出されるように第２パシベーション膜を形成する段階と、前記第２パシベーション膜が形成された表面に沿って金属膜を形成する段階と、前記パッド上面に対応する位置に開口部を有するフォトレジストパターンを形成する段階と、前記開口部内を金属で満たしてバンプを形成する段階と、前記バンプ及びフォトレジストパターンの上面に伝導性を有するレジン層を形成する段階、前記レジン層上に導電性を有する導電粒子を噴射して塗布する段階と、前記フォトレジストパターンを除去してバンプ上にのみ前記導電粒子を形成する段階と、を含むことを特徴とする。
また、前記レジン層上に導電粒子を噴射して塗布する段階は、インクジェットまたは微細ノズルを利用して前記導電粒子を前記レジン層上に噴射して塗布することができる。
また、前記導電粒子は、伝導性を有する物質からなる最外郭層及び弾性力を有するポリマー物質からなる内部層で形成されることができる。
本発明による液晶表示装置は、所定の信号を発生させるＩＣ、前記ＩＣ上に形成され前記信号を伝達する電極、前記電極上に形成されたバンプ、及び前記バンプ上に形成された導電性を有する導電粒子を含む駆動回路と、前記導電粒子を通じて前記バンプと電気的に接続可能に構成されたパッド部を有する薄膜トランジスタパネルと、前記薄膜トランジスタパネルと対向する位置に形成されたカラーフィルタパネルと、前記薄膜トランジスタパネルとカラーフィルタパネルとの間に注入されている液晶層と、を含むことを特徴とする。ここで、前記バンプ間は電気的に絶縁されていることが好ましい。また、前記バンプ間は電気的に絶縁されていることが好ましい。
また、前記駆動回路のバンプと前記薄膜トランジスタパネルのパッド部との接続は、非伝導性接着剤で行われる。このとき、前記非伝導性接着剤は、非伝導性フィルム、非伝導性ペースト、ＵＶ接着剤、またはエポキシ系接着剤であることができる。
以上のように構成された本発明に係る液晶表示装置の駆動回路、その駆動回路の製造方法、およびその駆動回路を実装した液晶表示装置によれば、液晶表示装置の駆動のための液晶表示装置の駆動回路において、バンプの上面に導電粒子を分布させて液晶表示装置のパネルのパッドとの接触性を向上させることができる。導電粒子は、弾性力あるポリマー層を具備しているので、バンプ同士の段差が違うとしても、導電粒子が弾性力を通じてこのような段差を克服することができる。また、これを通じて液晶表示装置の駆動回路が実装された後、安定的な電気的接触性を示して接続抵抗を著しく低くし、製品不良等の発生をあらかじめ防止することができる。
また、液晶表示装置の駆動回路のバンプ間には、導電粒子が存在しないことにより、ショートが発生することがなく、バンプの上面に結合されている導電粒子を通じてバンプと液晶表示パネルの基板上のパッドとの間隔が異なる場合にも、液晶表示パネルの基板上にパッドに電気的に接続されることにより、オープン性ライン不良を防止することができる。また、バンプのファインピッチが可能になるので、チップサイズを減少させることができ、ネットダイ（ｎｅｔ ｄｉｅ）の数を増加させることができるので、製造単価を減少させることができる。従って、ＬＤＩ微細ピッチ製品に容易に適用することができる。
以下、添付した図面を参照して、本発明による液晶表示装置の駆動回路、液晶表示装置の駆動回路の製造方法、及び液晶表示装置の駆動回路が液晶表示装置に実装された実装構造について説明する。
図１は、本発明の一実施形態による液晶表示装置の構造を概略的に示す分解斜視図である。
図１を参照して説明すると、液晶表示装置は、第１基板であるカラーフィルタ基板７、第２基板であるＴＦＴアレイ基板１、カラーフィルタ基板７及びＴＦＴアレイ基板１の間に形成された液晶層５を備えている。
カラーフィルタ基板７は、赤、緑、青のサブカラーフィルタで構成されたカラーフィルタとサブカラーフィルタ９との間を区画して、液晶層５を透過する光を遮断するブラックマトリックス８、そして液晶層５に電圧を印加する透明な共通電極６で構成されている。
ＴＦＴアレイ基板１には、縦横に配列され、画素領域Ｐを定義するゲートラインとデータラインとが形成されている。ゲートライン２とデータライン３とが交差する領域には、スイッチング素子である薄膜トランジスタＴが形成されており、前記各画素領域には画素電極４が形成されている。
画素領域Ｐは、カラーフィルタ基板７の１つのサブカラーフィルタ９に対応するサブ画素で、カラー画像は赤、緑、青の３種類のサブカラーを組み合わして得られる。即ち、赤、緑、青の３つのサブ画素が集まって１つの画素を形成し、前記薄膜トランジスタは前記赤、緑、青のサブ画素にそれぞれ接続されている。
図２は、本発明の一実施形態による液晶表示装置の駆動回路（ＩＣ）のバンプの形状を示す断面図である。
液晶表示パネルには、データライン３から直線に延長された第１パッド（図示せず）とゲートライン２から延長された第２パッド（図示せず）が形成されている。液晶表示パネルが所定の画像をディスプレイするようにするために、前記第１パッド及び前記第２パッドは、液晶表示装置の駆動回路２１とそれぞれ電気的に接続される。
液晶表示装置の駆動回路２１上には、第１パッド、第２パッドと電気的に接続するための電極２３が形成されている。好ましくは、電極２３の上面には前記第１パッド、前記第２パッドと直接、電気的に接続することができるバンプ２５を形成する。
図３は、バンプを通じて液晶表示装置の駆動回路を液晶表示装置のパッドに実装する時に発生する電気的オープン性不良を簡略に示す平面図で、図４は、バンプを通じて液晶表示装置の駆動回路を液晶表示装置のパッドに実装する時に発生する電気的ショート不良を簡略に示す断面図である。
図３及び図４を参照すると、ＣＯＧチップバンプ２５の間隔が１５μｍ以下のファインピッチ製品の場合、スペース間に導電粒子間の固まりによって通電され、ショート性ライン不良（図４参照）を誘発する。また、バンプ面積が漸次的に減少することにより、ＣＯＧボンディング後、導電粒子がなく、通電されないオープン性ライン不良が発生する（図３参照）。ここで、図３の参照符号２５ａはＡＣＦを利用した結合において導電粒子が不在である状態のバンプを、図４の参照符号３５はＡＣＦに利用される導電粒子を、参照符号３５ａはバンプとパッドの圧力によって変形されたＡＣＦ導電粒子の形状を、参照符号３５ｂはバンプ間の導電粒子の結合によってショーとされた状態を示している。
以下、図５から図１０を参照して、本発明の導電粒子がバンプ上面に形成されている液晶表示装置の駆動回路の製造工程を説明する。
図５から図１０は、液晶表示装置の駆動回路の製造方法を工程順序別に示す図である。
まず、図５に示すように、パシベーション膜４５を被覆するが、このとき、電極パッド４３の一部が露出されたオープン部位を有するウェーハ状態のＩＣチップ４１に対して、ポリイミド４７を塗布する際、電極パッド４３のオープン部位が露出されるようにパターニングする。
次に、図６に示すように、スパッタリングでＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）層４９を図５の結果物の上面に形成する。その後、ＵＢＭ４９層上に電極パッド４３と対応する位置に、開口部Ａを有するフォトレジストパターン５１を形成する。フォトレジストパターンは、ポジティブＰＲパターンのみならず、ネガティブＰＲパターンを使用しても良い。
次に、図７に示すように、電気鍍金を実施して、開口部Ａ内を金属層で満たしてバンプ５３を形成する。この場合、Ａｕ、Ｎｉ等のような金属がバンプ５３の材料として使用されることができる。
次に、図８に示すように、バンプ５３が形成された後、直ちにフォトレジストパターン５１を除去するのではなく、接着物質をフォトレジストパターン５１、バンプ５３の上面に塗布して接着層６０を形成する。この際、接着物質は伝導性がある物質を使用することになる。バンプ上に形成される導電粒子が電極パッド４３から信号の伝達を受けるためには、伝導性ある物質の使用が必要である。前記伝導性を有する物質としては、例えば銀ペーストを使用することができる。
次に、図９に示すように、接着層６０に導電粒子３０を噴射して、接着層の上面に均一に分布させるようにして固着する。この際、導電粒子は、外郭層が伝導性を有する金属物質で、その内層は弾性力を有するポリマーで形成される。外郭層は、同じ成分である金属物質、または第１金属層と第２金属層とに分けて形成することができる。導電粒子３０に使用される金属物質は、Ａｕ、Ｎｉ、またはＣｕ等を使用することができる。
また、導電粒子３０を接着層６０に均一に分布させて固着する場合、導電粒子３０をインクジェット方式や微細ノズルを利用して噴射することにより、導電粒子３０を接着層６０に均一に分布させることができる。
導電粒子３０を接着層６０に固着した後、フォトレジストパターン５１を除去して、バンプ５３の下にのみ、ＵＢＭ層４９が残留するようにＵＢＭ層４９のエッチング工程を進行する。そして、図１０に示すようなバンプ５３の上面に導電粒子３０が形成された液晶表示装置の駆動回路が完成する。
図１１及び図１２は、本発明による液晶表示装置の駆動回路を製造するために利用される導電粒子３０の断面図である。図１１及び図１２では、本発明に使用される導電粒子３０の形状及び構造を示す。
導電粒子３０は、バンプ５３と液晶パネルとの間の電気的接続を均一にして接続抵抗を減少させる役割を果たす。図１１に示す導電粒子３０ａの場合には、最外郭層３１は第１金属物質で形成されており、その内部は弾性力を有するポリマー３４ａで形成されている。図１２に示す導電粒子３０ｂの場合には、最外郭層は更に２つの層に分けられており、第１金属物質からなる金属層３１及び第２金属物質からなる金属層３２で最外郭層を形成し、その内部層は弾性力を有するポリマー３４ｂで形成されている。前記第１金属物質と前記第２金属物質とは異なる金属物質である。最外郭層３１に使用される金属物質は、Ａｕ、Ｎｉ、Ｃｕ等を使用することができる。前記金属物質以外にも電気伝導性に優れた金属物質を使用することができる。なお、導電粒子３０は外形的な面で球形、六面体、四面体等のような形態を有することができる。上述したように、この導電粒子の最外郭は伝導性がある物質で形成され、その内部層は弾性力あるポリマーで形成される。前記内部層が弾性力を有するポリマーで形成する理由は、液晶表示装置の駆動回路に形成されているバンプ間の高さの差を無くして、電気的接続不良を防止するためである。
図１３は、液晶表示装置の駆動回路と液晶表示装置をＡＣＦ（異方性導電フィルム）を利用して実装する工程断面図で、図１４は液晶表示装置の駆動回路と液晶表示装置のパッドがＡＣＦを通じて実装された構造の断面図である。
図１３及び図１４では、ＡＣＦ（異方性導電フィルム）を利用して液晶表示装置の駆動回路と液晶表示装置のパネルとを電気的に接続させることを示している。ＴＦＴガラス８１の上面にＡＣＦ９０を付着させて、その上に駆動ＩＣを仮圧着した後、本圧着過程でＡＣＦ９０内にあった複数の導電粒子３５が流動しながら、バンプ７５とガラス端子８３に捕獲されつつ、駆動回路７１とＴＦＴガラスとが電気的に接続される。この場合、導電粒子３５の残留率が１０〜３０％帯に過ぎず、導電粒子３５の浪費が多く、バンプ７５の面積が小さくなるほど、即ち、ファインピッチ化されるほど、導電粒子３５の数も少なくなり、接続抵抗が増加してしまう。
図１５は、本発明による導電粒子がバンプの上面に形成された液晶表示装置の駆動回路と液晶表示装置をＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を利用して実装する工程断面図で、図１６は、本発明による導電粒子がバンプの上面に形成された液晶表示装置の駆動回路と液晶表示装置をＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を利用して実装する工程断面図で、図１７は、本発明による導電粒子がバンプの上面に形成された液晶表示装置の駆動回路が液晶表示装置に実装された状態の構造を示す断面図である。
図１５及び図１６では、導電粒子３０がバンプ５３の上面に形成された液晶表示装置の駆動回路を液晶表示装置のパネルに実装する過程を示す。
まず、パネル８１を洗浄し、異物がパネル８１の上面に形成されないようにする。その後、ＴＦＴガラスパッド８３の上面に非伝導性接着剤であるＮＣＦ７０やＮＣＰ７５を仮圧着する。次に、液晶表示装置の駆動回路を前記ＮＣＦ又はＮＣＰが仮圧着されたパッド８３の上面に仮圧着することになる。仮圧着工程後、本圧着工程を経ることになると、図１７に示すように、導電粒子３０がバンプ５３とパッド８３との間の本圧着時に印加される圧力により、バンプ５３とパッド８３とを電気的に接続し、この際、バンプ５３間段差があるとしても、弾性力を有するポリマー層３４ａ、３４ｂ（図１１、図１２参照）がこれを補完して前記段差を克服することにより、安定的に電気的な接続特性を維持することができるようになる。
これにより、液晶表示装置を駆動するための駆動回路において、バンプの上面に導電粒子を分布させて液晶表示装置のパネルのパッドとの接触性を向上させることができる。導電粒子は、弾性力を有するポリマー層を備えているので、バンプ同士の段差が違うとしても、導電粒子が上記弾性力を通じて段差を減少させ、またはその段差を無くすことができる。これを通じて液晶表示装置の駆動回路が実装された後、安定的な電気的接触性を示して接続抵抗を著しく低くし、不良品等の発生を防止することができる。また、駆動回路のバンプ間には、導電粒子が存在しないことにより、ショートすることがなく、バンプの上面に結合されている導電粒子を通じてバンプと液晶表示パネルの基板上のパッドとの間隔が異なる場合にも、液晶表示パネルの基板上にパッドが電気的に接続されることにより、オープン性ライン不良を防止することができる。また、バンプのファインピッチが可能になるので、チップサイズを減少させることができ、ネットダイ（ｎｅｔ ｄｉｅ）の数を増加させることができるので、製造単価を減少させることができる。従って、ＬＤＩ微細ピッチ製品に容易に適用することができる。
以上、本発明を実施形態に基づいて詳細に説明したが、これは単に本発明を例示したものに過ぎず、本発明は上記実施形態に限定されない。本発明が属する技術分野において通常の知識を有するものであれば、本発明の思想と精神を離れることなく、本発明を逸脱しない範囲で修正または変更することができる。
本発明は、液晶表示装置に関する技術分野に有用である。
本発明の一実施形態による液晶表示装置の構造を概略的に示す分解斜視図である。 本発明の一実施形態による液晶表示装置の駆動回路のバンプの形状を示す断面図である。 バンプを通じて液晶表示装置の駆動回路を液晶表示装置のパッドに実装する時に発生する電気的オープン不良を簡略に示す平面図である。 バンプを通じて液晶表示装置の駆動回路を液晶表示装置のパッドに実装する時に発生する電気的ショート不良を簡略に示す断面図である。 液晶表示装置の駆動回路の製造方法を工程順序別に示す図である。 液晶表示装置の駆動回路の製造方法を工程順序別に示す図である。 液晶表示装置の駆動回路の製造方法を工程順序別に示す図である。 液晶表示装置の駆動回路の製造方法を工程順序別に示す図である。 液晶表示装置の駆動回路の製造方法を工程順序別に示す図である。 液晶表示装置の駆動回路の製造方法を工程順序別に示す図である。 本発明による液晶表示装置の駆動回路を製造するために利用される導電粒子の断面図である。 本発明による液晶表示装置の駆動回路を製造するために利用される導電粒子の断面図である。 液晶表示装置の駆動回路と液晶表示装置をＡＣＦ（異方性導電フィルム）を利用して実装する工程断面図である。 液晶表示装置の駆動回路と液晶表示装置のパッドがＡＣＦを通じて実装された構造の断面図である。 本発明による導電粒子がバンプ上面に形成された液晶表示装置の駆動回路と液晶表示装置をＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を利用して実装する工程断面図である。 本発明による導電粒子がバンプ上面に形成された液晶表示装置の駆動回路と液晶表示装置をＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を利用して実装する工程断面図である。 本発明による導電粒子がバンプ上面に形成された液晶表示装置の駆動回路が液晶表示装置に実装された状態の構造を示す断面図である。
符号の説明
１ ＴＦＴアレイ基板、
２ ゲートライン、
３ データライン、
４ 画素電極、
５ 液晶層、
６ 共通電極、
７ カラーフィルタ基板、
８ ＢＭ、
９ サブカラーフィルタ、
２１、４１ 液晶表示装置の駆動回路、
２３、４３ 電極、
２５、５３ バンプ、
４５ パシベーション膜、
４７ ポリイミド層、
４９ ＵＢＭ層、
５１ フォトレジスト、
６０ 伝導性接着剤、
３０ 導電粒子、
８１ 液晶表示装置パネル、
８３ パッド、
９０ ＡＣＦ。

Claims (13)

  1. 所定の信号を発生させるＩＣと、
    前記ＩＣ上に形成され前記信号を伝達する電極と、
    前記電極上に形成されたバンプと、
    前記バンプ上に形成され、前記バンプを外部電子機器と電気的に接続する導電性を有する導電粒子と、
    を含む液晶表示装置の駆動回路。
  2. 前記バンプと前記バンプ上に形成されている導電粒子との間に、伝導性を有するレジン層をさらに含むことを特徴とする請求項１記載の液晶表示装置の駆動回路。
  3. 前記導電粒子は、伝導性を有する物質からなる最外郭層及び弾性力を有するポリマー物質からなる内部層を含むことを特徴とする請求項２記載の液晶表示装置の駆動回路。
  4. 前記伝導性を有する物質は、ＡｕまたはＮｉからなることを特徴とする請求項３記載の液晶表示装置の駆動回路。
  5. パッドが形成されたウェーハ状態のチップ上面に前記パッドの一部を露出させる第１パシベーション膜を形成する段階と、
    前記パッド上面とその周辺に形成された前記第１パシベーション膜が露出されるように第２パシベーション膜を形成する段階と、
    前記第２パシベーション膜が形成された表面に沿って金属膜を形成する段階と、
    前記パッド上面に対応する位置に開口部を有するフォトレジストパターンを形成する段階と、
    前記開口部内を金属で満たしてバンプを形成する段階と、
    前記バンプ及びフォトレジストパターンの上面に伝導性を有するレジン層を形成する段階と、
    前記レジン層上に導電性を有する導電粒子を噴射して塗布する段階と、
    前記フォトレジストパターンを除去して、前記バンプ上のみに前記導電粒子を形成する段階と、
    を含む液晶表示装置の駆動回路の製造方法。
  6. 前記レジン層上に導電粒子を噴射して塗布する段階は、インクジェットまたは微細ノズルを利用して前記導電粒子を前記レジン層上に噴射して塗布することを特徴とする請求項５記載の液晶表示装置の駆動回路の製造方法。
  7. 前記導電粒子は、伝導性を有する物質からなる最外郭層及び弾性力を有するポリマー物質からなる内部層で形成されることを特徴とする請求項６記載の液晶表示装置の駆動回路の製造方法。
  8. 所定の信号を発生させるＩＣ、前記ＩＣ上に形成され前記信号を伝達する電極、前記電極上に形成されたバンプ、及び前記バンプ上に形成された導電性を有する導電粒子を含む駆動回路と、
    前記導電粒子を通じて前記バンプと電気的に接続可能に構成されたパッド部を有する薄膜トランジスタパネルと、
    前記薄膜トランジスタパネルと対向する位置に形成されたカラーフィルタパネルと、
    前記薄膜トランジスタパネルとカラーフィルタパネルとの間に注入されている液晶層と、
    を含む液晶表示装置。
  9. 前記バンプ間は電気的に絶縁されていることを特徴とする請求項８記載の液晶表示装置。
  10. 前記バンプと前記薄膜トランジスタパネルとは、非伝導性接着剤で接続されていることを特徴とする請求項８記載の液晶表示装置。
  11. 前記非伝導性接着剤は、非伝導性フィルム、非伝導性ペースト、ＵＶ接着剤、またはエポキシ系接着剤であることを特徴とする請求項１０記載の液晶表示装置。
  12. 前記導電粒子は、伝導性を有する物質からなる最外郭層及び弾性力を有するポリマー物質からなる内部層を含むことを特徴とする請求項８記載の液晶表示装置。
  13. 前記伝導性を有する物質は、ＡｕまたはＮｉで形成されることを特徴とする請求項１２記載の液晶表示装置。
JP2007294786A 2006-11-22 2007-11-13 液晶表示装置の駆動回路及びその製造方法と液晶表示装置の駆動回路が実装された液晶表示装置 Pending JP2008129595A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060115743A KR101309319B1 (ko) 2006-11-22 2006-11-22 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치

Publications (1)

Publication Number Publication Date
JP2008129595A true JP2008129595A (ja) 2008-06-05

Family

ID=39390406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007294786A Pending JP2008129595A (ja) 2006-11-22 2007-11-13 液晶表示装置の駆動回路及びその製造方法と液晶表示装置の駆動回路が実装された液晶表示装置

Country Status (6)

Country Link
US (1) US8576368B2 (ja)
EP (1) EP1942365A3 (ja)
JP (1) JP2008129595A (ja)
KR (1) KR101309319B1 (ja)
CN (1) CN101188219B (ja)
TW (1) TW200834155A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090095026A (ko) * 2008-03-04 2009-09-09 삼성전자주식회사 표시 장치 제조 방법
CN102237329B (zh) * 2010-04-27 2013-08-21 瑞鼎科技股份有限公司 芯片结构及其芯片接合结构与制造方法
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
TWI451372B (zh) * 2010-07-26 2014-09-01 Au Optronics Corp 修補線路的方法
TWI419095B (zh) * 2010-10-25 2013-12-11 Au Optronics Corp 顯示器
CN102122481B (zh) * 2010-11-01 2014-09-03 友达光电股份有限公司 显示器
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
JP2014026042A (ja) * 2012-07-25 2014-02-06 Japan Display Inc 表示装置
TWI457890B (zh) * 2012-08-17 2014-10-21 Macroblock Inc Display structure and display
US9111817B2 (en) * 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
KR101476686B1 (ko) 2013-04-01 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102417804B1 (ko) * 2015-07-01 2022-07-06 엘지디스플레이 주식회사 디스플레이 장치
KR20180070774A (ko) * 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
TWI742163B (zh) * 2017-09-25 2021-10-11 優顯科技股份有限公司 對目標電路基板形成預導電陣列之方法、應用前述方法於目標電路基板形成導電結構之製程、目標電路基板之預導電陣列、以及目標電路基板之導電結構陣列
CN109801888A (zh) 2017-11-16 2019-05-24 群创光电股份有限公司 第一电子元件及包含第一电子元件的显示设备
US11119616B2 (en) 2018-11-01 2021-09-14 Apple Inc. Trace transfer techniques for touch sensor panels with flex circuits
US11853515B2 (en) 2018-12-19 2023-12-26 Apple Inc. Ultra-thin touch sensors
KR20210122359A (ko) 2020-03-30 2021-10-12 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR102448823B1 (ko) * 2022-01-12 2022-09-29 주식회사 엠시스 프리코팅된 COF(Chip on film) 제조방법 및 이 제조 방법에 의하여 제조된 COF 구조

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229044A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp 電子部品の製造方法、電子部品および電子機器
JP2005302870A (ja) * 2004-04-08 2005-10-27 Seiko Epson Corp 電子部品の製造方法、電子部品、電気光学装置および電子機器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606962A (en) * 1983-06-13 1986-08-19 Minnesota Mining And Manufacturing Company Electrically and thermally conductive adhesive transfer tape
JPH0740496B2 (ja) * 1989-03-01 1995-05-01 シャープ株式会社 電極上への導電性粒子の配置方法
JPH03152992A (ja) * 1989-10-27 1991-06-28 W R Grace & Co 印刷回路板及びその製造方法
JP3276459B2 (ja) 1993-05-21 2002-04-22 オプトレックス株式会社 電気光学装置の製造法
EP1018761A4 (en) * 1997-08-21 2000-12-06 Citizen Watch Co Ltd SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
JPH11135925A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 電子部品の実装方法及び導電粒子の転写方法
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
JP3711873B2 (ja) * 2001-02-19 2005-11-02 ソニーケミカル株式会社 バンプレスｉｃチップの製造方法
US6667195B2 (en) * 2001-08-06 2003-12-23 United Microelectronics Corp. Laser repair operation
JP2003309255A (ja) 2002-04-16 2003-10-31 Canon Inc 半導体装置
TW548771B (en) * 2002-10-08 2003-08-21 Advanced Semiconductor Eng Structure of solder bump
US6959856B2 (en) 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
JP3891133B2 (ja) * 2003-03-26 2007-03-14 セイコーエプソン株式会社 電子部品の製造方法および電子部品の実装方法
KR101209489B1 (ko) * 2003-08-22 2012-12-07 엘지디스플레이 주식회사 액정표시장치
JP4100315B2 (ja) 2003-09-29 2008-06-11 セイコーエプソン株式会社 電気光学装置の製造方法
TWI231045B (en) * 2004-02-19 2005-04-11 Au Optronics Corp TFT substrate and its fabricating method
KR101049252B1 (ko) * 2004-08-23 2011-07-13 삼성전자주식회사 테이프 배선 기판, 그 테이프 배선 기판을 포함하는반도체 칩 패키지 및 그 반도체 칩 패키지를 포함하는액정 표시 장치
KR100642765B1 (ko) * 2004-09-15 2006-11-10 삼성전자주식회사 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법
JP2006237412A (ja) 2005-02-28 2006-09-07 Seiko Instruments Inc 半導体装置の製造方法および電子機器の製造方法
US20060211232A1 (en) * 2005-03-16 2006-09-21 Mei-Jen Liu Method for Manufacturing Gold Bumps
KR100801073B1 (ko) * 2005-10-06 2008-02-11 삼성전자주식회사 도전성 입자를 포함하는 범프를 구비하는 반도체 칩 및 이의 제조 방법
KR100804392B1 (ko) * 2005-12-02 2008-02-15 주식회사 네패스 반도체 패키지 및 그 제조 방법
US7635643B2 (en) * 2006-04-26 2009-12-22 International Business Machines Corporation Method for forming C4 connections on integrated circuit chips and the resulting devices
US20070267745A1 (en) * 2006-05-22 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including electrically conductive bump and method of manufacturing the same
US7476980B2 (en) * 2006-06-27 2009-01-13 Infineon Technologies Ag Die configurations and methods of manufacture
CN100511661C (zh) * 2007-02-01 2009-07-08 上海交通大学 带有弹性导电凸块的微电子元件及其制造方法和应用

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229044A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp 電子部品の製造方法、電子部品および電子機器
JP2005302870A (ja) * 2004-04-08 2005-10-27 Seiko Epson Corp 電子部品の製造方法、電子部品、電気光学装置および電子機器

Also Published As

Publication number Publication date
KR101309319B1 (ko) 2013-09-13
EP1942365A3 (en) 2009-07-01
TW200834155A (en) 2008-08-16
CN101188219A (zh) 2008-05-28
EP1942365A2 (en) 2008-07-09
CN101188219B (zh) 2012-01-25
US8576368B2 (en) 2013-11-05
KR20080046371A (ko) 2008-05-27
US20080180376A1 (en) 2008-07-31

Similar Documents

Publication Publication Date Title
JP2008129595A (ja) 液晶表示装置の駆動回路及びその製造方法と液晶表示装置の駆動回路が実装された液晶表示装置
US7454831B2 (en) Method for mounting an electronic element on a wiring board
US7403256B2 (en) Flat panel display and drive chip thereof
KR20170139217A (ko) 표시장치 및 이의 제조방법
JP2006060211A (ja) テープ配線基板、そのテープ配線基板を含む半導体チップパッケージ及びその半導体チップパッケージを含む液晶表示装置
US20090044967A1 (en) Circuit board, electronic circuit device, and display device
JP2007287949A (ja) フラットディスプレイパネル及び接続構造
US10031385B2 (en) Chip on film package and display apparatus having the same
CN111566551B (zh) 具有嵌入式ic系统的无边框lcd显示器及其制造方法
CN111712758B (zh) 将驱动器ic嵌入lcd显示基板中的系统和方法
KR19980070717A (ko) 액정표시장치 및 그 제조방법
US20090208731A1 (en) Conductive adhesive film, method of producing conductive adhesive film, electronic apparatus including conductive adhesive film, and method of producing electronic apparatus including conductive adhesive film
JP2009157200A (ja) 表示装置及びその製造方法
JP4103835B2 (ja) 電子部品の製造方法
KR20080053593A (ko) 표시 패널 및 그 제조 방법
JP7397589B2 (ja) 電子デバイス及びその作製方法、並びに表示装置及びその作製方法
JP3674424B2 (ja) 実装構造体、電気光学装置および電子機器
KR102272733B1 (ko) 표시 장치 및 표시 장치의 제조 방법
JP2011233624A (ja) 半導体素子及び該半導体素子を備える電子機器
JP2006237484A (ja) 半導体チップ，同半導体チップの製造方法および表示パネル
KR100615831B1 (ko) 인쇄회로기판 및 이를 채용한 액정표시장치
KR20220090620A (ko) 표시 장치 및 표시 장치 제조 방법
JP2005158785A (ja) 実装構造体、実装構造体の製造方法、電気光学装置、電気光学装置の製造方法及び電子機器
JP2007080991A (ja) 配線基板の接続方法及び電気光学装置の製造方法
KR20060115241A (ko) 플렉서블 프린티드 회로와 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120927

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131002

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131009

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131213