KR101309319B1 - 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치 - Google Patents

액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치 Download PDF

Info

Publication number
KR101309319B1
KR101309319B1 KR20060115743A KR20060115743A KR101309319B1 KR 101309319 B1 KR101309319 B1 KR 101309319B1 KR 20060115743 A KR20060115743 A KR 20060115743A KR 20060115743 A KR20060115743 A KR 20060115743A KR 101309319 B1 KR101309319 B1 KR 101309319B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
driving circuit
conductive particles
conductive
Prior art date
Application number
KR20060115743A
Other languages
English (en)
Other versions
KR20080046371A (ko
Inventor
김윤희
강호민
현종식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20060115743A priority Critical patent/KR101309319B1/ko
Priority to JP2007294786A priority patent/JP2008129595A/ja
Priority to EP20070022442 priority patent/EP1942365A3/en
Priority to US11/986,594 priority patent/US8576368B2/en
Priority to TW96144270A priority patent/TW200834155A/zh
Priority to CN2007103051965A priority patent/CN101188219B/zh
Publication of KR20080046371A publication Critical patent/KR20080046371A/ko
Application granted granted Critical
Publication of KR101309319B1 publication Critical patent/KR101309319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bump connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/2954—Coating
    • H01L2224/29599—Material
    • H01L2224/29698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29798—Fillers
    • H01L2224/29799—Base material
    • H01L2224/2989—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

액정표시장치 구동회로의 전극 상면에 형성되어 있는 범프 상면에 도전입자를 분산시켜 고착시킨 액정표시장치 구동회로(LDI)를 제안한다. 이 경우 탄성력 있는 도전입자가 각 범프간 높이차이에서 오는 접속저항을 줄이는 역할을 하게 되고, 전기적 접속시 발생할 수 있는 OPEN , SHORT 현상을 미연에 방지할 수 있다.
액정표시장치 구동회로, IC, 패드, 본딩, 도전입자, 접착제

Description

액정표시장치 구동회로 및 그의 제조방법과 액정표시장치 구동회로가 실장 된 액정표시장치{DRIVING CIRCUIT, METHOD OF MANUFACTURING THEREOF AND LIQUID CRYSTAL DISPLAY APPARATUS HAVING THE SAME}
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도.
도 2는 일반적인 액정표시장치 구동회로 범프의 형상을 나타내는 단면도.
도 3은 범프를 통해 액정표시장치 구동회로를 액정표시장치의 패드에 실장할 때 발생하는 전기적 Open 불량을 간략히 나타내는 평면도.
도 4는 범프를 통해 액정표시장치 구동회로를 액정표시장치의 패드에 실장할 때 발생하는 전기적 Short 불량을 간략히 나타내는 단면도.
도 5에서 도 7은 액정표시장치 구동 회로 칩을 실장하는 데 이용되는 종래 범프의 제조방법을 공정순서별로 도시한 도면이다.
도 8은 본 발명에 따른 범프를 제공하기 위해 도 7 공정 후 전도성 접착제가 형성되는 공정의 단면도
도 9는 본 발명에 따른 도전입자가 형성된 범프를 제공하기 위해 도전입자를 상기 접착제 상면에 도포한 공정의 단면도
도 10은 포토레지스트 Strip공정을 거친 후 본 발명에 따른 완성된 액정표시장치 구동회로의 단면도
도 11은 본 발명에 따른 액정표시장치 구동회로를 제조하기 위해 이용되는 도전입자의 단면도
도 12는 기존의 액정표시장치 구동회로와 액정표시장치를 ACF(이방성도전필름) 를 이용해 실장하는 공정 단면도
도 13은 기존의 액정표시장치 구동회로와 액정표시장치의 패드가 ACF를 통해 실장된 구조의 단면도
도 14는 본 발명에 따른 도전입자가 범프 상면에 형성된 액정표시장치 구동회로와 액정표시장치를 NCF(Non Conductive Film)를 이용해 실장하는 공정 단면도
도 15는 본 발명에 따른 도전입자가 범프 상면에 형성된 액정표시장치 구동회로와 액정표시장치를 NCP(Non Conductive Film)를 이용해 실장하는 공정 단면도
도 16은 본 발명에 따른 도전입자가 범프 상면에 형성된 액정표시장치 구동회로가 액정표시장치에 실장된 상태의 구조를 나타내는 단면도
<도면의 주요부분에 대한 부호의 설명>
1 : TFT array 기판 2 : 게이트 라인 3 : 데이터 라인 4 : 화소 전극
5 : 액정층 6: 공통전극 7 : 컬러필터 기판 8 : BM 9 : 서브컬러 필터
21 : 액정표시장치 구동회로 23 : 전극 25 : 범프 25a : ACF를 이용한 결합에 있어 도전볼이 부재인 상태의 범프
35 : ACF에 이용되는 도전볼 35a : 범프와 패드의 압력에 의해 변형이 된 ACF 도전입자의 형상
35b : 범프와 범프사이 도전볼들의 결합에 의해 short가 난 상태
41 : 액정표시장치 구동회로 43 : 전극 45 : 제1 패시베이션 막 47 : 폴리이미드층 49 : UBM 51 : 포토레지스트 53 : 범프
60 : 전도성 접착제 30 : 도전입자
71 : 종래 액정표시장치 구동회로 73 : 종래 액정표시장치 구동회로 전극
75 : 종래 액정표시장치 구동회로 범프
81 : 액정표시장치 패널 83 : 패드 90 : ACF
본 발명은 액정표시장치 구동회로와 실장 구조에 관한 것으로 더욱 상세하게는 액정표시장치 (Liquid Crystal Display : LCD) 구동회로 액정표시장치 구동회로와 이 칩이 도전입자가 상면에 도전입자가 형성되어 있는 범프(Bump)에 의해 외부 전자 기기와 안정적으로 접속된 실장 구조에 관한 것이다.
LCD는 박형, 경량, 저소비전력의 우수한 특성을 가지면서 해상도, 컬로 표시, 화질 등이 우수하여 활발하게 연구되고 있는 평판 표시장치이다.
간략히 설명하면, LCD는 TFT 어레이 기판(1)과 컬러필터 기판(7) 사이에 액정이 주입되어 있는 액정 패널과 액정 패널 하부에 배치되고 광원으로 이용되는 백라이트, 그리고 액정 패널 외곽에 위치하며 액정 패널을 구동시키기 위한 구동부로 이루어진다. 액정 패널은 두 장의 유리 기판 사이에 매트릭스 형태로 배열된 화소들과 이들 화소에 각각 공급되는 신호를 제어하는 스위칭 소자, 즉 박막 트랜지스 터(T)로 이루어진다.
도 1을 참조하여 설명하면, 액정표시장치는 크게 제 1 기판인 컬러필터 기판(7)과 제 2 기판인 TFT arrary 기판(1) 및 상기 컬러필터 기판(7) 및 TFT array 기판(1) 사이에 형성된 액정층(5)으로 구성된다.
상기 컬러필터 기판은 적, 녹, 청의 서브 컬러필터로 이루어진 컬러필터와 상기 서브컬러필터(9)사이를 구분하고 상기 액정층(5)을 투과하는 광을 차단하는 블랙매트릭스(8), 그리고 상기 액정층(5)에 전압을 인가하는 투명한 공통전극(6)으로 이루어져 있다.
상기 TFT array 기판에는 종횡으로 배열되어 화소영역을 정의하는 게이트라인과 데이터라인이 형성되어 있다. 이때 상기 게이트라인(2)과 데이터라인(3)의 교차영역에는 스위칭소자인 박막트랜지스터(T)가 형성되어 있으며, 상기 각 화소 영역에는 화소전극(4)이 형성되어 있다.
상기 화소 영역은 컬러필터 기판의 하나의 서브컬러필터(9)에 대응하는 서브화소로 컬러화상은 적,녹,청 세 종류의 서브컬러를 조합하여 얻어진다. 즉 적,녹,청 3개의 서브화소가 모여서 한개의 화소를 이루며, 상기 박막 트랜지스터는 상기 적,녹,청의 서브화소에 각각 연결되어 있다.
구동회로부의 경우에는 여러가지 제어 신호, 클럭 신호, 데이터 신호 등을 생성하는 부품들이 실장되는 인쇄 회로 기판(PCB)과, 액정 패널 및 PCB에 연결되고 액정 패널의 배선에 신호를 인가하기 위한 구동회로 (LCD Driver IC : LDI)를 포함한다.
LDI칩을 액정 패널에 실장하는 방법에 따라, 실장 구조의 종류가 칩 온 글래스 (Chip On Glass : COG), 테이프 캐리어 패키지 (Tape Carrier Package : TCP) , 칩 온 필름 (Chip On Film: COF)등으로 나누어진다. 이러한 실장 방법은 LDI칩의 복잡화, 화소 수의 증가와 높은 해상도의 요구에 맞게 미세 피치(Fine Pitch)의 접속, 쉬운 접속 공정, 높은 신뢰성을 필요로 한다. 이를 위한 핵심 기술은 범프의 형성방법과 미세 패드 피치 본딩방법이다.
도 12 및 도 13 에서는 종래 ACF(이방성도전필름)를 이용해 액정표시장치 구동회로와 액정표시장치의 패널을 전기적으로 연결시키는 것을 보여준다. 종래에는 TFT Glass 상면(81)에 ACF(90)를 부착하고 그 위에 구동 IC를 가압착 한 다음, 본압착과정(Final Bonding)에서 ACF내에 있던 무수히 많은 도전입자(35)가 유동을 하면서 Bump면과 Glass단자(83)에 포획되면서 액정표시장치 구동회로와 TFT Glass가 전기적으로 접속되었다. 그러나 이 경우 도전입자 잔유율(Remain Ratio)이 10~ 30%대에 불과해 도전입자의 낭비가 심하고 Bump 면적이 작아질수록 즉, Fine Pitch화 될수록 도전입자 수도 적어질 수밖에 없어 접속저항이 증가할 수 밖에없다.
그리고, LCD의 고화질화, 경량화, 박형화에 따라 COG Chip의 Pitch가 더욱 미세화되고 있으며 OLB 혹은 FOG Bonding에서도 점점 더 Pitch가 축소되고 있는 추세이다. COG Chip Bump의 간격이 15㎛이하의 Fine Pitch 제품의 경우 Space 사이에 도전입자 간의 뭉침에 의해 통전이 되어 Short성 Line불량(도 4)을 유발할 수 있다. 또는 Bump 면적이 점점 감소됨에 따라 COG Bonding 후 도전입자가 없어 통전이 안 되는 Open성 Line불량이 발생할 수도 있다.(도 3)
이러한 현상은 자공정 내에서 검출되지 않고 전기적 Leakeage에 의해 많은 시간이 경과된 후 고객에서 발생되는 신뢰성불량이므로 그 심각성은 더욱 더 크다.
이에 본 발명은, 범프 상면에 도전입자를 고착시켜 액정표시장치와 전기적 접속을 용이하게 하는 액정표시장치 구동회로 및 이의 제조방법을 제공하는 데 있다. 또한 이러한 액정표시장치 구동회로를 이용해 상기 액정표시장치 구동회로가 LCD 패널에 실장된 실장구조를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 액정표시장치 구동회로는 IC 패드 전극 상부에 형성된 범프 위에 도전입자와 결속하기 위한 레진층이 형성되어 있고, 이 위에 도전입자가 결합되어 있는 형태를 갖고 있다. 이 레진층의 경우 전기적 전도성이 있는 물질로서 도전입자가 범프의 상면에 고착되게 하는 역할을 수행한다.
도전입자는 외형적인 면에서 구형, 육면체, 사면체 등과 같은 형태를 가질 수 있으며 어떤 형태이든 이 도전입자의 최외곽은 전도성이 있는 물질로 이루어져 있고, 그 내부층은 탄성력 있는 폴리머로 이루어져 있다. 내부층이 탄성력있는 폴리머로 이루어진 이유는 액정표시장치 구동회로에 형성되어 있는 범프간 높이차에 의한 접속불량을 방지하기 위한 작용을 수행한다.
본 발명의 제 1 실시예에 따르면 ,외부 전자 기기에 실장하기 위한 액정표시장치 구동회로는, 소정의 신호를 발생시키는 IC, 상기 IC 상에 형성되어 상기 신호를 전달하는 전극, 상기 전극상에 형성된 범프, 그리고 상기 범프상에 형성되어 외부전자기기와 전기적 통전방법으로 사용되는 도전입자를 포함하는 것을 특징으로 한다.
본 발명의 제 2 실시예에 따르면, 외부 전자 기기에 실장하기 위한 액정표시
장치 구동회로는 상기 범프와 상기 범프상에 형성되어 있는 도전입자 사이에 전도성있는 레진층을 더 포함하는 것을 특징으로 한다.
본 발명의 제 3 실시예에 따르면, 외부 전자 기기에 실장하기 위한 액정표시장치 구동회로는 전도성있는 물질로 이루어진 최외곽층 및 탄성력있는 폴리머 물질인 내부층으로 이루어진 도전입자인 것을 특징으로 한다.
본 발명의 제 4 실시예에 따르면, 외부 전자 기기에 실장하기 위한 액정표시장치 구동회로는 제 3 실시예에 있어서,상기 전도성 있는 물질이 Au 또는 Ni을 포함하고 있는 것을 특징으로 한다.
본 발명의 제 5 실시예에 따르면, 제 1 실시예에 따른 액정표시장치 구동회로를 제조하는 방법에 있어서, 패드가 형성된 웨이퍼 상태의 칩 상면에 상기 패드 일부를 노출시키는 제 1 패시베이션 막을 형성하는 단계; 상기 패드 상면과 그 주변의 상기 제 1 패시베이션막이 노출되도록 제 2 패시베이션 막을 형성하는 단계; 상기 제 2 패시베이션막이 형성된 표면을 따라 금속막을 형성하는 단계;
상기 패드 상면에 대응되는 위치에 개구부를 가진 포토레지스트를 형성하는 단계;
상기 개구부 안을 금속으로 채워 범프를 형성하는 단계;
상기 범프 및 포토레지스트 상면에 전도성이 있는 레진층을 형성하는 단계;
상기 레진층위에 도전입자들을 분사하는 단계; 그리고 상기 포토레지스트를 제거하여 범프위에만 도전입자들이 형성되게 하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 제 6 실시예에 따르면, 도전입자들이 범프위에 형성된 액정표시장치 구동회로를 형성하는 제 5 실시예에 있어서 상기 레진층 위에 도포되는 도전입자들의 분사는 inkjet이나 미세노즐을 이용하는 것을 특징으로 한다.
본 발명의 제 7 실시예에 따르면, 도전입자들이 범프위에 형성된 액정표시장치 구동회로를 형성하는 제 6 실시예에 있어서, 상기 도전입자는 전도성있는 물질로 이루어진 최외곽층 및 탄성력있는 폴리머 물질인 내부층으로 이루어진 것을 특징으로 한다.
본 발명의 제 8 실시예에 따르면, 본 발명에 따른 액정표시장치는 제 1항 기재의 액정표시장치 구동회로, 상기 구동회로와 전기적으로 접속될 수 있는 패드부를 갖고 있는 박막 트랜지스터 패널, 상기 박막트랜지스터 패널과 대향하는 컬러필터 패널, 상기 박막트랜지스터 패널과 컬러필터 패널 사이에 주입되어 있는 액정층을 포함하는 것을 특징으로 한다.
본 발명의 제 9 실시예에 따르면, 본 발명에 따른 액정표시장치는 제 8 실시예에 있어서 액정표시장치 구동회로의 각 범프 사이에는 도전입자가 존재하지 않아, 전기적 통전이 일어나지 않는 것을 특징으로 한다.
본 발명의 제 10 실시예에 따르면, 본 발명에 따른 액정표시장치는 제 8 실시예에 있어서 상기 구동회로의 범프와 상기 박막 트랜지스터 패널의 패드부와의 접속은 비전도성 접착제로 이루어져 있는 것을 특징으로 한다.
본 발명의 제 11 실시예에 따르면, 본 발명에 따른 액정표시장치의 경우 상기 비전도성 접착제는 비전도성필름, 비전도성페이스트, UV접착제, 에폭시계 접착제 중 하나인 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 구동회로와 액정표시장치 구동회로 제조방법 및 액정표시장치 구동회로가 LCD 패널에 실장된 실장구조에 관한 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
액정표시패널에는 데이터라인(3)에서 직선으로 연장된 제 1 패드(미도시)와 게이트라인에서 연장된 제 2패드(미도시)가 형성되어 있다.액정 표시 패널이 소정의 영상을 디스플레이하도록 하기 위해, 제 1, 2 패드는 상기 도 2에 도시된 액정표시장치 구동회로(21)과 각각 전기적으로 연결된다.
액정표시장치 구동회로(21) 상에는 제 1,2 와 전기적으로 연결되기 위하여 전극(23)이 형성되어 있다. 바람직하게는 전극의 상면에는 상기 제 1, 2 패드와 직접 전기적으로 연결될 수 있는 범프(25)를 형성하게 된다. 이하 도 5에서 도 10을 참고하여 본 발명인 도전입자(30)가 범프 상면에 형성되어 있는 액정표시장치 구동회로의 제조 공정을 설명하도록 한다.
먼저 도 5에 나타난 바와 같이, 패시베이션막(45)을 피복하되 전극패드(43)가 오픈된 웨이퍼 상태의 칩(41)에 폴리이미드(47) 도포시에 전극패드(43) 오픈 부위가 노출되도록 패터닝한다.
다음 도 6에서와 같이 스퍼터링으로 UBM(Under Bump Metallurgy)층(49)을 도 5의 결과물 상면에 형성한다. 그런 다음 UBM(49)층 위에 전극패드(43)와 대응되는 위치에 개구부(A)를가진 포토레지스트 패턴(51)을 형성한다. 포토레지스트 패턴의 경우 Positive PR 패턴 뿐만 아니라 Negative PR 패턴을 사용하여도 본 발명을 수행하는 데 있어서는 문제가 발생하지 않는다.
도 7에서 전기 도금을 실시하여 개구부 안을 금속층으로 채워 범프(53)를 형성한다. 이 경우 금속은 Au, Ni 등과 같은 금속이 범프의 재료로 사용될 수 있다.
도 8에서는 범프가 형성된 후 곧바로 포토레지스트 패턴(51)을 Stripping 하는 것이 아니라 접착물질을 상면에 도포하여 접착층(60)을 형성한다. 이때 접착물질은 전도성이 있는 물질을 사용하게 된다. 범퍼상에 형성되는 도전입자가 전극으로부터 신호를 전달 받을 수 있기 위해서는 전도성있는 물질의 사용이 필요하다. 상기 전도성있는 물질이라 함은 Silver Paste 따위 등이 사용될 수 있다.
도 9에서는 상기 접착층에 도전입자(30)를 균일하게 분사하게 된다. 이때 도전입자는 외곽층은 전도성이 있는 금속물질이고, 그 내층은 탄성력이 있는 폴리머(34a, 34b)로 이루어져 있다. 외곽층은 동일 성분인 금속물질 또는 제1 금속층(31), 제 2 금속층(32)으로 나뉘어 형성할 수 있다. 상기 도전입자에 사용되 는 금속물질은 Au, Ni, Cu 따위가 사용될 수 있다.
상기 도전입자를 접착층 상면에 균일하게 고착시키기 위해서 바람직하게는 Inkjet방식이나 미세노즐을 이용함으로써 도전입자의 분포를 균일하게 만들 수 있다.
도전입자(30)가 접착층(60)에 고착된 후 포토레지스트 패턴(51)을 Stripping하여 제거하고 , 범프(53) 아래에만 UBM층(49)이 남아 있도록 UBM층(49) 식각공정을 진행한다.
도 10에서는 상기의 과정을 거쳐 본 발명인 범프 상면에 도전입자가 형성된 액정표시장치 구동회로의 완성된 형태의 단면도를 보여주고 있다.
도 11에서는 본 발명에 사용되는 도전입자(30)의 형상 및 구조를 나타내는 단면도이다. 상기 도전입자는 범프와 액정패널간 전기적 접속을 균일하게 하여 접속저항을 줄이는 역할을 하게 된다. 30a의 경우에는 최외곽층(31)은 제 1 금속물질로 이루어져 있고, 그 내부는 탄성력있는 폴리머(34a)로 이루어져 있다. 30b의 경우에는 최외곽층은 다시 두개의 층으로 나뉘어져 동일물질이 아닌 제 2 금속 물질(31) 및 제 3 금속물질(32)로서 최외곽층을 형성하고, 그 내부층은 탄성력 있는 폴리머(34b)로 이루어져 있다. 상기 최외곽층에 사용되는 금속물질은 Au, Ni, Cu등이 사용될 수 있다. 상기 금속물질 이외에도 전기전도성이 우수한 금속물질을 사용할 수 있다.
도 14 및 도 15 에서는 상기 도전입자(30)가 범프 상면에 형성된 액정표시장치 구동회로를 액정표시장치의 패널에 실장하는 과정을 보여주고 있다. 먼저 패 널을 클리닝하여 이물질이 패널 상면에 형성되지 않도록 한다. 그 다음 TFT GLASS 패드(81) 상면에 비 전도성 접착제인 NCF(Non Conductive Film)(70) 나 NCP(NON CONDUCTIVE FILM)(75)를 가압착한다. 다음으로 액정표시장치 구동회로를 상기 NCF(Non Conductive Film) 혹은 NCP(Non Conductive Film) 가 가압착된 패드(83) 상면에 가압착하게 된다. 가압착 공정 후 본압착 공정을 거치게 되면 도면 16에 나타난 바와 같이 도전입자가 범프와 패드간 본압착시 가해지는 압력에 의해 범프와 패드를 전기적으로 접속하고, 이때 범프간 단차가 있다하더라도 탄성력 있는 폴리머 층이 이를 보완하여 상기 단차를 극복함으로써 안정적으로 전기적인 접속특성을 유지하게 한다.
액정표시장치의 구동을 위한 액정표시장치 구동회로에 있어서 범프 상면에 도전입자를 분포하게 하여 액정표시장치의 패널의 패드와의 접촉성을 향상시킬 수 있다. 도전입자는 탄성력이 있는 폴리머층을 구비하고 있으므로, 범프끼리의 단차가 틀리다고 하더라도 도전입자가 탄성력을 통해 이런 단차를 극복하게 할 것이다. 이를 통해 액정표시장치 구동회로가 실장 된 후 안정적인 전기적 접촉성을 나타내 접속저항을 현저히 낮춰주고, 신뢰성 불량 등의 발생을 사전에 예방할 수 있다. 또한 액정표시장치 구동회로 범프와 범프 사이에는 도전입자가 존재하지 않음으로 해서 short문제를 해결할 수 있고, 범프의 상면에 결합 되어 있는 도전입자를 통해 범프와 액정 표시 패널의 기판상의 패드와의 간격이 상이한 경우에도 액정표시 패널의 기판상에 패드에 전기적으로 연결됨으로써 open을 방지할 수 있다. 또한 범프 의 fine pitch가 가능하게 되므로 칩 사이즈를 감소시킬 수 있어 넷 다이(net die)의 수를 증가시킬 수 있으므로 제조 단가를 낮출 수 있다. 따라서 , LDI 미세 피치 제품에 용이하게 적용될 수 있다.

Claims (11)

  1. 제어신호, 클럭신호 및 데이터신호를 발생시키는 IC,
    상기 IC 상에 형성되어 상기 신호를 전달하는 전극,
    상기 전극상에 형성된 범프,
    그리고 상기 범프상에 형성되어 외부전자기기와 전기적 통전방법으로 사용되는 도전입자 및
    상기 범프와 상기 범프상에 형성되어 있는 도전입자 사이에 배치되는 전도성 있는 레진층을 포함하는 액정표시장치 구동회로.
  2. 삭제
  3. 제 1항에 있어서,
    상기 도전입자는 전도성있는 물질로 이루어진 최외곽층 및 탄성력있는 폴리머 물질로 이루어진 내부층으로 이루어지는 것을 특징으로 하는 액정표시장치 구동회로.
  4. 제 3항에 있어서,
    상기 전도성 있는 물질은 Au, Ni로 이루어져 있는 것을 특징으로 하는 액정표시장치 구동회로.
  5. 제 1항에 따른 액정표시장치 구동회로를 제조하는 방법에 있어서,
    패드가 형성된 웨이퍼 상태의 칩 상면에 상기 패드 일부를 노출시키는 제 1 패시베이션 막을 형성하는 단계;
    상기 패드 상면과 그 주변의 상기 제 1 패시베이션막이 노출되도록 제 2 패시베이션 막을 형성하는 단계;
    상기 제 2 패시베이션막이 형성된 표면을 따라 금속막을 형성하는 단계;
    상기 패드 상면에 대응되는 위치에 개구부를 가진 포토레지스트를 형성하는 단계;
    상기 개구부 안을 금속으로 채워 범프를 형성하는 단계;
    상기 범프 및 포토레지스트 상면에 전도성이 있는 레진층을 형성하는 단계;
    상기 레진층위에 도전입자들을 분사하는 단계;
    그리고 상기 포토레지스트를 제거하여 범프위에만 도전입자들이 형성되게 하는 단계를 포함하는 액정표시장치 구동회로 제조 방법.
  6. 제 5항에 있어서,
    상기 레진층 위에 도포되는 도전입자들의 분사는 inkjet 이나 미세노즐을 이용하여 분사하는 것을 특징으로 하는 액정표시장치 구동회로 제조 방법.
  7. 제 6항에 있어서,
    상기 도전입자는 전도성있는 물질로 이루어진 최외곽층 및 탄성력있는 폴리머 물질로 이루어진 내부층으로 이루어진 것을 특징으로 하는 액정표시장치 구동회로 제조방법.
  8. 제 1항 기재의 액정표시장치 구동회로,
    상기 구동회로와 전기적으로 접속될 수 있는 패드부를 갖고 있는 박막 트랜지스터 패널, 상기 박막트랜지스터 패널과 대향하는 컬러필터 패널,
    상기 박막트랜지스터 패널과 컬러필터 패널 사이에 주입되어 있는 액정층을 포함하는 액정표시장치.
  9. 제 8항에 있어서,
    액정표시장치 구동회로의 범프 사이에는 도전입자가 존재하지 않아, 전기적 통전이 일어나지 않는 것을 특징으로 하는 액정표시장치
  10. 제 8항에 있어서,
    상기 구동회로의 범프와 상기 박막트랜지스터 패널의 전극의 접속은 비전도성 접착제로 이루어져 있는 것을 특징으로 하는 액정표시장치.
  11. 제 10항에 있어서, 상기 비전도성 접착제는 비전도성 필름, 비전도성페이스트, UV 접착제, 에폭시계 접착제 중 하나인 것을 특징으로 하는 액정표시장치.
KR20060115743A 2006-11-22 2006-11-22 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치 KR101309319B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR20060115743A KR101309319B1 (ko) 2006-11-22 2006-11-22 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치
JP2007294786A JP2008129595A (ja) 2006-11-22 2007-11-13 液晶表示装置の駆動回路及びその製造方法と液晶表示装置の駆動回路が実装された液晶表示装置
EP20070022442 EP1942365A3 (en) 2006-11-22 2007-11-20 Driving circuit for a liquid crystal display device, method of manufacturing the same, and display device having the same
US11/986,594 US8576368B2 (en) 2006-11-22 2007-11-21 Driving circuit for a liquid crystal display device, method of manufacturing the same and display device having the same
TW96144270A TW200834155A (en) 2006-11-22 2007-11-22 Driving circuit for a liquid crystal display device, method of manufacturing the same and display device having the same
CN2007103051965A CN101188219B (zh) 2006-11-22 2007-11-22 液晶显示装置的驱动电路及制造方法和具有其的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060115743A KR101309319B1 (ko) 2006-11-22 2006-11-22 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치

Publications (2)

Publication Number Publication Date
KR20080046371A KR20080046371A (ko) 2008-05-27
KR101309319B1 true KR101309319B1 (ko) 2013-09-13

Family

ID=39390406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060115743A KR101309319B1 (ko) 2006-11-22 2006-11-22 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치

Country Status (6)

Country Link
US (1) US8576368B2 (ko)
EP (1) EP1942365A3 (ko)
JP (1) JP2008129595A (ko)
KR (1) KR101309319B1 (ko)
CN (1) CN101188219B (ko)
TW (1) TW200834155A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11419216B2 (en) 2020-03-30 2022-08-16 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090095026A (ko) * 2008-03-04 2009-09-09 삼성전자주식회사 표시 장치 제조 방법
CN102237329B (zh) * 2010-04-27 2013-08-21 瑞鼎科技股份有限公司 芯片结构及其芯片接合结构与制造方法
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
TWI451372B (zh) * 2010-07-26 2014-09-01 Au Optronics Corp 修補線路的方法
TWI419095B (zh) * 2010-10-25 2013-12-11 Au Optronics Corp 顯示器
CN102122481B (zh) * 2010-11-01 2014-09-03 友达光电股份有限公司 显示器
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
JP2014026042A (ja) * 2012-07-25 2014-02-06 Japan Display Inc 表示装置
TWI457890B (zh) * 2012-08-17 2014-10-21 Macroblock Inc Display structure and display
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
KR101476686B1 (ko) * 2013-04-01 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102417804B1 (ko) * 2015-07-01 2022-07-06 엘지디스플레이 주식회사 디스플레이 장치
KR20180070774A (ko) 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
TWI742163B (zh) * 2017-09-25 2021-10-11 優顯科技股份有限公司 對目標電路基板形成預導電陣列之方法、應用前述方法於目標電路基板形成導電結構之製程、目標電路基板之預導電陣列、以及目標電路基板之導電結構陣列
CN109801888A (zh) 2017-11-16 2019-05-24 群创光电股份有限公司 第一电子元件及包含第一电子元件的显示设备
US11119616B2 (en) 2018-11-01 2021-09-14 Apple Inc. Trace transfer techniques for touch sensor panels with flex circuits
US11853515B2 (en) 2018-12-19 2023-12-26 Apple Inc. Ultra-thin touch sensors
KR102448823B1 (ko) * 2022-01-12 2022-09-29 주식회사 엠시스 프리코팅된 COF(Chip on film) 제조방법 및 이 제조 방법에 의하여 제조된 COF 구조

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135925A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 電子部品の実装方法及び導電粒子の転写方法
JP2005229044A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp 電子部品の製造方法、電子部品および電子機器
KR100588925B1 (ko) 2003-03-26 2006-06-12 세이코 엡슨 가부시키가이샤 전자 부품의 제조 방법, 전자 부품, 전자 부품의 실장방법 및 전자기기
JP2006237412A (ja) 2005-02-28 2006-09-07 Seiko Instruments Inc 半導体装置の製造方法および電子機器の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606962A (en) * 1983-06-13 1986-08-19 Minnesota Mining And Manufacturing Company Electrically and thermally conductive adhesive transfer tape
JPH0740496B2 (ja) * 1989-03-01 1995-05-01 シャープ株式会社 電極上への導電性粒子の配置方法
JPH03152992A (ja) * 1989-10-27 1991-06-28 W R Grace & Co 印刷回路板及びその製造方法
JP3276459B2 (ja) 1993-05-21 2002-04-22 オプトレックス株式会社 電気光学装置の製造法
KR20010022036A (ko) * 1997-08-21 2001-03-15 하루타 히로시 반도체장치 및 그 제조방법
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
JP3711873B2 (ja) * 2001-02-19 2005-11-02 ソニーケミカル株式会社 バンプレスｉｃチップの製造方法
US6667195B2 (en) * 2001-08-06 2003-12-23 United Microelectronics Corp. Laser repair operation
JP2003309255A (ja) 2002-04-16 2003-10-31 Canon Inc 半導体装置
TW548771B (en) * 2002-10-08 2003-08-21 Advanced Semiconductor Eng Structure of solder bump
US6959856B2 (en) 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
KR101209489B1 (ko) * 2003-08-22 2012-12-07 엘지디스플레이 주식회사 액정표시장치
JP4100315B2 (ja) 2003-09-29 2008-06-11 セイコーエプソン株式会社 電気光学装置の製造方法
TWI231045B (en) * 2004-02-19 2005-04-11 Au Optronics Corp TFT substrate and its fabricating method
JP4103835B2 (ja) * 2004-04-08 2008-06-18 セイコーエプソン株式会社 電子部品の製造方法
KR101049252B1 (ko) * 2004-08-23 2011-07-13 삼성전자주식회사 테이프 배선 기판, 그 테이프 배선 기판을 포함하는반도체 칩 패키지 및 그 반도체 칩 패키지를 포함하는액정 표시 장치
KR100642765B1 (ko) * 2004-09-15 2006-11-10 삼성전자주식회사 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법
US20060211232A1 (en) * 2005-03-16 2006-09-21 Mei-Jen Liu Method for Manufacturing Gold Bumps
KR100801073B1 (ko) * 2005-10-06 2008-02-11 삼성전자주식회사 도전성 입자를 포함하는 범프를 구비하는 반도체 칩 및 이의 제조 방법
KR100804392B1 (ko) * 2005-12-02 2008-02-15 주식회사 네패스 반도체 패키지 및 그 제조 방법
US7635643B2 (en) * 2006-04-26 2009-12-22 International Business Machines Corporation Method for forming C4 connections on integrated circuit chips and the resulting devices
US20070267745A1 (en) * 2006-05-22 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including electrically conductive bump and method of manufacturing the same
US7476980B2 (en) * 2006-06-27 2009-01-13 Infineon Technologies Ag Die configurations and methods of manufacture
CN100511661C (zh) * 2007-02-01 2009-07-08 上海交通大学 带有弹性导电凸块的微电子元件及其制造方法和应用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135925A (ja) * 1997-10-30 1999-05-21 Toshiba Corp 電子部品の実装方法及び導電粒子の転写方法
KR100588925B1 (ko) 2003-03-26 2006-06-12 세이코 엡슨 가부시키가이샤 전자 부품의 제조 방법, 전자 부품, 전자 부품의 실장방법 및 전자기기
JP2005229044A (ja) * 2004-02-16 2005-08-25 Seiko Epson Corp 電子部品の製造方法、電子部品および電子機器
JP2006237412A (ja) 2005-02-28 2006-09-07 Seiko Instruments Inc 半導体装置の製造方法および電子機器の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11419216B2 (en) 2020-03-30 2022-08-16 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
US8576368B2 (en) 2013-11-05
US20080180376A1 (en) 2008-07-31
CN101188219A (zh) 2008-05-28
KR20080046371A (ko) 2008-05-27
EP1942365A2 (en) 2008-07-09
EP1942365A3 (en) 2009-07-01
TW200834155A (en) 2008-08-16
JP2008129595A (ja) 2008-06-05
CN101188219B (zh) 2012-01-25

Similar Documents

Publication Publication Date Title
KR101309319B1 (ko) 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치
US6366331B1 (en) Active matrix liquid-crystal display device having improved terminal connections
US7265449B2 (en) Tape circuit substrate, semiconductor chip package including the same, and liquid crystal display device including the semiconductor chip package
JP3826605B2 (ja) 半導体装置の実装構造の製造方法、液晶装置、および電子機器
KR100600688B1 (ko) 이방성 도전체, 표시 장치, 표시 장치 제조 방법 및도전성 부재
KR20170139217A (ko) 표시장치 및 이의 제조방법
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
KR100391843B1 (ko) 액정 표시 장치의 실장 방법 및 그 구조
US20080055291A1 (en) Chip film package and display panel assembly having the same
US20090208731A1 (en) Conductive adhesive film, method of producing conductive adhesive film, electronic apparatus including conductive adhesive film, and method of producing electronic apparatus including conductive adhesive film
KR101002307B1 (ko) 액정표시장치와 그 제조방법
KR20070102048A (ko) 액정표시장치
JP2009157200A (ja) 表示装置及びその製造方法
KR20060134662A (ko) 씨오지 방식의 액정표시장치
KR20080053593A (ko) 표시 패널 및 그 제조 방법
JP3613151B2 (ja) 表示装置
JP2011233624A (ja) 半導体素子及び該半導体素子を備える電子機器
KR101093511B1 (ko) 플렉서블 프린티드 회로와 그 제조방법
JPS60225120A (ja) 液晶表示装置
KR100679514B1 (ko) 액정표시장치
KR101001988B1 (ko) 액정 표시 장치 및 그 제조방법
KR100615831B1 (ko) 인쇄회로기판 및 이를 채용한 액정표시장치
KR20220090620A (ko) 표시 장치 및 표시 장치 제조 방법
KR20210001894A (ko) 전자 디바이스 및 그 제작 방법과 표시 장치 및 그 제조 방법
KR20060109662A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 7