JP3613151B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3613151B2 JP3613151B2 JP2000201897A JP2000201897A JP3613151B2 JP 3613151 B2 JP3613151 B2 JP 3613151B2 JP 2000201897 A JP2000201897 A JP 2000201897A JP 2000201897 A JP2000201897 A JP 2000201897A JP 3613151 B2 JP3613151 B2 JP 3613151B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- display device
- circuit chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は、画像表示機能を有する表示装置、とりわけマトリクス型画像表示装置に関するものである。
【0002】
【従来の技術】
一対の電極間に表示媒体を有するマトリクス型表示装置、例えば液晶画像表示装置は近年の微細加工技術、液晶材料技術および実装技術等の進歩により5〜50cm対角の工業製品として実用上支障の無いテレビジョン画像や各種の画像表示が商用ベースで提供されている。また、液晶画像表示装置(液晶パネル)を構成する2枚のガラス基板の一方にRGBの着色層を形成しておくことにより、カラー表示も容易に実現している。特にスイッチング素子を絵素毎に内蔵させた、いわゆるアクティブ型の液晶パネルでは、クロストークも少なくかつ高速応答で高いコントラスト比を有する画像が保証されている。
【0003】
これらの液晶パネルは、走査線としては100 〜 1200本、信号線としては 200 〜 3000本程度のマトリクス構成が一般的であるが、最近は表示容量の増大に対応して大画面化と高精細化が同時に進行している。
【0004】
図8は液晶パネルへの実装状態を示し、液晶パネル1を構成する一方の透明絶縁基板、例えばガラス基板2上に形成された走査線の端子電極群6に駆動信号を供給する半導体集積回路チップ3を直接、接続するCOG(Chip−On−Glass)方式や、例えば0.1mm程度の膜厚のポリイミド系樹脂薄膜をベースとし、金メッキあるいは半田メッキされた銅箔の端子(図示せず)を有するTCPフィルム4を信号線の端子電極群5に導電性媒体を含む適当な接着剤で圧接して固定するTCP(Tape−Carrier−Package)方式などの実装手段によって、電気信号が画像表示部に供給される。ここでは便宜上二つの実装方式を同時に図示しているが、実際には何れかの方式が適宜選択されることは言うまでもない。
【0005】
7、8は液晶パネル1の大部分を占める画像表示部と周縁部に形成された信号線および走査線の端子電極群5,6との間を接続する配線路で、必ずしも電極端子群5,6と同一の導電材で構成される必要はない。9は全ての液晶セルに共通の透明導電性の対向電極を有するもう1枚の透明絶縁基板であるガラス基板で、液晶パネル1を構成する2枚のガラス基板2,9は樹脂性のファイバやビーズ等のスペーサ材によって数μm程度の所定の距離を隔てて形成され、その間隙(ギャップ)はガラス基板9の周縁部において有機性樹脂よりなるシール材と封口材とで封止された閉空間になっており、この閉空間に液晶が充填されている。
【0006】
カラー表示を実現する場合には、ガラス基板9の閉空間側に着色層と称する染料または顔料のいずれか一方もしくは両方を含む厚さ1〜2μm程度の有機薄膜が被着されて色表示機能が与えられるので、その場合にはガラス基板9は別名カラーフィルタと呼称される。そして液晶材料の性質によってはガラス基板9の上面またはガラス基板2の下面のいずれかもしくは両面上に偏光板が貼付され、液晶パネル1は電気光学素子として機能する。現時点では液晶にTN(ツイスト・ネマチック)系を用いたものが大半で、偏光板は通常2枚必要である。また、図示はしないが、透過型の液晶パネルでは液晶パネルの下方に位置する裏面光源から白色の光源光が照射される。
【0007】
液晶パネルに画像を表示するためには、先述したようにTCP実装またはCOG実装によって信号線と走査線の端子電極5,6に電気信号(走査信号と映像信号)を与える必要がある。最近は実装コストを削減するために、あるいは接続点数を減らして液晶パネルの信頼性をさらに高めるためにCOG実装が多用される傾向にある。
【0008】
本発明者は先行特許である特願平 11−047276 号公報にて図9(a)に示したような新規な実装手段で実装されたアクティブ型の液晶パネルを開示している。同図のA−A’線上の断面図を図9(b)に示す。プリント基板13には駆動用半導体集積回路チップ3,3’よりも大きな開口部14,14’が形成されており、このプリント基板13を大半の構成素子を形成された液晶パネルを構成する一方のガラス基板(アクティブ基板)2の周縁部で、駆動用半導体集積回路チップ3,3’上からアクティブ基板2に実装することによって液晶パネルへの実装がなされている。
【0009】
図9において、21は半導体集積回路チップ3’をアクティブ基板2に実装するための熱硬化性の異方性導電性ゴム(ACF)であり、22はアクティブ基板2と対向する主面上に形成された低抵抗の配線路であり、23はアクティブ基板2と対向する主面と反対側の主面上に形成された低抵抗の配線路である。低抵抗の配線路とは具体的には膜厚数〜数10μmの銅箔が最も一般的である。なお、24,25は夫々半導体集積回路チップ3’及びプリント基板13の実装接続に必要なバンプ電極を模式的に現したものである。また26はアクティブ基板2の主面上に形成されたゲート絶縁層やパシベーション絶縁層を含む絶縁層であり、端子電極5上と低抵抗で接続が必要な、例えば電源端子30,31上は選択的に除去されて夫々の電極は露出している。言うまでもなく、電源端子30,31間を接続する配線路32は端子電極5と信号線とを接続する配線路7と同時に形成されるのが合理的である。27はアクティブ基板2と対向する主面と反対側の主面上に形成された低抵抗の配線路23を保護するための絶縁層で、プリント基板13の作製時に形成しても良く、またプリント基板13の実装後に適当な樹脂を塗布しても良い。図示はしていないが、配線路22を保護するための絶縁層や樹脂層(図示せず)も適宜採用すると良い。
【0010】
プリント基板13のアクティブ基板2への実装方法に制約はなく、例えば熱硬化性の異方性導電性ゴム(ACF)21’を使用して圧接しながら、加熱によって固定する等の手段が用いられる。ただし、プリント基板13の実装に当り既に実装済みの駆動用半導体集積回路チップ3,3’がはずれたりずれたりしないように、ACF実装方式を採用するならば例えばプリント基板13の実装時の温度を下げるとか、駆動用半導体集積回路チップ3,3’を固定しながらプリント基板13を実装する等の実装方法の工夫は必要である。
【0011】
なお、外部からの電気信号は図9(a)にも示したように、従来と同様にアクティブ基板2の周縁部でプリント基板13の実装の障害とならない位置に外部接続端子33を配置するか、プリント基板13のアクティブ基板2と対向する主面とは反対側の主面上に外部接続端子34を配置し、可撓性のプリント基板(FPC:Flexible−Print−Circuit)を用いて実装接続する等の接続手段で供給される。ただし、後者では可撓性のプリント基板の厚み分だけ、表示装置の厚みが増すのが難点となる。
【0012】
この他にも開口部に換えて駆動用半導体チップの上面を覆うとともに前記駆動用半導体集積回路チップの外形よりも大きくかつ深い凹部を有し配線路の形成されたプリント基板を用いた技術、プリント基板を走査線側と信号線側とで分割してプリント基板の製作を容易とする技術、プリント基板を複数個に分割して実装接続の合せ精度を確保する技術等の多くの技術が開示されている。このように先願例ではプリント基板上に内蔵された低抵抗の配線路を駆動用半導体チップに供給する電源線、クロック線、入力信号線等の供給線として構成することで高価なバスフレキ配線を不要としている。
【0013】
【発明が解決しようとする課題】
大画面化と高精細化の同時進行は、表示装置にとっては走査線や信号線等の電極線数の増大にともなって駆動用半導体チップ数の増大し、またその表示装置を用いた画像表示装置にとっては、画質や機能を向上させるための新たなシステムや回路が必要となる。特に最近のディジタル化に対応して、フレーム(画像)メモリ、A/Dコンバータ、D/Aコンバータ等の半導体チップが多数個必要となってくる。このことは画像表示装置内に多数個の半導体チップを組み込むために現状よりもさらに高密度の実装基板が必要とされることと等価である。
【0014】
本発明はかかる現状に鑑みなされたもので、画像表示装置を構成する基板上に実装された走査線や信号線の駆動用半導体チップに加えて、他の機能を有する半導体チップを同時に実装することが可能な高密度なプリント基板を提供することにより、画像表示装置外の電気回路の簡素化を図ることを目的とする。
【0015】
【課題を解決するための手段】
コストダウンの観点から駆動用半導体チップの高密度化と多出力化は著しく進歩し、駆動用半導体チップのチップサイズはスリム化も相俟って現状では表示装置の対応する電極端子形成領域の面積の半分以下の駆動用半導体チップも設計可能であり、したがって画像表示領域外の電極端子群の占める相対的な面積も半分以下である。そこで本発明においてはその空間の有効活用の観点から先に提案したプリント基板上に他の機能を有する半導体チップを実装することにより目的を達せんとするものである。
【0016】
請求項1に記載の表示装置は、一対の電極間に表示媒体を有するマトリクス型表示装置において、前記マトリクス型表示装置を構成する基板上に形成された端子電極に駆動用半導体集積回路チップが直接実装されることによって走査線及び信号線の前記端子電極への電気信号の供給がなされ、
前記駆動用半導体集積回路チップへの電気接続が、前記基板に実装された駆動用半導体集積回路チップの実装位置に対応してその駆動用半導体集積回路チップの外形よりも大きな開口部を有し配線路が形成されたプリント基板を前記基板の画像表示領域外に実装することによりなされ、
前記プリント基板上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【0017】
この構成により、表示装置内に他の機能を有する半導体回路チップの搭載か可能となり、画像表示装置の機能の向上や画質の改善が容易となる。
【0018】
請求項2に記載の表示装置においては、プリント基板の基板と対向する面と反対側の主面上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【0019】
この構成により、請求項1に記載の表示装置と同等の効果が得られる。
【0020】
請求項3に記載の表示装置は、プリント基板の基板と対向する主面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【0021】
この構成により、周縁部の実装領域の厚みが増大することなく請求項1に記載の表示装置と同等の効果が得られる。
【0022】
請求項4に記載の表示装置は、プリント基板の基板と対向する面と反対側の主面上、及び、基板と対向する主面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【0023】
この構成により、搭載可能な半導体集積回路チップの数を増やすことができて、付加価値の増大を容易とすることができる。
【0024】
請求項5に記載の表示装置は、請求項2〜4に記載の表示装置に採用されるプリント基板が3層以上の多層配線で構成されることを特徴とする。
【0025】
この構成により、低抵配線路を多数本確保することができて、駆動用半導体集積回路チップに共通する電源線、クロック線及び入力信号線の供給が容易となる。
【0026】
請求項6に記載の表示装置は、一対の電極間に表示媒体を有するマトリクス型表示装置において、前記マトリクス型表示装置を構成する基板上に形成された端子電極に駆動用半導体集積回路チップが直接実装されることによって走査線及び信号線の前記端子電極への電気信号の供給がなされ、
前記駆動用半導体集積回路チップへの電気接続が、前記基板に実装された駆動用半導体集積回路チップの実装位置に対応してその駆動用半導体集積回路チップの上面を覆うとともに前記駆動用半導体集積回路チップの外形よりも大きくかつ深い凹部を有し配線路が形成されたプリント基板を前記基板の画像表示領域外に実装することによりなされ、
前記プリント基板上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【0027】
この構成により、請求項1に記載の表示装置と比較して、表示装置内に他の機能を有する半導体回路チップより数多く搭載することが可能となり、さらに画像表示装置の機能や画質の向上が推進される。
【0028】
請求項7に記載の表示装置は、プリント基板の基板と対向する面と反対側の主面上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【0029】
この構成により、請求項6に記載の表示装置と同等の効果が得られる。
【0030】
請求項8に記載の表示装置は、プリント基板の基板と対向する面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【0031】
この構成により、周縁部の実装部の厚みが増大することなく請求項6に記載の表示装置と同等の効果が得られる。
【0032】
請求項9に記載の表示装置は、プリント基板の基板と対向する面と反対側の主面上、及び、基板と対向する主面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする。
【0033】
この構成により、搭載可能な半導体集積回路チップの数を最大とすることができて、付加価値の増大を容易とすることができる。
【0034】
請求項10に記載の表示装置は、請求項7〜9に記載の表示装置に採用されるプリント基板が3層以上の多層配線で構成されることを特徴とする。
【0035】
この構成により、低抵配線路を多数本確保することができて、駆動用半導体集積回路チップに共通する電源線、クロック線及び入力信号線の供給が容易となる。
【0036】
【発明の実施の形態】
本発明の実施の形態を図1〜図7に基づいて説明する。図1は本発明の第1の実施形態による表示装置(液晶パネル)への実装状態の部分的な斜視図を示し、以下の説明では便宜上、同一部位には従来例と同じ符号を付すことにする。
【0037】
本発明の第1の実施形態を図1に示す。プリント基板13にはその主面上に低抵抗の配線路 22(図示せず),23が形成されるとともに、駆動用半導体集積回路チップ3’よりも大きな開口部14’が形成されており、かつアクティブ基板2と対向する主面と反対の主面上に他の機能を有する半導体集積回路チップ103が実装されている。このプリント基板13をアクティブ基板2の周縁部で、駆動用半導体集積回路チップ3’上からアクティブ基板2に実装することによって第1の実施形態が完成する。第1の実施形態ではプリント基板13の両面に形成された厚膜の配線路22,23は開口部14’の近傍で、配線路23は他の機能を有する半導体集積回路チップ103の近傍では線幅を細めるか配線本数を減ずる必要があり回路的な制約が発生するが、アクティブ基板2と対向する主面上に配線路22を多数本形成することができる。この構成は駆動用半導体集積回路チップ3’の電極端子配置領域における占有面積が小さく、隣り合った駆動用半導体集積回路チップ3’間に他の機能を有する半導体集積回路チップ103を配置するスペースがある時に実施可能であるが、他の機能を有する半導体集積回路チップ103の厚み分だけプリント基板13全体の厚みが増すことは避けられないので、コスト的に許せば半導体チップ3’と103とは研磨によってその厚みを減じておくことが望ましい。
【0038】
本発明の第2の実施形態を図2に示す。プリント基板13にはその主面上に低抵抗の配線路 22(図示せず),23が形成されるとともに、駆動用半導体集積回路チップ3’よりも大きな開口部14’が形成されており、かつアクティブ基板2と対向する主面上に他の機能を有する半導体集積回路チップ104(図示せず)の外形よりも大きくかつ深い凹部(開口溝)15’を有し、その凹部15’内に半導体集積回路チップ104が実装されている。このプリント基板13をアクティブ基板2の周縁部で、駆動用半導体集積回路チップ3’上からアクティブ基板2に実装することによって第2の実施形態が完成する。第2の実施形態ではプリント基板13の両面に形成された厚膜の配線路22,23は開口部14’の近傍で、配線路22は凹部(開口溝)15’の近傍では線幅を細めるか配線本数を減ずる必要があり回路的な制約が発生するが、アクティブ基板2と対向する主面と反対の主面上で凹部15’上にも配線路23を多数本形成することができる。この構成は駆動用半導体集積回路チップ3’の電極端子配置領域における占有面積が小さく、隣り合った駆動用半導体集積回路チップ3’間に他の機能を有する半導体集積回路チップを配置するスペースがある時に実施可能であり、第1の実施形態と比較するとプリント基板13の厚みの増分は殆ど無い利点がある。
【0039】
本発明の第3の実施形態を図3に示す。プリント基板13にはその主面上に低抵抗の配線路 22(図示せず),23が形成されるとともに、駆動用半導体集積回路チップ3’よりも大きな開口部14’が形成されており、かつアクティブ基板2と対向する主面と反対の主面上に他の機能を有する半導体集積回路チップ103と、アクティブ基板2と対向する主面上に別の機能を有する半導体集積回路チップ104の外形よりも大きくかつ深い凹部15’を有し、その凹部15’内とに別の機能を有する半導体集積回路チップ104とが実装されている。このプリント基板13をアクティブ基板2の周縁部で、駆動用半導体集積回路チップ3’上からアクティブ基板2に実装することによって第3の実施形態が完成する。第3の実施形態ではプリント基板13の両面に2種類の半導体集積回路チップ103,104が実装されているので、アクティブ基板2と対向する主面と反対の主面上に形成された厚膜の配線路22,23が確保し難く回路的な制約が厳しくなる。この構成は駆動用半導体集積回路チップ3’の電極端子配置領域における占有面積が小さく、隣り合った駆動用半導体集積回路チップ3’間に他の機能を有する半導体集積回路チップを配置するスペースがある時に実施可能であり、第1、第2の実施形態と比較すると実装可能な他の機能を有する半導体チップがほぼ倍増してプリント基板13の高密度化が推進されている。
【0040】
第4の実施形態は、第8の実施例で詳細に説明するので図示はしないが第1〜第3の実施形態においてプリント基板13が3層以上の多層配線で構成されるものである。第1と第3の実施形態においては、プリント基板13の両面に半導体チップが実装されているため低抵抗配線路の配置に制約が多く、プリント基板13の厚み方向の中間に第3の低抵抗配線路を配置することで本来の目的である低抵抗の配線路を多数確保することができる。
【0041】
第5の実施形態を図4に示す。プリント基板13にはその主面上に低抵抗の配線路22(図示せず),23が形成されるとともに、アクティブ基板2と対向する主面上に駆動用半導体集積回路チップ3’(図示せず)よりも大きな凹部(開口溝)15’が形成されており、かつ基板と対向する主面と反対の主面上に他の機能を有する半導体集積回路チップ103が実装されている。このプリント基板13をアクティブ基板2の周縁部で、駆動用半導体集積回路チップ3’上からアクティブ基板2に実装することによって第5の実施形態が完成する。第5の実施形態ではプリント基板13のアクティブ基板2と対向する主面上に形成された厚膜の配線路22は凹部15’の近傍で、アクティブ基板2と対向する主面と反対の主面上に形成された厚膜の配線路23は他の機能を有する半導体集積回路チップ103の近傍では線幅を細めるか配線本数を減ずる必要があり回路的な制約が発生するが、半導体集積回路チップ103下のアクティブ基板2と対向する主面上に配線路22を多数本形成することができる。この構成は駆動用半導体集積回路チップ3’の電極端子配置領域における占有面積が大きく、隣り合った駆動用半導体集積回路チップ3’間に他の機能を有する半導体集積回路チップを配置するスペースがなくても実施可能であり、その場合には図示したように駆動用半導体集積回路チップ3’上に他の機能を有する半導体集積回路チップ103’を実装すれば良い。ただし、この時にはアクティブ基板2と対向する主面上に配線路22を多数本確保することはできなくなる。第5の実施形態では何れにせよ、他の機能を有する半導体集積回路チップ103,103’の厚み分だけプリント基板13全体の厚みが増すことは避けられないので、コスト的に許せば半導体チップ3’と103,103’とは研磨によってその厚みを減じておくことが望ましい。駆動用半導体集積回路チップ3’の電極端子配置領域における占有面積が小さく、隣り合った駆動用半導体集積回路チップ3’間に他の機能を有する半導体集積回路チップ103を配置するスペースがある第1の実施形態と比較すると、駆動用半導体集積回路チップ3’上にも他の機能を有する半導体集積回路チップ103’を実装することが可能であり、プリント基板13の高密度化が推進されている。
【0042】
第6の実施形態を図5に示す。プリント基板13にはその主面上に低抵抗の配線路22(図示せず),23が形成されるとともに、アクティブ基板2と対向する主面上に駆動用半導体集積回路チップ3’(図示せず)よりも大きな凹部(開口溝)15’が形成されており、かつ別の機能を有する半導体集積回路チップ104の外形よりも大きくかつ深い凹部16’を有し、その凹部16’内に別の機能を有する半導体集積回路チップ104が実装されている。このプリント基板13をアクティブ基板2の周縁部で、駆動用半導体集積回路チップ3上からアクティブ基板2に実装することによって第6の実施形態が完成する。第6の実施形態ではアクティブ基板2と対向する主面と反対の主面上で凹部16’上にも配線路23を多数本形成することができるので、回路的な制約が緩和される。この構成は駆動用半導体集積回路チップ3’の電極端子配置領域における占有面積が小さく、隣り合った駆動用半導体集積回路チップ3’間に他の機能を有する半導体集積回路チップ104を配置するスペースがある場合に実施可能であり、第5の実施形態と比較するとプリント基板13の厚みの増分は殆ど無い利点がある。
【0043】
第7の実施形態を図6に示す。プリント基板13にはその主面上に低抵抗の配線路22(図示せず),23が形成されるとともに、アクティブ基板2と対向する主面上に駆動用半導体集積回路チップ3’(図示せず)よりも大きな凹部15’が形成されており、アクティブ基板2と対向する主面と反対の主面上に他の機能を有する半導体集積回路チップ103と、アクティブ基板2と対向する主面上に別の機能を有する半導体集積回路チップ104(図示せず)の外形よりも大きくかつ深い凹部16’を有し、その凹部16’内とに別の機能を有する半導体集積回路チップ104とが実装されている。このプリント基板13をアクティブ基板2の周縁部で、駆動用半導体集積回路チップ3’上からアクティブ基板2に実装することによって第7の実施形態が完成する。第7の実施例ではプリント基板13の両面に2種類の半導体集積回路チップ103,104が実装されているので、アクティブ基板2と対向する主面と反対の主面上に形成された厚膜の配線路22,23が確保し難く回路的な制約が厳しくなる。この構成は駆動用半導体集積回路チップ3’の電極端子配置領域における占有面積が小さく、隣り合った駆動用半導体集積回路チップ3’間に他の機能を有する半導体集積回路チップを配置するスペースがある時に実施可能であり、しかも駆動用半導体集積回路チップ3’上にも他の機能を有する半導体集積回路チップ103’を実装することが可能であるので、第5及び第6の実施形態と比較すると実装可能な他の機能を有する半導体チップがほぼ倍増してプリント基板13の高密度化が推進されていることは明らかである。
【0044】
第8の実施形態は第5〜第7の実施形態においてプリント基板13がアクティブ基板2と対向する主面と反対の主面上に形成された厚膜の配線路22,23の2層の配線路に加えて第3の低抵抗配線路40を加えた3層以上の多層配線で構成されるものである。具体的な一例として図6のA−A’線上の断面図を図7に示す。第3、第5及び第7の実施形態においては、プリント基板13の両面に半導体チップが実装されているため低抵抗配線路の配置に制約が多く、プリント基板13の厚み方向の中間に第3の低抵抗配線路40を配置することで本来の目的が確保される。もちろん、第1と第2の低抵抗配線路22,23と第3の低抵抗配線路40との間をスルーホール(ビアホール)等で接続する多層配線によって配線の自由度が増大し、プリント基板13の設計が容易となることは言うまでも無いだろう。多層配線化をさらに推進して4層、5層と多層配線の層数を増加するほど配線の自由度は増大するが、プリント基板のコストが上昇することとプリント基板の厚みが増していくことは避けられないので、必要とされるシステムあるいは回路構成に応じて総合的な判断が必要である。
【0045】
プリント基板13の材質については、第1の実施形態においてのみ可撓性のフィルム状のものであっても何ら支障はないが、その他の実施形態においてはプリント基板13の両面に半導体集積回路チップが実装されているので振動によって下向きに実装された半導体集積回路チップと(アクティブ)基板とが衝突や擦れによって不具合を生ずる恐れが高く、可撓性のフィルム状のものでプリント基板13を作製する時には(アクティブ)基板上でプリント基板13を半導体集積回路チップ共々樹脂で固めてしまうと良い。
【0046】
以上述べた実施の形態において、プリント基板13の二つの主面上には低抵抗の配線路と半導体集積回路チップの2種類の実装しか記載していないが、必要に応じてチップ状の抵抗、コンデンサあるいはその他の電気部品を実装して電子回路を作製できることは明白である。走査線と信号線に夫々走査信号と映像信号を供給する駆動用半導体集積回路チップと比較して他の機能を有する半導体集積回路チップとは、例えばマトリクス型表示装置の走査回路と信号回路とを制御するコントローラが上げられ、通常1個は必要である。また、液晶表示装置は基本的にはアナログ駆動であるので、デジタル信号で画像表示を行うためにはD/Aコンバータでデジタル信号をアナログ信号に変換する必要があり、D/Aコンバータを本発明のように内蔵することでデジタル信号に対応した液晶画像表示装置が得られ、従来のように外付けのD/Aコンバータを主たる構成要素とする変換回路が不要となる。さらにはフレームメモリ等を内蔵することで静止画に対応した表示装置の消費電力を低減することができる等、付加された半導体集積回路チップが有する機能を表示装置として内蔵している分、表示装置としての付加価値は高まっている。
【0047】
【発明の効果】
以上述べたように、本発明の表示装置によれば、電源線、入力信号線及びクロック線等の低い配線抵抗を要求される配線路が形成されたプリント基板を各駆動用半導体集積回路チップ上から表示装置を構成する基板に実装することが可能で、従来のように多層配線で長くかつ高価なバスフレキフィルムが不要となる。この結果、実装コストの低減が実現するのみならず、表示装置回りの電気接続が簡素化され機器としての信頼性がさらに向上する効果が得られる。
【0048】
さらに、駆動用半導体集積チップ間あるいは駆動用半導体集積チップ上の何れかもしくは両方に他の機能を有する半導体集積回路チップを実装することが可能となり、画像表示装置としての機能や画質向上のための電気回路を内蔵できて表示装置の付加価値が増大する格別な効果が得られた。
【0049】
以上の説明からも明らかなように、本発明の要件は駆動用半導体集積回路チップ実装を必要とする表示装置において、駆動用半導体集積回路チップに接続されるバスラインの抵抗値の抑制と他の機能を有する半導体チップの搭載を同時に実現する点にある。一対の電極間に表示媒体を有する表示装置として、実施の形態で記載した走査線側と信号線側への実装が表示装置を構成する一対の基板の一方の基板(アクティブ基板)上になされ対向電極を他方の基板上に有する通常のアクティブ型カラー液晶パネルに限らず、対向電極に透明導電性の絵素電極を必要せずアクティブ基板上に絵素電極と所定の距離を隔てて対向電極の双方を有するIPS型の液晶パネルにおいても本発明は有効である。さらにアクティブ素子を内蔵せず走査線側と信号線側への実装が表示装置を構成する一対の基板の両方の基板上に別々になされる単純型の液晶パネルにおいても本発明は有効である。同じく反射型の液晶パネルにおいてもアクティブ型、単純型を問わず有効である。加えてカラー表示のための着色層を対向する第2の透明絶縁基板上でなく、アクティブ基板上に形成したカラー液晶パネルにおいても本発明の有効性は損なわれるものではない。
【0050】
さらに、PDP(Plasma−Discharge−Panel)やEL(Electro−Luminescent)、有機EL等の発光型マトリクスパネルにおいても本発明は同様に有効であることを補足しておく。なぜならば、これらの表示デバイスを構成するガラス(絶縁)基板の少なくとも一方の基板の周縁部の一主面上には走査信号や映像信号を供給するための端子電極が配置され、駆動用(半導体集積)回路と端子電極とは何らかの接続手段によって電気的に接続されているからである。
【0051】
なお、実施施の形態では本発明による表示装置の部分的な斜視図を用いて説明したが、必要に応じてプリント基板を走査線側と信号線側とに分割したり、あるいはプリント基板を適宜分割して構成することも本発明の範疇に含まれることは言うまでも無い。
【図面の簡単な説明】
【図1】本発明の第1の実施形態にかかる表示装置への実装状態を示す斜視図
【図2】本発明の第2の実施形態にかかる表示装置への実装状態を示す斜視図
【図3】本発明の第3の実施形態にかかる表示装置への実装状態を示す斜視図
【図4】本発明の第5の実施形態にかかる表示装置への実装状態を示す斜視図
【図5】本発明の第6の実施形態にかかる表示装置への実装状態を示す斜視図
【図6】本発明の第7の実施形態にかかる表示装置への実装状態を示す斜視図
【図7】本発明の第8の実施形態にかかる表示装置への実装状態を示す断面図
【図8】従来の液晶パネルへの実装状態を示す斜視図
【図9】先願の新規なCOG実装が施された液晶パネルの周縁部の配置図
【符号の説明】
2 アクティブ基板(ガラス基板、絶縁基板)
3,3’ (電極線の)駆動用半導体集積回路チップ
5,6 端子電極
9 カラーフィルタ(対向基板)
13 プリント基板
14,14’,15’,16’ 開口溝(凹部)
21,21’,21” (熱硬化性)異方性導電ゴム
22,23 (第1と第2の)低抵抗配線路(共通母線配線)
24,25 バンプ電極
26 パシベーション絶縁層
30,31 低抵抗の必要な端子(電源、クロック信号、入力信号等)
40 (第3の)低抵抗配線路
103,103’,104 他の機能を有する半導体集積回路チップ
Claims (10)
- 一対の電極間に表示媒体を有するマトリクス型表示装置において、前記マトリクス型表示装置を構成する基板上に形成された端子電極に駆動用半導体集積回路チップが直接実装されることによって走査線及び信号線の前記端子電極への電気信号の供給がなされ、
前記駆動用半導体集積回路チップへの電気接続が、前記基板に実装された駆動用半導体集積回路チップの実装位置に対応してその駆動用半導体集積回路チップの外形よりも大きな開口部を有し配線路が形成されたプリント基板を前記基板の画像表示領域外に実装することによりなされ、
前記プリント基板上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする表示装置。 - プリント基板の基板と対向する面と反対側の主面上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする請求項1に記載の表示装置。
- プリント基板の基板と対向する主面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする請求項1に記載の表示装置。
- プリント基板の基板と対向する面と反対側の主面上、及び、基板と対向する主面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする請求項1に記載の表示装置。
- プリント基板が3層以上の多層配線で構成されることを特徴とする請求項2〜4のいずれかに記載の表示装置。
- 一対の電極間に表示媒体を有するマトリクス型表示装置において、前記マトリクス型表示装置を構成する基板上に形成された端子電極に駆動用半導体集積回路チップが直接実装されることによって走査線及び信号線の前記端子電極への電気信号の供給がなされ、
前記駆動用半導体集積回路チップへの電気接続が、前記基板に実装された駆動用半導体集積回路チップの実装位置に対応してその駆動用半導体集積回路チップの上面を覆うとともに前記駆動用半導体集積回路チップの外形よりも大きくかつ深い凹部を有し配線路が形成されたプリント基板を前記基板の画像表示領域外に実装することによりなされ、
前記プリント基板上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする表示装置。 - プリント基板の基板と対向する面と反対側の主面上に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする請求項6に記載の表示装置。
- プリント基板の基板と対向する面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする請求項6に記載の表示装置。
- プリント基板の基板と対向する面と反対側の主面上、及び、基板と対向する主面に形成された開口溝内に、他の機能を有する半導体集積回路チップが実装されていることを特徴とする請求項6に記載の表示装置。
- プリント基板が3層以上の多層配線で構成されることを特徴とする請求項7〜9のいずれかに記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000201897A JP3613151B2 (ja) | 2000-07-04 | 2000-07-04 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000201897A JP3613151B2 (ja) | 2000-07-04 | 2000-07-04 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002026484A JP2002026484A (ja) | 2002-01-25 |
JP3613151B2 true JP3613151B2 (ja) | 2005-01-26 |
Family
ID=18699501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000201897A Expired - Fee Related JP3613151B2 (ja) | 2000-07-04 | 2000-07-04 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3613151B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100867502B1 (ko) * | 2002-11-04 | 2008-11-06 | 하이디스 테크놀로지 주식회사 | 액정 모듈 |
JP4521205B2 (ja) * | 2004-02-27 | 2010-08-11 | オプトレックス株式会社 | 液晶表示パネル |
KR100685422B1 (ko) | 2004-11-19 | 2007-02-22 | 삼성에스디아이 주식회사 | 표시장치 및 그 제조방법 |
JP5567362B2 (ja) * | 2010-02-16 | 2014-08-06 | セイコーインスツル株式会社 | 表示装置及び電子機器 |
-
2000
- 2000-07-04 JP JP2000201897A patent/JP3613151B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002026484A (ja) | 2002-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6424400B1 (en) | Display panel including a printed circuit board having a larger opening than the outside shape of the driving IC chip | |
US6617521B1 (en) | Circuit board and display device using the same and electronic equipment | |
US7821584B2 (en) | Display device | |
US6836310B2 (en) | Liquid crystal display device | |
KR100391843B1 (ko) | 액정 표시 장치의 실장 방법 및 그 구조 | |
US6542374B1 (en) | Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board | |
US7019808B2 (en) | Image device | |
JP4815081B2 (ja) | 画像装置 | |
KR20120052764A (ko) | 칩 온 필름 및 이를 포함하는 액정표시장치 | |
JP2002116454A (ja) | 液晶装置および電子機器 | |
JP2007086408A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP3660216B2 (ja) | マトリクス型表示装置 | |
JP3613151B2 (ja) | 表示装置 | |
JP3794186B2 (ja) | 電気光学装置及びそれを用いた電子機器 | |
JP2003222898A (ja) | 液晶表示装置 | |
JP2004252207A (ja) | 電気光学装置および電子機器 | |
JP3286587B2 (ja) | 液晶パネルおよび発光型マトリクスパネル | |
KR20170023239A (ko) | 협 베젤 구조를 갖는 평판 표시 장치 | |
KR100983753B1 (ko) | 액정표시장치 | |
JP2004118089A (ja) | 液晶表示装置 | |
KR20060125326A (ko) | 액정 표시 장치 | |
KR20140143605A (ko) | 유기발광 디스플레이 장치 | |
JP2004109815A (ja) | 電気光学装置、電気光学装置の製造方法、および電子機器 | |
JP2005228871A (ja) | 実装構造体、電気光学装置及び電子機器 | |
KR20040078463A (ko) | 데이터 패드 배선 구조 및 이에 따른 박막 트랜지스터 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |