KR100983753B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100983753B1
KR100983753B1 KR1020040035366A KR20040035366A KR100983753B1 KR 100983753 B1 KR100983753 B1 KR 100983753B1 KR 1020040035366 A KR1020040035366 A KR 1020040035366A KR 20040035366 A KR20040035366 A KR 20040035366A KR 100983753 B1 KR100983753 B1 KR 100983753B1
Authority
KR
South Korea
Prior art keywords
gate
wiring
line
low voltage
lines
Prior art date
Application number
KR1020040035366A
Other languages
English (en)
Other versions
KR20050110393A (ko
Inventor
우철민
엄성진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040035366A priority Critical patent/KR100983753B1/ko
Publication of KR20050110393A publication Critical patent/KR20050110393A/ko
Application granted granted Critical
Publication of KR100983753B1 publication Critical patent/KR100983753B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

본 발명은 전압강하에 의한 화질저하를 방지하기 위한 라인-온-글래스형 액정표시장치로서, 본 발명에 따른 액정표시장치는 기판 상에 종횡으로 배열된 복수의 게이트라인 및 데이터라인과; 상기 게이트라인들 및 데이터라인들이 교차하여 구획되는 영역들로 구성되며, 화상이 표시되는 화상표시부와; 상기 기판의 가장자리 영역에 실장된 복수의 라인-온-글래스 배선과; 상기 데이터라인들에 화상정보를 인가하고, 상기 라인-온-글래스 배선들에 제어신호들 및 구동전압들을 인가하는 데이터 구동부와; 상기 라인-온-글래스 배선들을 통해 제어신호들 및 구동전압들을 인가받아 상기 게이트라인들에 게이트 고전압 및 게이트 저전압을 인가하는 게이트 구동부와; 상기 화상표시부의 외곽을 따라 형성되어 상기 게이트라인들의 끝단과 각각 정전기방지부를 통해 접속되고, 상기 라인-온-글래스 배선들 중 하나와 전기적으로 접속되어 게이트 저전압을 인가받는 제 1배선을 포함하여 구성된다.
라인-온-글래스, 전압강하, 정전기방지부, 테이프 캐리어 패키지, 게이트 저전압

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
도1은 일반적인 라인-온-글래스형 액정표시장치를 나타낸 도면.
도2는 라인-온-글래스 배선이 형성된 일반적인 액정표시장치를 나타낸 도면.
도3은 본 발명의 제 1실시예에 따른 액정표시장치를 나타낸 도면.
도4는 도3의 제 1배선과 게이트 저전압배선의 연결구조를 확대도시한 단면도.
도5는 본 발명의 제 2실시예에 따른 액정표시장치를 나타낸 도면.
도6은 도5의 제 1배선과 게이트 저전압배선의 연결구조를 확대도시한 단면도.
***도면의 주요 부분에 대한 부호의 설명***
411: 박막트랜지스터 어레이기판 413: 화상표시부
420: 게이트라인 422: 테이프 캐리어 패키지
451: 공통전압배선 452: 게이트 저전압배선
453: 게이트 고전압배선 455: 제 1배선
460: 은도트 465: 정전기방지부
470: 연결부 Vgh: 게이트 고전압
Vgl: 게이트 저전압 Vcom: 공통전압
본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로서, 보다 자세하게는 전압강하를 보완하여, 화질저하를 방지하기 위한 라인-온-글래스(line-ne-on-glass)형 액정표시장치에 관한 것이다.
최근, 정보화 사회에서 디스플레이(display)는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있으며, 향후 주요한 위치를 점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다.
일반적으로, 화상 정보를 화면에 나타내는 화상 표시장치들 중에서, 박막형 평판 표시장치는 가볍고, 어느 장소에든지 쉽게 사용할수 있다는 장점 때문에 근래에 집중적으로 개발되고 있다. 특히, 액정표시장치는 해상도가 높고, 동화상을 실현하기에 충분할만큼 반응 속도가 빠르기 때문에, 가장 활발한 연구가 이루어지고 있는 제품이다.
상기 액정표시장치의 원리는 액정의 광학적 이방성과 분극 성질을 이용한 것이다. 즉, 방향성을 갖고 있는 액정 분자의 배향 방향을 분극성을 이용하여 인위적으로 조절하면, 액정의 배향 방향에 따른 광학적 이방성에 의해 빛을 투과 및 차단시킬 수 있게 된다. 이것을 응용하여 표시장치로 사용한다. 현재에는 박막 트랜지스터와 그것에 연결된 화소전극이 행렬 방식으로 배열된 능동 매트릭스 액정표시장치가 뛰어난 화질을 제공하기 때문에 가장 많이 사용되고 있다. 이와 같은, 일반적 인 액정표시장치의 구조를 자세히 살펴보면 다음과 같다.
액정표시장치는 서로 대향하는 박막 트랜지스터 어레이(thin film transistor array)기판과 컬러필터(color filter)기판이 일정한 셀-갭을 갖도록 합착되어 그 셀-갭에 액정이 충진된 액정패널(liquid crystal display panel)과, 그 액정패널을 구동시키기 위한 구동부와, 상기 액정패널에 광을 공급하기 위한 백라이트 유닛으로 구성된다.
상기 컬러필터 기판 상에는 화소들의 위치에 적색, 녹색, 청색의 컬러필터가 반복적으로 배치되어 있고, 그 컬러필터 사이에는 블랙 매트릭스가 그물 모양으로 형성되어 있다. 그리고, 상기 컬러필터 상에는 공통전극이 형성되어 있다.
상기 박막 트랜지스터 어레이 기판 상에는 행렬 방식으로 설계된 화소들의 위치에 화소전극들이 배열된 구조로 이루어져 있다. 그 화소전극의 수평방향을 따라서 게이트 배선들이 형성되어 있고, 수직방향을 따라서 데이터 배선들이 형성되어 있다. 상기 화소들의 일부 영역에는 화소전극을 구동하기 위한 박막 트랜지스터가 형성되어 있다. 그 박막 트랜지스터의 게이트 전극은 게이트 배선에 연결되고, 박막 트랜지스터의 소스 전극은 데이터 배선에 연결된다.
그리고, 게이트 배선들과 데이터 배선들의 일측 끝단에는 게이트 패드부와 데이터 패드부가 형성되어 있다.
상기한 바와같이 구성되는 액정패널을 구동시키기 위하여 구동부가 액정패널과 결합된다. 상기 구동부는 게이트 구동부와 데이터 구동부로 구분된다.
상기 게이트 구동부는 다수개의 집적회로(integrated circuit : IC)들로 구 성되어 상기 게이트 패드부에 주사신호를 인가하고, 상기 데이터 구동부도 마찬가지로 다수개의 집적회로들로 구성되어 상기 데이터 패드부에 화상정보를 인가한다.
일반적으로, 상기 데이터 구동 집적회로들과 게이트 구동 집적회로들은 테이프 캐리어 패키지(tape carrier package : TCP) 상에 실장되어 탭(tape automated bonding : TAB) 방식으로 액정패널에 접속된다.
상기 데이터 구동 집적회로들과 게이트 구동 집적회로들은 외부로부터 입력되는 제어신호들 및 직류전압들을 테이프 캐리어 패키지에 접속된 인쇄회로기판(printed circuit board : PCB)의 신호배선들을 통해 공급받는다.
즉, 상기 데이터 구동 집적회로들은 데이터 인쇄회로기판에 실장된 신호배선들을 통해 직렬로 접속되고, 또한 외부의 타이밍 제어부와 전원 공급부로부터 인가되는 화상정보, 제어신호들 및 구동전압들을 공급받게 된다.
상기 게이트 구동 집적회로들은 게이트 인쇄회로기판에 실장된 신호배선들을 통해 직렬로 접속되고, 또한 외부의 타이밍 제어부와 전원 공급부로부터 인가되는 제어신호들 및 구동전압들을 공통적으로 공급받게 된다.
한편, 상기 게이트 인쇄회로기판과 데이터 인쇄회로기판에는 각각 커넥터들이 형성되어 연성회로기판(flexible printed circuit :FPC)이나 기타 다른 케이블(cable)을 통해 제어신호들 및 구동전압들을 공급받게 된다.
최근, 단박경소의 특징을 가진 액정표시장치를 더욱 가볍고, 얇고, 저렴한 제품으로 개발하기 위한 지속적인 노력이 이루어지고 있으며, 이러한 노력의 일환으로 액정표시장치 내에 조립되는 배선이나 소자의 크기나 수를 줄여, 생산비용을 낮춤과 동시에 가벼운 제품을 만들어내고 있다.
그런데, 상술한 바와같이 구성되는 액정표시장치는 상기 게이트 인쇄회로기판과 데이터 인쇄회로기판에 각각 커넥터들을 형성하고, 외부로부터 연성회로기판을 통해 제어신호들 및 구동전압들을 공급받기 때문에 다음과 같은 문제들이 발생된다.
첫째, 박형의 게이트 인쇄회로기판과 데이터 인쇄회로기판 상에 커넥터들이 형성됨에 따라 커넥터들의 두께에 해당하는 만큼 액정표시장치의 두께가 필연적으로 증가되어 액정표시장치의 박형화를 저해시키는 요인이 된다.
둘째, 상기 커넥터들을 전기적으로 접속시키는 연성회로기판을 설치하여야 함에 따라 액정표시장치의 제작을 위한 공정 수가 증가되고, 액정표시장치의 제조원가를 상승시키는 요인이 된다.
따라서, 상기 게이트 인쇄회로기판과 데이터 인쇄회로기판에 제어신호들 및 구동전압들을 공급하기 위한 배선들을 상기 박막 트랜지스터 어레이 기판의 외곽 더미영역에 실장함으로써, 상기 커넥터들과 연성회로기판들을 형성할 필요가 없어진 라인-온-글래스(line-on-glass)형 액정표시장치가 제안되었다.
도1은 일반적인 라인-온-글래스형 액정표시장치를 나타낸 도면으로서, 이에 도시한 바와같이 액정표시패널(10)과; 상기 액정표시패널(10)의 일측 단변에 접속된 복수의 게이트 테이프 캐리어 패키지(tape carrier package: TCP, 22)들과; 상기 게이트 테이프 캐리어 패키지(22)들에 각각 실장된 게이트 구동 집적회로(23)들과; 상기 액정표시패널(10)의 일측 장변과 데이터 인쇄회로기판(31) 사이에 접속된 복수의 데이터 테이프 캐리어 패키지(32)들과; 상기 데이터 테이프 캐리어 패키지(32)들에 각각 실장된 데이터 구동 집적회로(33)들로 구성된다.
상기 액정표시패널(10)은 박막 트랜지스터 어레이 기판(11)과 컬러필터 기판(12)이 일정한 셀-갭을 두고 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 구성된다.
상기 박막 트랜지스터 어레이 기판(11)의 일측 단변 및 일측 장변은 상기 컬러필터 기판(12)에 비해 돌출되며, 그 박막 트랜지스터 어레이 기판(11)의 돌출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막 트랜지스터 어레이 기판(11)과 컬러필터 기판(12)이 대향 합착된 영역에는 화상 표시부(13)가 구비된다.
상기 박막 트랜지스터 어레이 기판(11)의 화상 표시부(13)에는 복수의 게이트배선(20)들이 수평방향으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터 배선(30)들이 수직방향으로 배열되어 상기 데이터 패드부에 접속된다. 따라서, 게이트 배선(20)들과 데이터 배선(30)들은 서로 교차하며, 그 교차부에 박막 트랜지스터 및 화소전극을 구비하는 화소들이 형성된다.
상기 컬러필터 기판(12)의 화상 표시부(13)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적, 녹, 청 색상의 컬러필터와; 상기 박막 트랜지스터 어레이 기판(11)에 구비된 화소전극과 함께 액정층에 전계를 형성하는 공통전극이 구비된다.
한편, 상기 박막 트랜지스터 어레이 기판(11)의 일측 단변 및 일측 장변이 만나는 모서리 영역에는 라인-온-글래스 배선(41)들이 형성되어, 외부로부터 공급되는 제어신호들 및 구동전압들을 상기 데이터 인쇄회로기판 (31)로부터 게이트 구동 집적회로 (23)들로 공급한다.
상기 데이터 테이프 캐리어 패키지 (32)들에는 데이터 구동 집적회로 (33)들이 실장되고, 그 데이터 구동 집적회로 (33)들과 전기적으로 접속되는 입력패드(34)들 및 출력패드(35)들이 형성된다.
상기 데이터 테이프 캐리어 패키지(32)들의 입력패드(34)들은 데이터 인쇄회로기판 (31)와 전기적으로 접속되고, 출력패드(35)들은 박막 트랜지스터 어레이 기판(11)의 데이터 패드부와 전기적으로 접속된다. 따라서, 상기 데이터 구동 집적회로(33)들은 디지털 신호인 화상정보를 아날로그 신호로 변환하여 액정표시패널(10)의 데이터 배선(30)들에 공급한다.
상기 데이터 테이프 캐리어 패키지 (32)들에는 게이트신호 전송배선(43)들이 추가로 형성되며, 첫번째 데이터 테이프 캐리어 패키지 (32)에 형성된 게이트신호 전송배선(43)들이 박막 트랜지스터 어레이 기판(11)에 실장된 라인-온-글래스 배선(41)들과 전기적으로 접속된다. 그 첫번째 데이터 테이프 캐리어 패키지 (32)에 형성된 게이트신호 전송배선(43)들은 타이밍 제어부 및 전원 공급부로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 상기 LOG 배선(41)들에 전송한다.
한편, 상기 게이트 테이프 캐리어 패키지(22)에는 게이트 구동 집적회로 (23)들이 실장되고, 그 게이트 구동 집적회로 (23)들과 전기적으로 접속되는 게이트신호 전송배선(42)들과 출력패드(25)들이 형성된다.
상기 게이트신호 전송배선(42)들은 상기 라인-온-글래스 배선(41)들로부터 공급되는 게이트 제어신호들 및 게이트 구동전압들을 게이트 구동 집적회로(23)들에 공급한다. 이때, 게이트 제어신호들 및 게이트 구동전압들은 각 게이트 테이프 캐리어 패키지 (22)들이 이격된 공간의 박막 트랜지스터 어레이 기판(11) 상에 실장된 라인-온-글래스 배선(41)들을 통해 각 게이트 테이프 캐리어 패키지(22)들에 실장된 게이트신호 전송배선(42)들에 전송된다.
그리고, 상기 게이트 테이프 캐리어 패키지(22)들의 출력패드(25)들은 박막 트랜지스터 어레이 기판(11)의 게이트 패드부와 전기적으로 접속된다. 따라서, 상기 게이트 구동 집적회로(23)들은 게이트신호 전송배선(42)들로부터 게이트 제어신호들 및 게이트 구동전압들을 인가받아 주사신호, 즉, 게이트 고전압(Vgh)와 게이트 저전압(Vgl)를 게이트 배선(20)들에 순차적으로 공급한다.
한편, 상기 라인-온-글래스 배선(41)들은 외부의 전원 공급부로부터 공급되는 게이트 고전압(Vgh), 게이트 저전압(Vgl), 공통전압(Vcom), 접지신호(GND), 전원전압(Vdd)와 같은 직류전압들과, 외부의 타이밍 제어부로부터 공급되는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 인에이블신호(GOE)와 같은 게이트 제어신호들을 전송하며, 상기 박막 트랜지스터 어레이 기판(11) 상에 게이트 배선(20)들이나 데이터 배선(30)들을 형성하는 공정에서 동시에 패터닝되어 형성된다.
상기한 바와 같이, 게이트 인쇄회로기판이 제거된 형태의 라인-온-글래스형 액정표시장치는 게이트 테이프 캐리어 패키지(22)에 접속되어 그 게이트 테이프 캐 리어 패키지(22)에 각종 제어신호 및 구동전압들을 직접 공급하던 게이트 인쇄회로기판이 제거되고, 데이터 인쇄회로기판(31)을 통하여 제어신호 및 구동전압들을 게이트 구동 집적회로(23)에 순차적으로 공급하는 형태이다. 이러한 라인-온-글래스형 액정표시장치는 상당한 면적을 차지하던 게이트 인쇄회로기판을 제거함에 따라 액정표시장치의 박형화 및 경량화를 이루고, 부품의 생략으로 생산단가를 낮추는 효과를 얻게 되었다.
상기한 바와 같은 라인-온-글래스형 액정표시장치는 기존의 게이트 인쇄회로기판을 제거하고 외부로부터 공급되는 게이트 저전압(Vgl), 게이트 고전압(Vgh), 공통전압(Vcom) 등을 상기 게이트 패드부에 형성되어 각 게이트 테이프 캐리어 패키지를 경유하는 배선들을 통해 공급한다. 따라서, 상기 게이트 패드부의 한정된 영역 내에 다수의 배선들을 형성하기 위해서는 그 배선들의 적절한 배치가 요구되는데, 만일 부적절한 배치가 이루어질 경우에는 배선간의 단선(short)이 발생할 수도 있고, 불필요하게 배선을 길게 형성하게 되어 배선저항의 증가를 가져올 수도 있다. 특히, 게이트 저전압(Vgl), 게이트 고전압(Vgh), 공통전압(Vcom) 및 접지전압(GND) 등은 액정표시장치의 구동에 큰 영향을 미치기 때문에, 적절한 배선 배치가 더욱 중요하다.
도2는 라인-온-글래스 배선이 형성된 일반적인 액정표시장치를 나타낸 도면이다.
도2에서는 게이트 패드부 상에 패터닝(patterning)되는 다수의 라인-온-글래스 배선들 중 몇개의 라인-온-글래스 배선만을 도시하고, 나머지는 생략하였다.
도2를 참조하면, 액정표시장치는 박막트랜지스터 어레이 기판(111) 및 컬러필터 기판(미도시)이 서로 대향하여 일정한 셀-갭을 갖도록 합착된 액정패널(미도시)과, 상기 박막트랜지스터 어레이기판(111) 외곽영역에 구비되는 패드부와, 상기 패드부에 접속되는 복수의 게이트 테이프 캐리어 패키지(122)와, 상기 패드부에 형성되는 복수의 라인-온-글래스 배선(151,152,153)과, 상기 박막 트랜지스터 어레이기판(111) 상에 종으로 일정하게 이격되도록 배열되는 복수의 데이터라인(미도시)와, 상기 박막 트랜지스터 어레이기판(111) 상에 횡으로 일정하게 이격되도록 배열되는 복수의 게이트라인(120)을 포함하여 구성된다.
도면에 도시되진 않았지만, 상기 박막트랜지스터 어레이기판 상에 종으로 배열되는 데이터라인들은 상기 게이트라인(120)들과 서로 교차하여, 일정한 영역들을 구획하는데, 이러한 영역들을 화소로 정의한다. 상기 화소들에는 화소전극이 구비되어 상기 컬러필터 기판에 형성되는 공통전극과 함께 액정층에 전계를 인가하게 된다. 한편, 상기 화소들은 매트릭스 형태로 기판 상에 배열되어 실제적으로 화상을 표시하는 영역인 화상표시부(113)를 이룬다.
상기 박막 트랜지스터 어레이기판 패드부에는 데이터 구동부(미도시)로부터 공통전압(Vcom)을 인가받는 공통전압배선(151), 게이트 저전압(Vgl)을 인가받는 게이트 저전압 배선(152) 및 게이트 고전압(Vgh)을 인가받는 게이트 고전압배선(153)이 형성된다. 상기 공통전압배선(151), 게이트 저전압배선(152) 및 게이트 고전압배선(153) 중 공통전압배선(151)은 보통, 패드부의 최외곽영역에 형성된다.
상기 박막 트랜지스터 어레이 기판의 각 모서리영역에는 전도성 물질인 은도 트(Ag dot, 160)들이 형성되며, 상기 박막 트랜지스터 어레이기판과 상기 컬러필터 기판이 합착될 경우, 상기 컬러필터 기판 전면에 형성된 공통전극과 상기 은도트(160)들은 전기적으로 접촉된다. 상기 공통전압배선(151)은 상기 패드부의 외곽에 형성되기 때문에 상기 은도트(160)들에 공통전압(Vcom)을 용이하게 인가할 수 있다. 이러한 공통전압배선(151)으로부터 인가된 공통전압(Vcom)은 상기 은도트(160)들을 통해 상기 공통전극에 인가된다.
상기 게이트 저전압배선(152) 및 게이트 고전압배선(153)은 각 게이트 테이프 캐리어 패키지(122)들을 경유하도록 형성되며, 상기 게이트 테이프 캐리어 패키지(122)들에 실장된 게이트 구동 집적회로(gate driving integrated circuit, 미도시)들에 게이트 고전압(Vgh)과 게이트 저전압(Vgl)을 인가한다.
상기 게이트라인(120)들의 일측은 각각 게이트 테이프 캐리어 패키지(122)에 전기적으로 접속되어 상기 게이트 구동 집적회로로부터 출력되는 게이트 고전압(Vgh) 및 게이트 저전압(Vgl)을 인가받는다.
전술한 바와 같이, 액정표시장치에는 게이트라인(120)들 및 데이터라인들이 형성되고, 각종 전기소자들이 서로 전기적으로 연결되어 있다. 따라서, 예기치 않게 발생하는 정전기 등과 같은 고전압에 의해 전기소자들이 파괴되거나 손상을 입을 수 있다. 특히, 공통전극과 화소전극 사이에 형성되는 전계에 의해 액정층의 액정분자들의 배열을 변화시킴으로써, 빛의 투과율을 조절하는 액정표시장치에 있어서는 치명적인 구동불량을 가져올 수도 있다. 이에 따라, 액정표시장치 내에 정전기방지부(165)들을 구비하여, 갑작스런 정전기로부터 액정표시장치를 보호하게 되 었다.
상기 게이트 테이프 캐리어 패키지(122)들 중 마지막 게이트 테이프 캐리어 패키지(122)와 접속되고, 상기 화상표시부(113) 외곽을 따라 형성되는 제 1배선(155)은 상기 게이트라인(120)들과 함께 상기 정전기방지부(165)들에 접속된다. 즉, 상기 정전기방지부(165)들의 일측에는 상기 게이트라인(120)들이 전기적으로 접속되고, 상기 정전기방지부(165)들의 타측에는 상기 제 1배선(155)이 공통적으로 접속된다. 따라서, 상기 정전기방지부(165) 양단에는 일정한 전압차가 인가된다. 보다 자세하게는, 상기 제 1배선(155)은 마지막 게이트 테이프 캐리어 패키지(122)로부터 게이트 저전압(Vgl)을 인가받게되므로, 상기 정전기방지부(165)들 양단에는 동일한 게이트 저전압(Vgl)이 인가된다.
한편, 상기 데이터 구동부로부터 공급된 게이트 저전압(Vgl), 게이트 고전압(Vgh) 및 공통전압(Vcom)은 상기 패드부에 접속되는 게이트 테이프 캐리어 패키지(122)들을 순차적으로 경유하여, 공급된다. 이때, 상기 게이트 저전압(Vgl), 게이트 고전압(Vgh) 및 공통전압(Vcom)은 각 게이트 테이프 캐리어 패키지(122)를 거치면서 순차적으로 전압강하가 일어나게 되며, 상기 데이터 구동부로부터 거리가 멀어질수록 전압강하는 더 크게 발생한다. 따라서, 마지막 게이트 테이프 캐리어 패키지(122)에는 가장 낮은 게이트 저전압(Vgl)이 공급될 것이다.
상기와 같이, 각 게이트 테이프 캐리어 패키지(122)에 동일한 레벨의 전압들이 공급되지 않게될 경우 각 게이트 테이프 캐리어 패키지(122)에 실장된 게이트 구동 집적회로에서는 서로 다른 레벨의 게이트 저전압(Vgl) 또는 게이트 고전압(Vgh)이 상기 게이트라인(120)들로 인가된다. 이때, 상기 게이트라인(120)들에 순차적으로 인가되는 게이트 고전압(Vgh)은 각 게이트라인(120)들에 접속되는 박막트랜지스터들을 서로 다른 레벨의 전압으로 구동시키므로, 화상표시부(113)에 표시되는 화상에 휘도불균형이 발생한다.
특히, 각 게이트 테이프 캐리어 패키지(122) 간의 전압강하가 크게 발생하기 때문에 각 게이트 테이프 캐리어 패키지(122)들에 대응하는 화상표시부(113)의 각 수평영역영역들은 서로 다른 휘도를 갖게 된다. 이러한 현상을 게이트 블록 딤(gate block dim)이라 하며, 액정표시장치에 심각한 화상 품질저하를 가져온다.
따라서, 상기한 바와 같은 종래의 문제점을 해결하기 위하여 본 발명이 창안된 것으로서, 본 발명은 첫번째 게이트 테이프 캐리어 패키지와 마지막 게이트 테이프 캐리어 패키지에 동시에 게이트 저전압을 공급하여, 게이트 저전압이 경유하는 게이트 테이프 캐리어 패키지의 수를 줄임으로써, 게이트 저전압의 전압강하를 최대한 억제하여 게이트라인들에 공급함에 따라, 게이트 블록 딤 현상과 같은 화질저하 현상을 방지할 수 있는 액정표시장치를 제공하는데 목적이 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위한 액정표시장치는 기판 상에 종횡으로 배열된 복수의 게이트라인 및 데이터라인과; 상기 게이트라인들 및 데이터라인들이 교차하여 구획되는 영역들로 구성되며, 화상이 표시되는 화상표시부와; 상기 기판의 가장자리 영역에 실장된 복수의 라인-온-글래스 배선과; 상기 데 이터라인들에 화상정보를 인가하고, 상기 라인-온-글래스 배선들에 제어신호들 및 구동전압들을 인가하는 데이터 구동부와; 상기 라인-온-글래스 배선들을 통해 제어신호들 및 구동전압들을 인가받아 상기 게이트라인들에 게이트 고전압 및 게이트 저전압을 인가하는 게이트 구동부와; 상기 화상표시부의 외곽을 따라 형성되어 상기 게이트라인들의 끝단과 각각 정전기방지부를 통해 접속되고, 상기 라인-온-글래스 배선들 중 하나와 전기적으로 접속되어 게이트 저전압을 인가받는 제 1배선을 포함하여 구성된다.
상기한 바와 같이, 본 발명에 따른 액정표시장치는 종래의 라인-온-글래스형 액정표시장치에서 하나의 경로만을 통해 각 게이트 테이프 캐리어 패키지에 순차적으로 인가되던 게이트 저전압 및 게이트 고전압을 복수의 경로를 통해 각 게이트 테이프 캐리어 패키지에 인가함으로써, 상기 게이트 저전압 및 게이트 고전압에 발생하는 전압강하를 줄일 수 있게된 것이 특징이다.
도3은 본 발명의 제 1실시예에 따른 액정표시장치를 나타낸 도면이다.
도3을 참조하면, 박막트랜지스터 어레이기판(211) 상에 수직방향으로 배열되는 복수의 데이터라인(미도시)과; 상기 박막트랜지스터 어레이기판(211) 상에 수평방향으로 배열되는 복수의 게이트라인(220)과; 상기 데이터라인들과 게이트라인(220)들이 교차하는 영역에 구비되어 화상이 표시되는 화상표시부(213)와; 상기 박막트랜지스터 어레이기판(211)의 가장자리 영역에 접속되는 복수의 게이트 테이프 캐리어 패키지(222)와; 상기 박막트랜지스터 어레이기판(211)의 가장자리 영역에 형성되며, 각 게이트 테이프 캐리어 패키지(222)에 각각 공통전압(Vcom), 게이트 저전압(Vgl) 및 게이트 고전압(Vgh)을 인가하는 공통전압배선(251), 게이트저전압배선(252) 및 게이트고전압배선(253)과; 상기 게이트라인(220)들의 끝단에 각각 구비되는 복수의 정전기방지부(265)와; 상기 화상표시부(213)의 외곽을 따라 형성되어 상기 정전기방지부(265)들에 공통적으로 접속되고, 데이터 구동부로부터 게이트 저전압(Vgl)을 인가받는 제 1배선(255)을 포함하여 구성된다.
도면에 도시되진 않았지만, 상기 박막트랜지스터 어레이기판(211)은 컬러필터 기판과 서로 대향하도록 합착되어 액정패널을 구성한다. 상기 액정패널 사이에는 일정한 셀-갭이 구비되어 액정이 충진됨에 따라 액정층이 형성된다. 상기 액정층은 빛의 투과율을 조절함으로써, 상기 액정패널에 화상을 표시하게 된다.
상기 액정패널에는 각종 제어신호들 및 구동전압들을 상기 액정패널에 공급하는 데이터구동부가 전기적으로 접속된다. 도3에서는 데이터구동부로부터 공통전압(Vcom), 게이트 저전압(Vgl) 및 게이트 고전압(Vgh)을 인가받는 공통전압배선(251), 게이트 저전압배선(252) 및 게이트 고전압배선(253)만 도시하였다.
상기 공통전압배선(251)은 상기 데이터구동부로부터 공통전압(Vcom)을 인가받아 상기 박막트랜지스터 어레이기판(211)의 모서리 영역에 형성되는 은도트(260)에 인가한다. 상기 은도트(260)는 상기 박막트랜지스터 어레이기판(211)과 컬러필터 기판이 합착될 경우 상기 컬러필터 기판의 공통전극과 전기적으로 접촉되는 부분으로서, 상기 공통전압(Vcom)은 상기 은도트(260)를 통해 공통전극에 인가된다.
상기 게이트 저전압배선(252) 및 게이트 고전압배선(253)은 각 게이트 테이프 캐리어 패키지(222)를 경유하도록 형성되며, 상기 게이트 저전압배선(252)은 게이트 저전압(Vgl)을 상기 게이트 테이프 캐리어 패키지(222)들에 순차적으로 공급하고, 상기 게이트 고전압배선(253)은 게이트 고전압(Vgh)을 상기 게이트 테이프 캐리어 패키지(222)들에 순차적으로 공급한다. 상기 게이트 테이프 캐리어 패키지(222)들 중 마지막 게이트 테이프 캐리어 패키지(222)에는 상기 화상표시부(213)의 외곽을 따라 형성된 제 1배선(255)이 전기적으로 접속된다.
상기 공통전압배선(251), 게이트 저전압배선(252) 및 게이트 고전압배선(253)은 라인-온-글래스 배선들로서, 상기 박막트랜지스터 어레이기판(211) 상에 직접 실장된다.
상기 제 1배선(255)은 상기 화상표시부(213)의 외곽을 따라 상기 박막트랜지스터 어레이기판에 ㄷ자형태로 형성된다. 상기 제 1배선(255)에는 상기 게이트라인(220)들에 개별적으로 구비되는 정전기방지부(265)들이 공통적으로 접속된다. 상기 정전기방지부(265)들의 양단에는 게이트 저전압(Vgl)이 인가되기 때문에 평소에는 전압차에 따른 전류의 흐름이 없다. 즉, 차단상태로 유지된다. 그러나, 액정표시장치에 정전기가 유입되거나 자체적으로 발생할 경우 도통되어 각 게이트라인(220)들과 데이터라인들에 분산되어 액정표시장치의 피해를 최소한으로 줄인다.
상기 제 1배선(255)은 상기 게이트 저전압배선(252)과 두 지점을 통해 전기적으로 접속된다. 종래에는 게이트 저전압배선(252)을 통해 인가되는 게이트 저전 압(Vgl) 이 첫번째 게이트 테이프 캐리어 패키지(222)부터 순차적으로 인가되기 때문에 각 게이트 테이프 캐리어 패키지(222)에는 동일한 게이트 저전압(Vgl)이 인가될 수 없었다. 그런데, 본 발명에서는 상기 제 1배선(255)를 통해 마지막 게이트 테이프 캐리어 패키지(222)에 직접 게이트 저전압(Vgl)을 인가하게되므로, 상기 게이트 테이프 캐리어 패키지(222)들은 두개의 경로를 통해 게이트 저전압(Vgl)을 인가받게 되는 것이다. 따라서, 각 게이트 테이프 캐리어 패키지(222)에 인가되는 게이트 저전압(Vgl)들의 전압강하를 최대한 줄일 수 있게되어 게이트 블록 딤현상을 최소한으로 억제할 수 있다.
상기와 같이, 제 1배선(255)을 통해 마지막 게이트 테이프 캐리어 패키지(222)에 게이트 저전압(Vgl)을 인가할 수 있도록 하기 위해 상기 제 1배선(255)은 상기 데이터구동부로부터 게이트 저전압(Vgl)을 공급받는 게이트 저전압배선(252)과 연결부(270)를 통해 전기적으로 연결된다. 도3에 도시된 바에 따라 게이트 저전압배선(252)과 제 1배선(255) 사이에는 게이트 고전압배선(253)이 형성되어 있으므로, 상기 연결부(270)는 상기 게이트고전압배선(253)과의 단락을 방지하고, 상기 게이트 저전압배선(252) 및 제 1배선(255)만을 연결하여야 할 것이다.
한편, 상기 제 1배선(255)을 박막트랜지스터 어레이기판(211) 상에 형성할 때, 상기 게이트라인(220)들과의 단락을 방지하기 위해 상기 제 1배선(255)에서 상기 게이트 테이프 캐리어 패키지(222)들의 배열방향과 평행하도록 형성되는 제 1배선(255) 상기 게이트라인(220)들과 평행하도록 형성되는 제 1배선(255)은 각각 다 른 공정에서 제작되어야 한다. 만일, 게이트 테이프 캐리어 패키지(222)들에 평행하는 제 1배선(255)을 게이트라인(220)들과 동일한 공정에서 형성하게 되면, 동일한 층(layer)에 형성되게되어 게이트라인(220)들과 단락된다. 반면에 상기 게이트라인(220)들과 평행하게 형성되는 제 1배선(255)은 동일한 공정상에서 형성해도 무방하다.
상기 연결부(270)는 상기 게이트 저전압배선(252)과 게이트라인(220)들에 평행하는 제 1배선(255)에 콘택홀을 통해 전기적으로 접촉된다.
상기 제 1배선(255)과 게이트 저전압배선(252)의 연결구조를 단면도를 참조하여 설명하도록 하겠다.
도4는 도3의 제 1배선과 게이트 저전압배선의 연결구조를 확대도시한 단면도이다.
도4를 참조하면, 박막트랜지스터 어레이기판(311) 상에 형성된 제 1배선(355)과; 상기 박막트랜지스터 어레이기판(311) 상에 형성되며, 상기 제 1배선(355)과 동일한 층에 형성되는 게이트 저전압배선(352) 및 게이트 고전압배선(353)과; 상기 제 1배선(355), 게이트 저전압배선(352) 및 게이트 고전압배선(353)의 상부에 형성되어 외부로부터 절연시키는 절연층(375)과; 상기 절연층(375) 상부에 형성되는 도전층(377)과; 상기 절연층(375)과 도전층(377) 상부에 형성되어 상기 절연층(375), 제 1배선(355), 게이트 저전압배선(352) 및 게이트 고전압배선(353)를 보호하는 보호막(passivation layer, 380)과; 상기 보호막(380)의 일부가 제거된 콘택홀에 형성되어 상기 도전층(377)과 제 1배선(355) 및 게이트 저 전압배선(352)을 전기적으로 접속시키는 인듐-틴-옥사이드층(indium-tin-oxide: ITO, 382)를 구비하여 구성된다.
도면에 도시된 제 1배선(355)은 게이트라인들에 평행으로 형성되는 제 1배선(255) 부분이다. 상기 제 1배선(355)은 박막트랜지스터 어레이기판(311) 상에 게이트라인들을 형성하는 공정에서 함께 형성하며, 이때, 상기 게이트 저전압배선(352) 및 게이트 고전압배선(353)도 형성한다. 그리고, 상기 게이트 저전압배선(352), 게이트 고전압배선(353) 및 제 1배선(355) 상부를 포함한 박막트랜지스터 어레이기판(311) 전면에는 절연층(375)이 형성된다. 상기 절연층(375)은 박막트랜지스터 어레이기판(311)상에 형성된 각종 전기배선들과 부착되는 전기소자들이 외부로부터 침투하는 전도성물질들에 의해 단락되는 것을 방지한다.
상기 절연층(375) 상에는 박막트랜지스터의 소스전극과 드레인전극을 패터닝(patterning)하는 공정에서 함께 도전층(377)을 형성한다. 상기 도전층(377) 상부에는 외부의 충격으로부터 상기 도전층(377) 및 절연층(375) 등을 보호하기 위한 보호막(380)이 구비된다. 그 다음 상기 게이트 저전압배선(352)과 제 1배선(355)의 위치에 대응하여 상기 보호막(380) 및 도전층(377)의 일부를 식각하여 콘택홀을 형성한다. 상기 콘택홀에는 전도성을 갖는 투명물질인 인듐-틴-옥사이드층(382)을 형성한다.
상기 게이트 저전압배선(352)은 상기 인듐-틴-옥사이드층(382)을 통해 도전층(377)에 전기적으로 접속된다. 그리고, 상기 제 1배선(355)은 상기 인듐-틴-옥사이드층(382)을 통해 상기 도전층(377)에 전기적으로 접속된다. 따라서, 상기 제 1 배선(355)과 게이트 저전압배선(352)은 서로 전기적으로 연결된다.
상기 게이트 저전압배선(352)과 제 1배선(355) 사이에는 게이트 고전압배선(353)이 형성되어 있기 때문에 상기와 같이 게이트 고전압배선(353)과 다른 층에 도전층(377)을 형성하고, 콘택홀을 통해 상기 게이트 저전압배선(352)과 제 1배선(355)을 전기적으로 연결시킨다. 이와 같이, 상기 제 1배선(355)은 상기 게이트 저전압배선(352)으로부터 게이트 저전압(Vgl)을 인가받고, 그 게이트 저전압(Vgl)을 마지막 게이트 테이프 캐리어 패키지에 인가한다. 이에 따라, 상기 게이트 테이프 캐리어 패키지들은 상기 게이트 저전압배선(352)과 제 1배선(355)에 의해 게이트 저전압(Vgl)들을 인가받게되므로, 각 게이트 테이프 캐리어 패키지에 인가되는 게이트 저전압(Vgl)들의 레벨차이를 최소로 만들 수 있다.
그런데, 상기 게이트 저전압배선(352)과 제 1배선(355)은 여러개의 층을 통해 전기적으로 연결되기 때문에 상기 게이트 저전압배선(352)에서 상기 제 1배선(355)로 인가되는 게이트 저전압(Vgl)에는 수차례 전압강하가 일어나게 된다. 즉, 상기 게이트 저전압배선(352)과 인듐-틴-옥사이드층(382), 상기 인듐-틴-옥사이드층(382)과 도전층(377) 및 상기 도전층(377)과 제 1배선(355)의 접촉면에는 접촉저항(contact resistance)이 존재하게 되어 각각의 접촉면에서 전압강하가 일어난다. 따라서, 상기 게이트 저전압배선(352)들 통해 첫번째 게이트 테이프 캐리어 패키지에 공급되는 게이트 저전압(Vgl)과 제 1배선(355)을 통해 마지막 게이트 테이프 캐리어 패키지에 공급되는 게이트 저전압(Vgl)은 처음부터 동일한 전압레벨로 인가될 수 없다. 즉, 이미 전압강하된 게이트 저전압(Vgl)이 상기 제 1배선(355)을 통해 마지막 게이트 테이프 캐리어 패키지에 인가되므로, 게이트 블록 딤 현상 등을 감소시키는 화질저하 억제효과가 약해질 수 있다.
따라서, 상기 게이트 저전압배선(352)으로부터 제 1배선(355)에 레벨손실없는 정확한 게이트 저전압(Vgl)이 인가되도록 하여, 그 게이트 저전압(Vgl)이 마지막 게이트 테이프 캐리어 패키지까지 공급되도록함으로써, 액정표시장치의 화질저하 방지효과를 더 향상시킨 제 2실시예가 제안되었다.
도5는 본 발명의 제 2실시예에 따른 액정표시장치를 나타낸 도면이다.
제 2실시예에서 제 1실시예와 중복되는 부분에 있어서는 설명을 생략하도록 하겠다.
도5를 참조하면, 기판(411) 상에 구비되며, 화상을 표시하는 화상표시부(413)와; 상기 기판(411) 가장자리 영역에 접속되는 복수의 테이프 캐리어 패키지(422)와; 상기 기판(411)에 형성되며, 상기 테이프 캐리어 패키지(422)들에 게이트 저전압(Vgl)을 인가하는 게이트 저전압배선(452)과; 상기 기판(411)에 형성되어 상기 테이프 캐리어 패키지(422)들에 게이트 고전압(Vgh)을 인가하는 게이트 고전압배선(453)과; 상기 기판(411)에 횡으로 일정하게 이격되도록 형성되며, 상기 테이프 캐리어 패키지(422)들에 각각 전기적으로 접속되어 게이트 저전압(Vgl) 및 게이트 고전압(Vgh)을 인가받는 복수의 게이트라인(420)과; 상기 화상표시부(413) 외곽을 따라 형성되며, 상기 게이트라인(420)들의 끝단과 각각 정전기방지부(465)를 통해 접속되고, 상기 게이트 저전압배선(452)으로부터 게이트 저전압(Vgl)을 인가받는 제 1배선(455)을 포함하여 구성된다.
도면에 도시되진 않았지만, 상기 기판(411) 상에는 종으로 일정하게 이격되도록배열되는 복수의 데이터라인(미도시)과, 횡으로 일정하게 이격되어 배열되는 복수의 게이트라인(420)이 서로 교차하여 복수의 영역들을 구획하는데, 이러한 영역들을 화소로 정의한다. 상기 화소는 상기 기판 상에 매트릭스 형태로 배열되어 실제로 화상이 표시되는 화상표시부(413)를 구성한다.
상기 기판(411)의 가장자리 영역에 접속되는 테이프 캐리어 패키지(422)들에는 개별적으로 게이트 구동 집적회로(미도시)가 실장된다. 상기 게이트 구동 집적회로들과 상기 게이트 구동 집적회로가 실장되는 테이프 캐리어 패키지(422)들을 통칭하여 게이트 구동부라 하겠다.
액정표시장치에는 상기 데이터라인들에 화상정보를 인가하고, 상기 게이트 구동 부에 게이트 제어신호 및 게이트 구동전압을 인가하는 데이터 구동부가 구비된다. 상기 기판(411)의 가장자리 영역에는 상기 데이터 구동부로부터 게이트 제어신호 및 게이트 구동전압을 인가받기 위한 라인-온-글래스 배선(451,452,453)들이 형성된다. 도면에서는 중요한 배선들인 공통전압배선(451), 게이트 고전압배선(453) 및 게이트 저전압배선(452)만 도시하였다.
상기 공통전압 공급배선(451)은 상기 라인-온-글래스배선(451,452,453)들 중 상기 기판(411)의 모서리영역에 형성된 은도트(460)에 가장 인접하는 라인-온-글래스배선(451)이 사용된다. 따라서, 상기 공통전압배선(451)을 통해 공통전압(Vcom)이 상기 은도트들에 용이하게 공급된다.
한편, 상기 게이트 저전압배선(452) 및 게이트 고전압배선(453)을 통해 공급 되는 게이트 저전압(Vgl) 및 게이트 고전압(Vgh)은 각 게이트 테이프 캐리어 패키지(422)에 실장된 게이트 구동 집적회로들에 순차적으로 인가된다.
상기 테이프 캐리어 패키지(422)들 중 마지막 테이프 캐리어 패키지(422)는 상기 게이트 저전압(Vgl) 및 게이트 고전압(Vgh)을 제일 마지막으로 인가받게 되는 테이프 캐리어 패키지(422)이다. 상기 테이프 캐리어 패키지(422)에는 제 1배선(455)이 전기적으로 접속되며, 상기 제 1배선(455)은 상기 화상표시부(413) 외곽을 따라 ㄷ자형태로 형성된다. 상기 제 1배선(455)은 상기 게이트 저전압배선(452)와 전기적으로 연결되어 상기 게이트 저전압배선(452)으로부터 게이트 저전압(Vgl)을 인가받아 상기 테이프 캐리어 패키지(422)로 인가한다. 즉, 상기 제 1배선(455)은 상기 게이트 저전압배선(452) 및 마지막 테이프 캐리어 패키지(422)에 전기적으로 접속되어 테이프 캐리어 패키지(422)에 게이트 저전압(Vgl)을 인가하는 또 하나의 통로역할을 한다.
상기 기판(411)에는 상기 테이프 캐리어 패키지(422)들에 전기적으로 접속됨과 아울러, 횡으로 일정하게 이격되도록 게이트라인(420)들이 형성된다. 상기 테이프 캐리어 패키지(422)들은 상기 데이터 구동부에서 각종 제어신호 및 구동전압을 인가받아 게이트 저전압(Vgl) 및 게이트 고전압(Vgh)을 상기 게이트라인(420)들에 인가한다. 상기 게이트라인(420)들의 끝단에는 각각 정전기방지부(465)가 구비되고, 상기 제 1배선(455)은 상기 정전기방지부(465)들에 공통적으로 접속된다. 즉, 정전기방지부(465) 양단에는 게이트 저전압(Vgl)이 인가되어 동일한 전위를 갖게된다.
상기 게이트 저전압배선(452) 및 게이트 고전압배선(453)의 배치에 있어서 특이할 점은 상기 게이트 저전압배선(452)을 상기 화상표시부(413) 외곽에 형성된 제 1배선(455)에 가장 인접하도록 배치되었다는 것이다. 전술한 제 1실시예에서는 상기 게이트 저전압배선(452)과 제 1배선(455) 중간에 상기 게이트 고전압배선(453)이 형성되어 상기 게이트 저전압배선(452) 및 제 1배선(455)을 연결하기 위해 콘택홀과 인듐-틴-옥사이드층을 별도로 구성하였다. 그러나, 제 2실시예에서는 제 1배선(455) 및 게이트 저전압배선(452)을 인접하도록 형성하여, 추가적인 구성요소를 필요로 하지 않는다.
상기한 바와 같은 제 1배선(455) 및 게이트 저전압배선(452)의 연결을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도6은 도5의 제 1배선과 게이트 저전압배선의 연결구조를 확대도시한 단면도이다.
도6을 참조하면, 기판(511)에 형성되는 게이트 고전압배선(553), 게이트 저전압 배선(552) 및 제 1배선(555)과; 상기 게이트 고전압배선(553), 게이트 저전압 배선(552) 및 제 1배선(555) 상부에 형성되어 상기 게이트 고전압배선(553), 게이트 저전압배선(552) 및 제 1배선(555)을 외부와 절연시키는 절연층(575)과; 상기 절연층(575) 상부에 형성되어 하부에 형성된 절연층(575)을 보호하는 보호막(580)을 포함하여 구성된다.
도6에 도시된 제 1배선(555)는 도5에서 게이트라인들과 평행하도록 형성되는 제 1배선(555)이다. 상기에서 제 1배선(555)과 게이트 저전압배선(552)를 따로 설 명하였지만, 실제로는 기판(511) 상의 동일한 층에 형성되며, 구분없이 일체형으로 형성한다. 따라서, 제 1실시예에서와 같이 상기 제 1배선(555) 및 게이트 저전압배선(552)을 전기적으로 연결하기 위한 인듐-틴-옥사이드층, 도전층 및 콘택홀을 별도로 형성하지 않는다. 또한, 제 1배선(555) 및 게이트 저전압배선(552)을 일체로 형성하므로, 접촉저항이 존재하지 않으며, 전압레벨의 감소없이 상기 게이트 저전압배선(552)에서 제 1배선(555)으로 게이트 저전압(Vgl)이 공급된다.
상기한 바와 같이, 상기 제 1배선(555)은 상기 게이트 저전압배선(552)으로부터 손실없이 게이트 저전압(Vgl)을 인가받아 마지막 테이프 캐리어 패키지로 인가하게 되므로, 게이트 블록 딤과 같은 화질저하를 방지할 수 있다.
그리고, 제 1실시예과 비교하여 형성하였던 인듐-틴-옥사이드층, 도전층 등을 형성할 필요가 없기 때문에 제작공정을 단순화시켜 작업성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 게이트구동부에 두 개의 경로를 통해 손실없는 게이트 저전압을 인가함으로써, 게이트구동부에서 동일한 전압레벨의 게이트 저전압을 게이트라인들에 인가하여, 게이트 블록 딤과 같은 화상품질 저하를 방지할 수 있다.

Claims (5)

  1. 기판 상에 종횡으로 배열된 복수의 게이트라인 및 데이터라인과; 상기 게이트라인들 및 데이터라인들이 교차하여 구획되는 영역들로 구성되며, 화상이 표시되는 화상표시부와; 상기 기판의 가장자리 영역에 실장된 복수의 라인-온-글래스 배선과; 상기 데이터라인들에 화상정보를 인가하고, 상기 라인-온-글래스 배선들에 제어신호들 및 구동전압들을 인가하는 데이터 구동부와; 상기 라인-온-글래스 배선들을 통해 제어신호들 및 구동전압들을 인가받아 상기 게이트라인들에 게이트 고전압 및 게이트 저전압을 인가하는 게이트 구동부와; 상기 화상표시부의 외곽을 따라 형성되어 상기 게이트라인들의 끝단과 각각 정전기방지부를 통해 접속되고, 상기 라인-온-글래스 배선들 중 하나와 전기적으로 접속되어 게이트 저전압을 인가받는 제 1배선을 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 제 1배선에 게이트 저전압을 인가하는 라인-온-글래스 배선은 상기 라인-온-글래스 배선들 중 상기 제 1배선에 가장 인접하도록 형성된 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서, 상기 제 1배선과 상기 제 1배선에 게이트 저전압을 인가하는 라인-온-글래스 배선은 일체로 형성된 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 기판은 박막트랜지스터 어레이 기판인 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서, 상기 제 1배선의 일측은 상기 게이트 구동부에 전기적으로 접속되어 상기 라인-온-글래스 배선으로부터 인가된 게이트 저전압이 상기 게이트 구동부로 인가되는 것을 특징으로 하는 액정표시장치.
KR1020040035366A 2004-05-18 2004-05-18 액정표시장치 KR100983753B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040035366A KR100983753B1 (ko) 2004-05-18 2004-05-18 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040035366A KR100983753B1 (ko) 2004-05-18 2004-05-18 액정표시장치

Publications (2)

Publication Number Publication Date
KR20050110393A KR20050110393A (ko) 2005-11-23
KR100983753B1 true KR100983753B1 (ko) 2010-09-24

Family

ID=37285922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040035366A KR100983753B1 (ko) 2004-05-18 2004-05-18 액정표시장치

Country Status (1)

Country Link
KR (1) KR100983753B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150055449A (ko) * 2013-11-13 2015-05-21 엘지디스플레이 주식회사 디스플레이장치 및 그의 제조방법
US9721523B2 (en) 2012-09-03 2017-08-01 Samsung Display Co., Ltd. Driving device of display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101233145B1 (ko) * 2006-06-19 2013-02-14 엘지디스플레이 주식회사 액정표시장치
KR102178470B1 (ko) * 2012-09-26 2020-11-18 엘지디스플레이 주식회사 연성 필름 케이블을 가지는 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847812B1 (ko) 2001-12-20 2008-07-23 엘지디스플레이 주식회사 라인 온 글래스형 액정표시패널
KR100864981B1 (ko) 2002-06-26 2008-10-23 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847812B1 (ko) 2001-12-20 2008-07-23 엘지디스플레이 주식회사 라인 온 글래스형 액정표시패널
KR100864981B1 (ko) 2002-06-26 2008-10-23 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721523B2 (en) 2012-09-03 2017-08-01 Samsung Display Co., Ltd. Driving device of display device
KR20150055449A (ko) * 2013-11-13 2015-05-21 엘지디스플레이 주식회사 디스플레이장치 및 그의 제조방법
KR102118460B1 (ko) 2013-11-13 2020-06-03 엘지디스플레이 주식회사 디스플레이장치 및 그의 제조방법

Also Published As

Publication number Publication date
KR20050110393A (ko) 2005-11-23

Similar Documents

Publication Publication Date Title
US9753346B2 (en) Horizontal stripe liquid crystal display device
EP2249199B1 (en) Display device
CN107799008A (zh) 显示装置
KR100825093B1 (ko) 액정 표시 장치
KR101604492B1 (ko) 액정표시장치
JP4542202B2 (ja) 表示装置
US20120319144A1 (en) Display panel and display device
JP3660216B2 (ja) マトリクス型表示装置
KR100983753B1 (ko) 액정표시장치
KR100990315B1 (ko) 액정표시장치
JP4541734B2 (ja) 表示装置
KR20080002336A (ko) 액정표시장치
KR101157961B1 (ko) 액정 표시 장치
US7432894B2 (en) Liquid crystal display device and method of driving the same
KR101021747B1 (ko) 액정표시장치
KR101048710B1 (ko) 액정 표시 장치
KR20070077989A (ko) 박막 트랜지스터 기판 및 이를 포함한 액정 표시 패널
KR100912693B1 (ko) 액정표시장치
KR101073248B1 (ko) 액정표시장치
KR20060125326A (ko) 액정 표시 장치
KR20070075804A (ko) 라인 온 글래스형 액정표시장치
KR100999010B1 (ko) 라인 온 글래스형 액정표시장치
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR20050068162A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 9