JP2006237412A - 半導体装置の製造方法および電子機器の製造方法 - Google Patents

半導体装置の製造方法および電子機器の製造方法 Download PDF

Info

Publication number
JP2006237412A
JP2006237412A JP2005052188A JP2005052188A JP2006237412A JP 2006237412 A JP2006237412 A JP 2006237412A JP 2005052188 A JP2005052188 A JP 2005052188A JP 2005052188 A JP2005052188 A JP 2005052188A JP 2006237412 A JP2006237412 A JP 2006237412A
Authority
JP
Japan
Prior art keywords
conductive particles
photosensitive material
substrate
bumps
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005052188A
Other languages
English (en)
Inventor
Yasuhide Fujioka
靖英 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2005052188A priority Critical patent/JP2006237412A/ja
Publication of JP2006237412A publication Critical patent/JP2006237412A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

【課題】 半導体チップの基板への接合で、導電粒子を半導体チップの電極となるバンプに選択的に保持させた状態で基板と接続することで、接続信頼性および絶縁信頼性ともに品質向上を図る。
【解決手段】 半導体ウェハ状態で導電粒子を散布し、バンプ上に選択的に導電粒子を保持させた状態で感光レジストを剥離し、その後ＩＣチップに分割し基板との接続を実施する。
【選択図】 図１

Description

本発明は、半導体チップ（以下、ＩＣという）を基板に搭載し電気的な接続をとる方法、およびこの方法を用いて基板上に液晶駆動用のＩＣを搭載する液晶表示装置等の電子機器の製造方法に関するものである。さらに詳しくは、半導体チップの電極となるバンプに選択的に導電粒子を保持させた状態で、基板との電気的な接続信頼性向上に関するものである。
従来のフェイスダウン方式でＩＣを基板上に実装する方法としては、異方性導電膜を用いた接合方法がある。電極を配した基板上に異方性導電膜を搭載し、基板上電極とＩＣの接続端子を位置合せし、ＩＣ上面部から圧着ヘッドによって基板に向けて圧着する。ＩＣと基板の間に挟まれた異方性導電膜は加熱・加圧により反応硬化し接続を完了する。
しかしながら、異方性導電膜は導電粒子を分散させた状態であるため、樹脂層内でのムラや溜まりなどにより、基板上電極とＩＣ電極との接続に寄与する粒子数にバラツキが生じる。接続性を向上させるためには導電粒子の密度を上げる、もしくは粒径サイズを大きくするとなるが、その場合トレードオフの関係で、電極間の絶縁性が劣化する。特に今後の微細ピッチ化が進むことで、接続性と絶縁性のトレードオフの関係はさらに問題となってくる。
本発明は、半導体ウェハ状態で導電粒子を散布し、バンプ上に選択的に導電粒子を保持させた状態で感光材を剥離し、基板との接続を実施する。
本発明は、導電粒子を半導体チップの電極となるバンプに選択的に保持させた状態で、基板との接続が実施できるので、接続性および絶縁性ともに信頼性向上させるという効果がある。
本発明は、半導体チップと基板との接続に関して、半導体ウェハ状態で導電粒子を散布し、バンプ上に選択的に導電粒子を保持させた状態で感光材を剥離する。その後ウェハから分割された半導体チップを基板へ接続することで、接続性と絶縁性ともに信頼性向上させる効果が得られる。
すなわち、本発明の電子機器の製造方法は、半導体ウェハの電極部に形成されたバンプ上に選択的に導電粒子を付着させる第一工程と、半導体ウェハを分割して半導体チップを形成する第二工程と、基板に形成された電極と半導体チップのバンプとを、接合材料を介して位置合せする第三工程と、接合材料を用いて半導体チップと基板を接続する工程を備えている。
さらに、この第一工程が、半導体ウェハ上に電極部を形成する工程と、半導体ウェハに感光材を塗布し、電極部の位置の感光材を除去する工程と、電極部の位置に選択的にバンプを形成する工程と、バンプと感光材上に導電粒子を設ける工程と、感光材を剥離する工程を含んでいる。
さらに、導電粒子を設ける工程が、バンプと感光材上に接着性を有する樹脂を塗布する工程と、樹脂上に導電粒子を散布する工程を含んでいる。あるいは、導電粒子を設ける工程が、バンプと感光材上に接着性を有する導電粒子を散布する工程であることとした。ここで用いた接着性を有する導電粒子が、導電粒子と接着性を有する樹脂を攪拌させることにより作製されている。
また、本発明の半導体装置の製造方法は、半導体ウェハ上に電極部を形成する工程と、半導体ウェハに感光材を塗布し、電極部の位置の感光材を除去する工程と、電極部の位置に選択的にバンプを形成する工程と、バンプと感光材上に導電粒子を設ける工程と、感光材を剥離する工程と、を用いた製造方法である。
本発明の実施例を図面に基づいて説明する。図１は本実施例によるバンプ構造の製造方法を示すフロー図である。図示するように、まず、バリアメタル３と電極パッド２が設けられたウェハ１の上面に感光レジスト４を塗布する。この感光レジスト４は半導体装置の製造工程において一般的に使用されているものである。感光レジスト４を塗布したウェハ１を、マスクを用いて露光した後現像し、電極パッド２の真上部の感光レジスト４に開口部５を形成する。次にウェハ１を電気めっき行い、電極パッド２のこの開口部にバンプ６を形成する。次に、感光レジスト４に接着性を有する樹脂７を塗布する。ここで使用する樹脂７は熱硬化性のエポキシ樹脂、もしくはＵＶ硬化性のアクリル樹脂などである。次に接着性の樹脂上に導電粒子８を散布する。導電粒子８はプラスチック製の粒子にニッケルめっきと金めっきを施したもの、もしくはニッケル粒子などである。散布後に接着性の樹脂７を硬化させる。樹脂７を硬化させたウェハ１の感光レジスト４を剥離除去し、バリアメタル３をエッチングにより除去する。このような工程によりえられたウェハを図２に示す。図示するように、ウェハ１電極パッド２上に形成されたバンプ６上に導電粒子８が選択的に保持した構成となっている。このような構成のウェハ１を所定のサイズにダイシングして半導体チップ（以下、ＩＣという）が得られる。
次に、このようにして形成された半導体チップを液晶表示素子に実装して液晶表示装置を作製する方法について図３を用いて説明する。図３（ａ）に示すように、バンプ上に表面に導電粒子が付着したバンプを有する液晶駆動用ＩＣ１２をＩＣ搭載圧着ヘッド１３で保持し、液晶表示素子を構成する基板９上の透明電極１０を、接合材料１１を介して位置合せする。図３（ｂ）に示すように、その状態で液晶駆動用ＩＣ１２の上面部から搭載圧着ヘッド１３により圧着が実施される。ＩＣ１２と透明電極１０との間のＩＣ実装領域に挟まれた接合材料１１は圧着の際の加熱加圧により反応硬化する。こうして、図２（ｃ）にしめすようなＩＣ１２と基板９の電気的かつ機械的な接続がなされる。このように、導電粒子８をＩＣ１２の電極となるバンプ６に選択的に保持させた状態で、基板との接続が実施できるので、接続信頼性を得る為の確実な粒子数で接続でき、絶縁信頼性へ影響するバンプ間の導電粒子によるリーク発生も防止できる。
本実施例による半導体装置の製造方法を図４に基づいて説明する。ここでは、実施例１と同一部分には同一番号を付して詳細な説明を省略する。本実施例は電気めっきにて電極パッド２にバンプ６を形成するまでは実施例１と同様である。
次に、接着性有する樹脂７に導電粒子８を混入させ、攪拌する。これにより、樹脂中に導電粒子８を分散させる。ここで使用する樹脂７は熱硬化性のエポキシ樹脂、もしくはＵＶ硬化性のアクリル樹脂などである。接着性を有する樹脂７と攪拌された導電粒子８をウェハ１上に塗布する。導電粒子８はプラスチック製の粒子にニッケルめっきと金めっきを施したもの、もしくはニッケル粒子などである。散布後は接着性の樹脂７を硬化させる。次に、接着性の樹脂７を硬化させたウェハ１の感光レジスト４を剥離除去し、バリアメタル３をエッチングにより除去する。以降も実施例１と同じなので、詳細は省略する。
ＩＣを基板上に搭載し電気的に接続する工程であれば、液晶表示装置に限らず、その他の装置におけるＩＣの搭載に本発明を適用してもよい。また、ＩＣの搭載方法としては、接続材料として、異方性導電膜、熱硬化樹脂、ＵＶ樹脂などによる搭載方法にも本発明を適用することができる。また、基板としては透明電極を有するガラス、アルミ配線を有するガラス、フィルム基板、ガラスエポキシ樹脂基板などにも本発明を適用することができる。
本発明の実施例による製造方法を説明するフロー図である。 本発明の製造方法で作製されたウェハを表す部分拡大図である。 液晶表示装置の製造方法を説明するフロー図である。 本発明の実施例による製造方法を説明するフロー図である。
符号の説明
１ ウェハ
２ 電極パッド
３ バリアメタル
４ 感光レジスト
５ 開口部
６ バンプ
７ 樹脂
８ 導電粒子
９ ガラス基板
１０ 透明電極
１１ 接合材料
１２ ＩＣ
１３ ＩＣ搭載圧着ヘッド

Claims (6)

  1. 半導体ウェハの電極部に形成されたバンプ上に選択的に導電粒子を付着させる第一工程と、前記半導体ウェハを分割して半導体チップを形成する第二工程と、基板に形成された電極と前記半導体チップのバンプとを、接合材料を介して位置合せする第三工程と、前記接合材料を用いて前記半導体チップと前記基板を接続する工程を備えることを特徴とする電子機器の製造方法。
  2. 前記第一工程が、半導体ウェハ上に電極部を形成する工程と、前記半導体ウェハに感光材を塗布し、前記電極部の位置の前記感光材を除去する工程と、前記電極部の位置に選択的にバンプを形成する工程と、前記バンプと前記感光材上に導電粒子を設ける工程と、前記感光材を剥離する工程と、を備えることを特徴とする請求項１に記載の電子機器の製造方法。
  3. 前記導電粒子を設ける工程が、前記バンプと前記感光材上に接着性を有する樹脂を塗布する工程と、前記樹脂上に導電粒子を散布する工程を備えることを特徴とする請求項２に記載の電子機器の製造方法。
  4. 前記導電粒子を設ける工程が、前記バンプと前記感光材上に接着性を有する導電粒子を散布する工程を備えることを特徴とする請求項２に記載の電子機器の製造方法。
  5. 前記接着性を有する導電粒子が、導電粒子を接着性を有する樹脂と攪拌させることにより作製されたことを特徴とする請求項４に記載の電子機器の製造方法。
  6. 半導体ウェハ上に電極部を形成する工程と、前記半導体ウェハに感光材を塗布し、前記電極部の位置の前記感光材を除去する工程と、前記電極部の位置に選択的にバンプを形成する工程と、前記バンプと前記感光材上に導電粒子を設ける工程と、前記感光材を剥離する工程と、を備えることを特徴とする半導体装置の製造方法。
JP2005052188A 2005-02-28 2005-02-28 半導体装置の製造方法および電子機器の製造方法 Withdrawn JP2006237412A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005052188A JP2006237412A (ja) 2005-02-28 2005-02-28 半導体装置の製造方法および電子機器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005052188A JP2006237412A (ja) 2005-02-28 2005-02-28 半導体装置の製造方法および電子機器の製造方法

Publications (1)

Publication Number Publication Date
JP2006237412A true JP2006237412A (ja) 2006-09-07

Family

ID=37044711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005052188A Withdrawn JP2006237412A (ja) 2005-02-28 2005-02-28 半導体装置の製造方法および電子機器の製造方法

Country Status (1)

Country Link
JP (1) JP2006237412A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010531003A (ja) * 2007-05-25 2010-09-16 ジエマルト・エス・アー 携帯電子機器を使用して物理チャネルからのアプリケーションコマンドを処理する方法および対応する機器およびシステム
KR101309319B1 (ko) 2006-11-22 2013-09-13 삼성디스플레이 주식회사 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562981A (ja) * 1991-06-18 1993-03-12 Oki Electric Ind Co Ltd 半導体素子の突起電極形成方法とその接続方法
JP2002111178A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 導電部の形成方法、および半導体装置
JP2004296692A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 電子部品の製造方法、電子部品、電子部品の実装方法および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562981A (ja) * 1991-06-18 1993-03-12 Oki Electric Ind Co Ltd 半導体素子の突起電極形成方法とその接続方法
JP2002111178A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 導電部の形成方法、および半導体装置
JP2004296692A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 電子部品の製造方法、電子部品、電子部品の実装方法および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101309319B1 (ko) 2006-11-22 2013-09-13 삼성디스플레이 주식회사 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치
JP2010531003A (ja) * 2007-05-25 2010-09-16 ジエマルト・エス・アー 携帯電子機器を使用して物理チャネルからのアプリケーションコマンドを処理する方法および対応する機器およびシステム

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
KR100781827B1 (ko) 반도체 패키지 및 그 제조 방법
JP4880006B2 (ja) 流れ防止用ダムを備えたプリント基板の製造方法
EP2239773B1 (en) Manufacturing method of a semiconductor chip package
WO1998033212A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
JP2007311713A (ja) 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
JP2007110117A (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
US20080093738A1 (en) Chip structure and wafer structure
JP2006190987A (ja) パッケージ構造とその製造方法
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR100868616B1 (ko) 반도체(플립 칩) 실장 부품과 그 제조 방법
JP5672652B2 (ja) 半導体素子用基板の製造方法および半導体装置
US6888256B2 (en) Compliant relief wafer level packaging
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
TW531818B (en) Resin encapsulated BGA-type semiconductor device
JP2006237412A (ja) 半導体装置の製造方法および電子機器の製造方法
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
KR20080047280A (ko) 반도체 장치 및 그 제조 방법
JP5061010B2 (ja) 半導体モジュール
JP2003059959A (ja) 半導体装置とその実装方法
JP2003297507A (ja) 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造
JP2003297977A (ja) 電子部品の製造方法
JP2005079379A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法
JP2004288814A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0491447A (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080110

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101028