JP2007311713A - 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 - Google Patents

電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 Download PDF

Info

Publication number
JP2007311713A
JP2007311713A JP2006141862A JP2006141862A JP2007311713A JP 2007311713 A JP2007311713 A JP 2007311713A JP 2006141862 A JP2006141862 A JP 2006141862A JP 2006141862 A JP2006141862 A JP 2006141862A JP 2007311713 A JP2007311713 A JP 2007311713A
Authority
JP
Japan
Prior art keywords
layer
electronic device
metal
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006141862A
Other languages
English (en)
Other versions
JP5113346B2 (ja
Inventor
Nobuaki Miyamoto
宣明 宮本
Satoshi Chinda
聡 珍田
Hiroki Hirasawa
宏希 平沢
Kenji Uchida
建次 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Hitachi Cable Ltd
Original Assignee
NEC Electronics Corp
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, Hitachi Cable Ltd filed Critical NEC Electronics Corp
Priority to JP2006141862A priority Critical patent/JP5113346B2/ja
Priority to US11/645,948 priority patent/US7880091B2/en
Priority to KR1020070003374A priority patent/KR100838440B1/ko
Publication of JP2007311713A publication Critical patent/JP2007311713A/ja
Priority to US12/553,815 priority patent/US8230588B2/en
Application granted granted Critical
Publication of JP5113346B2 publication Critical patent/JP5113346B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B5/00—Footwear for sporting purposes
    • A43B5/02—Football boots or shoes, i.e. for soccer, football or rugby
    • A43B5/025—Football boots or shoes, i.e. for soccer, football or rugby characterised by an element which improves the contact between the ball and the footwear
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B13/00—Soles; Sole-and-heel integral units
    • A43B13/14—Soles; Sole-and-heel integral units characterised by the constructive form
    • A43B13/18—Resilient soles
    • A43B13/181—Resiliency achieved by the structure of the sole
    • A43B13/186—Differential cushioning region, e.g. cushioning located under the ball of the foot
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29D—PRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
    • B29D35/00—Producing footwear
    • B29D35/12—Producing parts thereof, e.g. soles, heels, uppers, by a moulding technique
    • B29D35/14—Multilayered parts
    • B29D35/142—Soles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】薄膜化、小型化に有利なコアレスタイプの構造を採りながらも製造工程においてクラック等が入りにくく、かつ外部実装に有利な構造を有する電子装置およびその製造方法、ならびにその電子装置に使用される電子装置用基板およびその製造方法を提供する。
【解決手段】複数の開口を有するＰＳＲ膜と、ＰＳＲ膜上の所定の位置に搭載した電子部品２１と、電子部品２１と開口内に充填された第２のめっき膜７とを接続しているボンディングワイヤ２２と、これらを覆うようにして形成された封止樹脂２３と、ＰＳＲ膜の裏面側で第１のめっき膜６に接して設けられる突起状端子２４と、その突起状端子２４の表面に形成される表面処理層２５とを備えた電子装置２０とする。
【選択図】図３

Description

本発明は、電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法に関し、特に、薄膜化、小型化に有利なコアレスタイプの構造を採りながらも製造工程においてクラック等が入りにくく、かつ外部実装に有利な構造を有する電子装置およびその製造方法、ならびにその電子装置に使用される電子装置用基板およびその製造方法に関するものである。
図１０は、従来の電子装置を示し、同図中、（ａ）は正面断面、（ｂ）は電子部品搭載面を示す。この電子装置１００は、スルーホール１０３を有する配線基板１０２と、配線基板１０２上に設けられたダイパッド１０４と、スルーホール１０３に接続される金属電極１０５ａおよび内部接続端子１０５ｂを両端に有すると共に配線基板１０２上に設けられた複数の配線パターン１０５と、ダイパッド１０４上に導電性ペースト等により接着搭載された電子部品１０６と、スルーホール１０３のそれぞれの下端に接続させて配線基板１０２の下面に設けられた複数の外部電極用パッド１０７と、外部電極用パッド１０７のそれぞれに設けられたボール状の外部接続端子１０８と、電子部品１０６の端子１０６ａと内部接続端子１０５ｂとを接続する金線等によるボンディングワイヤ１０９と、電子部品１０６およびボンディングワイヤ１０９を覆うようにして配線基板１０２の上面に設けられた封止樹脂１１０とを備える。
配線基板１０２は、ガラスエポキシ樹脂、ポリイミドテープ等が用いられている。
スルーホール１０３は、金属電極１０５ａと外部電極用パッド１０７との電気的導通をとるための導電体である。ダイパッド１０４、配線パターン１０５、および外部電極用パッド１０７は、フォトケミカルエッチング法により形成された銅箔等である。
このスルーホール１０３、ダイパッド１０４、配線パターン１０５、および外部電極用パッド１０７のそれぞれは、内面または表面に電気めっき、あるいは無電解めっき方式による銅めっき、ニッケル下地めっき、金めっき等が施されている。
図１０の電子装置１００は、まず、配線基板１０２のダイパッド１０４上に、電子部品１０６を搭載し、さらに電子部品１０６の端子１０６ａと内部接続端子１０５ｂとをボンディングワイヤ１０９で接続してから、エポキシ樹脂等による封止樹脂１１０を用いて封止することにより製造する。通常は、最後に、はんだボール等の球形の外部接続端子１０８を外部電極用パッド１０７に取り付ける。
また、最近、モジュール基板を用いないコアレス構造の電子装置（以下、コアレスパッケージという。）が提案されており、例えば、ベースフィルム上に電子部品をダイボンディングし、金属ベースとの間をワイヤボンディングした後、金属ベースの不要部をエッチング除去し、端子部と搭載部を露出させるものが知られている（例えば、特許文献１参照）。
図１１は、コアレスパッケージの構造を示す。このコアレスパッケージ１２０は、上記特許文献１に示されているものであり、図１０において、電気絶縁性のコア基板としての配線基板１０２を除去した構成であり、ダイパッド１０４および配線パターン１０５の裏面が、パッケージ底面に露出する構造を有する。
また、複数の電子部品素子を備えたコアレスパッケージの例として、複数の電子部品と回路パターンとがワイヤボンディングによって接続され、これらを一体的に樹脂封止し、電子部品パッケージの底面に、保護コーティングを施し、この保護コーティングの開口部から露出する回路パターン上に腐食防止のための金めっきを施したものが知られている（例えば、特許文献２参照）。
図１２は、図１１のコアレスパッケージ１２０の製造方法を示す。まず、図１２の（ａ）のように、コア基板としての電気絶縁性の転写フィルム１２１上に、ダイパッド１０４と、金属電極１０５ａ及び内部接続端子１０５ｂを有する配線パターン１０５とを形成する。
その後、図１２の（ｂ）に示すように、ダイパッド１０４上に電子部品１０６を搭載してから、図１２の（ｃ）に示すように、ボンディングワイヤ１０９で電子部品１０６の端子と内部接続端子１０５ｂを接続する。
次に、図１２の（ｄ）に示すように、封止樹脂１１０によって電子部品１０６を封止した後、転写フィルム１２１を除去すると、図１２の（ｅ）に示すように、コアレスパッケージ１２０が得られる。この方式は配線導体を封止樹脂１１０に転写するため、一般に転写方式と呼ばれている。
コアレスパッケージの転写方式による製造方法として、転写フィルムの代わりに厚い基材を用いる方法が知られている（例えば、特許文献３参照。）。この方法は、金属箔を基材に貼着し、金属箔上に電子部品を実装およびワイヤボンディングをし、更に樹脂封止をした後、基材から封止樹脂を分離するものである。
更に、コアレスパッケージの転写方式類似の公知例として、下面に位置する金属ベースを溶解する半導体装置の製造方法が知られている（例えば、特許文献４）。この方法は、コア基板である金属ベースにレジストパターンを形成し、レジストパターンのダイボンディング部およびボンディング部に対応した箇所に開口部を形成し、開口部内をニッケルめっきで充填した後、その表面に金めっきを施し、レジストパターンを除去し、ダイボンディング部に電子部品を搭載し、ボンディング部としての金めっき膜上にワイヤボンディングを行い、これらを樹脂封止し、金属ベースをエッチングにより除去して電子装置を製造する方法である。
ダイパッド、内部接続端子、配線パターン、外部接続電極等の導体には、通常、電解銅箔、圧延銅箔等の銅箔が用いられ、この銅箔をフォトケミカルエッチング法によって形成することにより、ダイパッド、内部接続端子、配線パターン、外部接続電極等を形成している。
図１３は、図１２の転写フィルムの更に詳しい構成を示す。この転写フィルムは、図１３に示すように、転写フィルム１２１上に塗工された接着剤１２２と、この接着剤１２２上に形成された前記ダイパッド１０４および配線パターン１０５と、ダイパッド１０４および配線パターン１０５の表面に施された機能めっき１２３とを備える。
機能めっき１２３は、電子部品１０６の端子と金属電極１０５ａとの接続を良好に行うために設けられている。この機能めっき１２３は、下地めっきとしての無電解ニッケルめっきや、電気ニッケルめっき、そしてその上に設けられた無電解金めっきや電気金めっき等により構成されている。
通常、電気ニッケルめっきは、電子部品搭載やワイヤボンディングにおける加熱条件に応じて、例えば、厚さ０.５〜２.０μｍの範囲でなされる。また、下地ニッケルめっきは、銅の金めっき膜への熱拡散防止膜（バリア膜）の役目を果たしている。金めっきは、超音波ワイヤボンディングの接続信頼性が高いために表面層に施される。ワイヤボンディング性を高めるには、厚いほど良いとされるが、最適厚さは生産性およびコストを考え、０.１〜２.０μｍの範囲で選定される。
特開平３−９４４５９号公報（第３頁、第４頁、第１図） 特開平３−９９４５６号公報（第２頁、第３頁、第１図） 特開平９−２５２０１４号公報（［０００７］〜［００１０］、図２） 特開２００２−９１９６号公報（［００１６］〜［００２５］、図２、図３）
しかし、従来の電子装置によると、図１３の構成においては、機能めっき１２３における金めっきは、封止樹脂１１０との密着性が極めて悪いという問題がある。即ち、機能めっき１２３の表面に金めっきを施すと、金は電気陰性度の高い酸化膜を作らないので、封止樹脂との密着性が劣り、電子装置の信頼性が低下する。
また、図１０に示したＢＧＡ構造の場合、はんだボールのような球形の突出した外部接続端子１０８があることにより、電子装置の外部実装が容易になる利点がある。しかし、隣り合う電極間の距離は最低でもその球径以上の大きさが必要になる上、その球径分の厚みが電子装置の厚みに加わり、電子装置の寸法が増大するという問題がある。
また、図１２に示したように、コアレスパッケージ１２０の製造においては、転写フィルム１２１を最終段階で剥離するが、転写フィルム１２１に施されている接着剤１２２の成分が金属電極１０５ａの裏面に付着したまま剥離されたり、或いは完全に剥離されずに転写フィルム１２１が裂けたりする不具合も発生している。
この不具合を回避するために、特許文献４では、コア基板である金属ベースと電極を接着性の悪い金属同士で接続する方法が記されている。しかし、この方法の場合は、転写フィルム１２１と配線パターン１０５の接着力が、封止樹脂１１０と配線パターン１０５のそれよりも強い場合は、転写フィルム（コア基板）１２１を引き剥がした際に、配線パターン１０５が転写フィルム１２１に接着したまま、封止樹脂１１０から抜け落ちてしまうこともある。
この不具合を回避するために、上記特許文献４には配線パターンの金属を厚くし、その封止樹脂側に僅かに突出する張出部を周縁に加工する方法も記されているが、この方法では、配線パターンの厚みが増すために、めっき作業の時間が長くなり、或いは庇形状を保持したままレジスト膜を除去しなければならなくなり、これらの工程のために隣接する電極間の距離を縮小できず、電子装置の寸法が増大するという不具合が生じた。
また、機械的応力をかけて金属ベースを引き剥がす場合は、その応力で電子装置が反ったり、クラックが入ったりすることがあるため、特に薄型の電子装置の形成には障害がある。
また、図１１に示すとおり、ダイパッド１０４が配置されているため、電子部品１０６の下に配線パターン１０５を配置することが出来ない。このため、従来のコアレスパッケージの設計では、コアレスパッケージ１２０の実装面積が大きくなるという実装上の不都合を生じていた。
従って、本発明の目的は、薄膜化、小型化に有利なコアレスタイプの構造を採りながらも上記問題点を解決でき、かつ外部実装に有利な構造を有する電子装置およびその製造方法を提供すると共に、その電子装置に使用される電子装置用基板およびその製造方法を提供することにある。
本発明は、上記目的を達成するため、第１の特徴として、薄板状の基材と、 前記基材上に設けられ、かつ厚み方向に複数の開口を有する電気絶縁層と、前記開口内に充填される金属めっき層とを備え、前記基材は、少なくとも、金属層と、前記金属層に接して形成した剥離層と、前記剥離層に接して形成した金属膜とを有することを特徴とする電子装置用基板を提供する。
本発明は、上記目的を達成するため、第２の特徴として、金属層、剥離層、及び金属膜を積層して形成した複合金属層と、テープ部材とを一体化して基材を形成する第１の工程と、前記基材の前記金属層上に電気絶縁層を形成する第２の工程と、前記電気絶縁層に開口を形成する第３の工程と、前記開口に金属めっき層を充填する第４の工程と、を含むことを特徴とする電子装置用基板の製造方法を提供する。
本発明は、上記目的を達成するため、第３の特徴として、１つ以上の外部接続用の電極を備えた電子部品と、前記電子部品が搭載されると共に、厚み方向に複数の開口が形成された電気絶縁層と、前記電気絶縁層の前記開口内のみに充填され、前記電子部品の前記電極と接続される金属めっき層と、前記金属めっき層の前記電子部品との接続面と前記電子部品とを被覆する絶縁性被覆材料と、前記電気絶縁層の絶縁性被覆材料の反対側で前記金属めっき層に接して設けられる導電性構造物とを備えることを特徴とする電子装置を提供する。
本発明は、上記目的を達成するため、第４の特徴として、テープ部材上に、順に、金属膜、剥離層、金属層が形成された薄板状の基材と、前記基材上に設けられ、かつ厚み方向に複数の開口を有する電気絶縁層と、前記開口内に充填される金属めっき層とを備える電子装置用基板を用意する第１の工程と、前記電子装置用基板に、電子部品を搭載し、前記電子部品の所定の電極と前記金属めっき層とを電気的に接続後、少なくとも前記電子部品と前記金属めっき層の電気的接続部を絶縁性被覆材料で被覆する第２の工程と、前記剥離層を利用して前記電子装置用基板から前記テープ部材及び前記金属膜を除去すると共に、前記金属層を前記電子装置用基板に残留させる第３の工程と、前記金属層において、前記金属めっき層に対応する位置にフォトファブリケーションによる選択的ケミカルエッチング法を用いて導電性構造物を形成する第４の工程とを含むことを特徴とする電子装置の製造方法を提供する。
本発明において、電子部品とは、ＩＣ以外にコンデンサ、トランジスタ、ダイオード、電気的フィルター等の各チップ部品を含むものである。
本発明によれば、薄膜化、小型化に有利なコアレスタイプの構造を採りながらも製造工程においてクラック等が入りにくく、かつ外部実装に有利な実装面積の小さな構造を有する電子装置およびその製造方法、ならびにその電子装置に使用される電子装置用基板およびその製造方法を提供することができる。
［第１の実施の形態］
（電子装置用基板の構成）
図１は、本発明の第１の実施の形態に係る電子装置用基板を示す。
電子装置用基板１０は、銅箔による基材としての金属層３に、剥離可能層を成膜し、さらにこの剥離可能層に薄い金属膜２を成膜した複合金属層（複合銅箔）１２と、この複合金属層１２に、接着剤９（図２参照）を介して貼り合わせたテープ部材１と、金属層３上に所定のパターンで形成された第１の電気絶縁層としてのＰＳＲ膜４と、ＰＳＲ膜４の所定位置に形成された開口５内に設けられた第１のめっき膜６と、第１のめっき膜６上に設けられた第２のめっき膜７とを備える。
金属層３は、入手のし易さ、コスト、電気伝導性の高さ、最終工程における除去性等の点から、銅箔が最も良いが、ステンレス箔、アルミニウムまたはその合金箔、ニッケルまたはその合金箔、スズまたはその合金箔であってもよい。
ＰＳＲ膜４には、有機レジスト膜、例えば、不溶解性のソルダーレジストまたはフォトソルダーレジストを用いることができる。
第１のめっき膜６は、ハンダ付けによる実装に対しては、金、銀、パラジウム、ニッケル、スズ、はんだめっき等が適している。また、異方導電フィルム（ＡＣＦ）、異方導電ペースト（ＡＣＰ）、非導電フィルム（ＮＣＦ）、非導電ペースト（ＮＣＰ）等で圧接して実装する場合には、第１のめっき膜６は、金、銀、パラジウム、ニッケル等が適している。
第２のめっき膜７は、電子部品の電極と電気的な接続をとるために設けられる。この材料としては、金、銀、パラジウム等を用いることができる。なお、金バンプや半田バンプを形成済みの電子部品をフリップチップ接続する場合は、金、スズ、パラジウム、およびはんだめっき等が必要である。
第１のめっき膜６及び第２のめっき膜７は、金属めっき層１３を構成し、この金属めっき層１３が電子装置における配線パターンとなる。
（電子装置用基板の製造方法）
次に、第１の実施の形態に係る電子装置用基板の製造方法について説明する。図２は、図１の電子装置用基板の製造方法を示す。
まず、図２の（ａ）に示すように、例えば厚さ１８μｍの圧延銅箔による金属層３に、剥離可能層を成膜し、更に、この剥離可能層上に極薄の銅箔による金属膜２を成膜した複合金属層（複合銅箔）１２を用意する。この複合金属層１２として、ＯＬＩＮ社の「（Copper Bond Extra Thin Foil）ＸＴＦ」などを用いることができる。
このような複合銅箔はキャリア付き銅箔と呼ばれている。キャリア付きコア基板とは、薄い金属箔（多くの場合は銅箔）を提供するために、１８μｍ以上の厚い金属箔（多くの場合は銅箔）であるキャリア層に、後工程で剥離できる程度に弱い接着性を有する剥離層を形成した後、電解法で薄い金属箔を形成した基材である。
更に、キャリア付き金属箔としては、前記ＯＬＩＮ社の「Copper Bond Extra Thin Foil」のほか、三井金属鉱業株式会社の商品名「Micro Thin」等がある。後者は剥離層に有機系剥離層を使用した基材であり、その他の構成は前者と同様である。どちらも２０Ｎ／ｍ程度の弱い力で、表層の金属層（極薄銅箔）とベースの厚いキャリア層が剥離できるが、特に、前者の基材は無機系剥離層を有しているため、４００℃を超える加熱後も、容易に剥離できる特徴を持っている。有機系剥離層を持つキャリア付き極薄銅箔は、無機系剥離層の材料に比較して耐熱温度が２３０℃程度と低いことが難点である。
また、図２の（ｂ）に示すように、ポリイミドテープ８に接着剤９を塗工したテープ部材１を用意する。ここでは、ポリイミドテープ８に厚さ２５μｍの宇部興産製の「ユーピレックスＳ」を用い、接着剤９には、巴川製紙所製の「Ｘシリーズ」を用いた。
次に、テープ部材１と複合金属層１２を、接着剤９と金属膜２を対向させた状態で、図２の（ｃ）のように、ロールラミネート法で貼り合わせて基材１１を作成する。これにより、基材１１は、表層から、圧延銅箔（金属層３：１８μｍ）／剥離層（約１００Å）／極薄銅箔（金属膜２：３μｍ）／接着剤９（１２μｍ）／支持基板（ポリイミドテープ８：２５μｍ）、からなる５層の構成になる。
次に、図２の（ｄ）に示すように、基材１１の金属層３上に第１の電気絶縁層であるＰＳＲ膜４をスクリーン印刷法により、厚さ１５μｍになるように塗工する。次に、図２の（ｅ）に示すように、フォトマスク１７を介してＰＳＲ膜４に紫外線１８を照射し、更に現像工程を経ることにより、図２の（ｆ）のように、ＰＳＲ膜４上に所望の形状に開口５を設ける。
次に、第１のめっき膜６を形成するため、図２の（ｆ）の状態の基板を電気ニッケルめっき液に浸漬し、極薄銅箔を陰極として、図２の（ｇ）に示すように、開口５にニッケルめっきによる第１のめっき膜６を例えば０.５μｍの厚みに施す。
次に、図２の（ｈ）に示すように、電気金めっき液に浸漬し、第１のめっき膜６上に金めっきによる第２のめっき膜７を厚さ０.５μｍの厚みに施し、金属めっき層１３とする。更に、十分に水洗し、乾燥工程を経ることにより、電子装置用基板１０が完成する。
（第１の実施の形態の効果）
第１の実施の形態によれば、下記の効果を奏する。
（イ）複合金属層１２の金属膜２に支持基板であるテープ部材１を貼着しておくと、厚い金属層３と、ポリイミドテープ８との厚さのバランスが保たれ、ポリイミドテープの引き剥がし除去が極めてスムーズに行われる。
（ロ）ＰＳＲ膜４、および金属めっき層１３は３０μｍ以下と薄いため、微細加工が容易になり、厚さ、投影面積ともに、搭載される電子部品のサイズよりもやや大きい程度で、小型で薄型の電子装置を提供することができる。
（ハ）銅箔をエッチングして微細パターンを形成する必要がないので、フォトエッチングのためのレジスト塗工、露光、現像、およびエッチング工程を不要にすることができる。
（ニ）開口５を設けるためのＰＳＲ膜４は、めっき後に溶解除去させないので、剥離液による汚染の心配がない他、基板製造工程の大幅な時間短縮とそれに伴う低コスト化が可能となる。
（ホ）製造方法においては、ＰＳＲ膜４として、不溶解性のソルダーレジストまたはフォトソルダーレジストを用いたことにより、剥離液による汚染の心配がないほか、めっき用レジスト膜の溶解除去工程が不要となり、基板製造時間の短縮化とそれに伴う低コスト化が可能となる。
［第２の実施の形態］
（電子装置の構成）
図３は、本発明の第２の実施の形態に係る電子装置を示す。
この電子装置２０は、第１の実施の形態に示した前記電子装置用基板１０のうち基材１１部分を除去した電子装置用基板１０’と、電子装置用基板１０’上の所定の位置に搭載した電子部品２１と、電子部品２１上の図示しない外部接続用の端子と電子装置用基板１０’の前記第２のめっき膜７とを接続しているボンディングワイヤ２２と、電子部品２１、ボンディングワイヤ２２、および第２のめっき膜７を覆うようにして電子装置用基板１０’上に被覆された絶縁性被覆材料としての封止樹脂２３と、ＰＳＲ膜４の裏面側で第１のめっき膜６に接して設けられる突起状端子２４と、その突起状端子２４の表面に形成される表面処理層２５とを備える。
（電子装置の製造方法）
次に、第２の実施の形態に係る図３の電子装置の製造方法について説明する。図４及び図５は、図３の電子装置の製造方法を示す。
まず、図１で説明した図４（ａ）に示す電子装置用基板１０のＰＳＲ膜４上の所定位置に、図４（ｂ）に示すように、電子部品（本実施の形態では、ＩＣチップ）２１をダイボンディングペーストを用いて接着する。次に、電子部品２１のアルミ電極端子と電子装置用基板１０の第２のめっき膜７とを金線によるボンディングワイヤ２２でワイヤボンディングし、図４の（ｃ）に示すように電気的に接続する。
次に、電子部品２１、ボンディングワイヤ２２、および第２のめっき膜７を覆うようにして封止樹脂２３を樹脂封止し、図４の（ｄ）に示すように、電子部品２１およびボンディング部を外部環境から保護する。次に、テープ部材１と金属層２を合わせて、図４（ｅ）に示すように、金属層３から引き剥がし、金属層３を露出させ、ＩＣパッケージ２６とする（図４（ｆ））。
図４の（ｄ）の状態における層構成は、表層から、封止樹脂２３又は電子部品２１とダイボンディングペースト又はボンディングワイヤ２２（金線）／ＰＳＲ膜４又は第１、第２のめっき膜６，７／圧延銅箔（金属層３）／剥離層（図示せず）／極薄銅箔（金属膜２）／接着剤９（図２（ｂ））／支持基板（ポリイミドテープ８（図２（ｂ））、の７層になっている。この中で、剥離層を介した圧延銅箔（金属層３）／極薄銅箔（金属膜２）の界面の密着力は２０Ｎ／ｍと、他の界面の密着力の１０００Ｎ／ｍ以上と比較して極めて弱い。従って、テープ部材１と金属膜２が剥離層を介して金属層３から正確に引き剥がされ、図４（ｆ）に示すように金属層３（圧延銅箔）の下面が露出する。
次に、図５（ｇ）に示すように、ＩＣパッケージ２６の下面の金属層３の表面にネガタイプのフォトレジスト２７を塗布し、図５（ｈ）に示すように、電子装置下面側において金属めっき層１３と同一の位置にフォトマスク２８を介して紫外線２９を照射させたのち、図５（ｉ）に示すように、現像液を噴射し、紫外線が照射されていない部位のフォトレジスト２７を除去する。
その後、図５（ｊ）に示すように、エッチング液にてフォトレジストが除去された部分の銅箔をケミカルエッチングし、突起状端子２４を形成する。なお、ＰＳＲ膜４には不溶解性のソルダーレジストまたはフォトソルダーレジストを用いているため、ケミカルエッチングにおいては保護膜として働き、電子装置内部への薬液による浸食の心配がない。
ケミカルエッチング後には、レジスト剥離液を噴射して残りのレジストを除去し、最後に図５（ｋ）に示すように、この突起状端子２４の表面に表面処理層２５として無電解スズめっきを施す。上記の工程を経ることにより、電子装置にコア基板が存在しない構造、いわゆるコアレスパッケージであり、かつ電子装置下面側に突出した形状である外部実装用の電極を有する電子装置２０が完成する。
このようにして完成した電子装置２０に対し、外部接続用の実装基板に半田で実装させ、電子装置２０と実装基板の接続強度（シア強度）を測定した。その結果、電気絶縁層であるＰＳＲ膜４が封止樹脂２３と強固に密着していることによる補強効果、および、外部接続用の実装端子２４の半田との接着面積の増大により、擬似的に作成した従来のコアレスパッケージ構造（電極寸法０．１５ｍｍ×０．１５ｍｍ、厚みなし）に対し、本実施の形態の構造（電極寸法０．２５ｍｍ×０．１８ｍｍ×０．０１８ｍｍ）では、２倍以上の強度が確認できた。
（第２の実施の形態の効果）
第２の実施の形態によれば、下記の効果を奏する。
（イ）基材１１において、剥離層を介した金属層３と金属膜２との接着力が、金属層３とＰＳＲ膜４との接着力よりも小さいので、剥離層を利用して電子装置用基板１０から正確にテープ部材１及び金属膜２を除去でき、その応力でクラック等が入ったりすることがなく、容易にかつ完全に金属層３を電子装置用基板１０’に残留させることができる。このため、フィルム状基板であった場合等に発生していた接着剤等の電子装置側の金属電極への残渣やフィルム裂けを無くすことができる。
（ロ）薄型化に有利なコアレスタイプであって、かつ電子装置の裏面側において外部実装に有利なように、突起状端子２４を有する電子装置２０を実現することができる。
（ハ）突出形状に加工された外部実装用の突起状端子２４は膜厚一定の金属層３からフォトファブリケーションによるケミカルエッチング法により作製されるものであるため、厚さ、幅などの形状が均一で、かつ位置精度が極めて良い。
（ニ）突出形状に加工された外部実装用の突起状端子２４は１８μｍ厚程度の薄い金属基板から作製されるため、ＢＧＡの場合のはんだボ−ルと比較して微細加工に適しており、大きさ、厚さという電子装置サイズの小形化を制限させるものではない。また、突起状に製作されるため、突起状端子の側面と下面で外部実装に使用する半田との接続が可能である。従来のコアレスパッケージ（図１１）では、外部実装に使用する金属電極１０５ａの下部でしか外部実装に使用する半田と接続しない。よって、従来のコアレスパッケージと比べて、外部実装に使用する半田との接触面積を大きくでき、ＢＧＡとほぼ同等の接続強度を確保できる。
（ホ）金属めっき層１３の側面に配置したＰＳＲ膜４は、金属めっき層１３と電子部品２１の周囲を被覆している封止樹脂２３の接着強度を上げ、かつＰＳＲ膜４を電子装置製造工程中の機械的耐久性を向上させる補強材として機能するため、薄型でありながら機械的強度の高い電子装置が製造できる。
（ヘ）複合金属層１２に、更に耐熱性を有するテープ部材１を貼り合わせているので、基板加工および電子装置組立時の熱的、機械的応力に対する耐性を高めることができる。
（ト）複合金属層１２とテープ部材１との厚さのバランスが保たれているから、ポリイミドテープ８の引き剥がし除去を極めてスムーズに行うことができる。
（チ）支持基板が存在することにより金属層３が２０μｍ以下に薄い場合でも、電子装置用基板が製造できるため、電子装置裏面の２０μｍ以下の突起状端子が形成できる。
なお、第２の実施の形態においては、金属層３として１８μｍ厚さの圧延銅箔を用いたが、電解銅箔でもよく、また、他の種類の金属箔でもよい。また、より薄い金属箔の厚さを用いると、化学的溶解または機械的研磨での除去作業の負荷を軽減できる。
［第３の実施の形態］
（電子装置の構成）
図６は、本発明の第３の実施の形態に係る電子装置を示す。
この電子装置３０は、第１の実施の形態に示した前記電子装置用基板１０のうち基材１１部分を除去した電子装置用基板１０’と、電子装置用基板１０’上の所定の位置に搭載した電子部品２１と、電子部品２１上の図示しない外部接続用の端子と電子装置用基板１０’の前記第２のめっき膜７とを接続しているボンディングワイヤ２２と、電子部品２１、ボンディングワイヤ２２、および第２のめっき膜７を覆うようにして電子装置用基板１０’上に被覆された絶縁性被覆材料としての封止樹脂２３と、ＰＳＲ膜４の裏面側で第１のめっき膜６に接して設けられる導体配線層（導体回路）３１と、その導体配線層（導体回路）３１の表面に形成される表面処理層３２と、その表面処理層３２の一部を被覆する第２の電気絶縁層３３とを備える。
本実施の形態では、特に、電子部品２１下のＰＳＲ膜４のその下に導体配線層３１を配置して、電子装置３０の実装面積の縮小を行っている。
（電子装置の製造方法）
次に、第３の実施の形態に係る図６の電子装置の製造方法について説明する。図７及び図８は、図６の電子装置の製造方法を示す。
まず、図１で説明した図７（ａ）に示す電子装置用基板１０のＰＳＲ膜４上の所定位置に、図７（ｂ）に示すように、電子部品（本実施の形態では、ＩＣチップ）２１をダイボンディングペーストを用いて接着する。次に、電子部品２１のアルミ電極端子と電子装置用基板１０の第２のめっき膜７とを金線によるボンディングワイヤ２２でワイヤボンディングし、図７の（ｃ）に示すように電気的に接続する。
次に、電子部品２１、ボンディングワイヤ２２、および第２のめっき膜７を覆うようにして封止樹脂２３を樹脂封止し、図７の（ｄ）に示すように、電子部品２１およびボンディング部を外部環境から保護する。次に、テープ部材１と金属層２を合わせて、図７（ｅ）に示すように、金属層３から引き剥がし、金属層３を露出させ、ＩＣパッケージ２６とする（図７（ｆ））。
図７の（ｄ）の状態における層構成は、表層から、封止樹脂２３又は電子部品２１とダイボンディングペースト又はボンディングワイヤ２２（金線）／ＰＳＲ膜４又は第１、第２のめっき膜６，７／圧延銅箔（金属層３）／剥離層（図示せず）／極薄銅箔（金属膜２）／接着剤９（図２（ｂ））／支持基板（ポリイミドテープ８（図２（ｂ））、の７層になっている。この中で、剥離層を介した圧延銅箔（金属層３）／極薄銅箔（金属膜２）の界面の密着力は２０Ｎ／ｍと、他の界面の密着力の１０００Ｎ／ｍ以上と比較して極めて弱い。従って、テープ部材１と金属膜２が剥離層を介して金属層３から正確に引き剥がされ、図７（ｆ）に示すように金属層３（圧延銅箔）の下面が露出する。
次に、図８（ｇ）に示すように、ＩＣパッケージ２６の下面の金属層３の表面にネガタイプのフォトレジスト２７を塗布し、図８（ｈ）に示すように、所望の配線パターンに相当する形状が描画されたフォトマスク３４を介して紫外線２９を照射させたのち、図８（ｉ）に示すように、現像液を噴射し、紫外線が照射されていない部位のフォトレジストを除去する。
その後、図８（ｊ）に示すように、エッチング液にてフォトレジストが除去された部分の銅箔をケミカルエッチングし、導体配線層（導体回路）３１を形成する。なお、ＰＳＲ膜４には不溶解性のソルダーレジストまたはフォトソルダーレジストを用いているため、ケミカルエッチングにおいては保護膜として働き、電子装置内部への薬液による浸食の心配がない。
ケミカルエッチング後には、レジスト剥離液を噴射して残りのレジストを除去し、最後に図８（ｋ）に示すように、この導体配線層（導体回路）３１の表面に表面処理層３２として無電解スズめっきを施す。また、導体配線層（導体回路）３１を設けた場合は、外部実装に不要な部分の配線について、第２の電気絶縁層３３としてフォトソルダーレジスト等で被覆することが好ましい。
上記の工程を経ることにより、電子装置にコア基板が存在しない構造、いわゆるコアレスパッケージであり、かつ電子装置下面側に突出した形状である導体配線層（導体回路）３１を有する電子装置３０が完成する。
このようにして完成した電子装置３０に対し、外部接続用の実装基板に半田で実装させ、電子装置３０と実装基板の接続強度（シア強度）を測定した。その結果、電気絶縁層であるＰＳＲ膜４が封止樹脂２３と強固に密着していることによる補強効果、および、外部接続用の導体配線層３１の半田との接着面積の増大により、擬似的に作成した従来のコアレスパッケージ構造（電極寸法０．１５ｍｍ×０．１５ｍｍ、厚みなし）に対し、本実施の形態の構造（電極寸法０．２５ｍｍ×０．１８ｍｍ×０．０１８ｍｍ）では、２倍以上の強度が確認できた。これより、本実施の形態においても、第２の実施の形態と同様の効果があることが判明した。
本実施形態の電子装置３０では、電子部品２１の下に電気絶縁層であるＰＳＲ膜４が存在することで、導体配線層３１を電子部品２１の下に配置可能となり、実装面積を縮小できる。このことは、電子装置３０の外部接続端子が多い場合（多端子電子装置）において、顕著な効果を奏する。
一般に、電子装置の外部接続端子は、この電子装置を実装基板と接続させる半田との接続強度を上げるため、その寸法を電子装置用基板の製造可能な微細配線幅よりも大きく形成される。また、その外部接続端子と隣の外部接続端子との距離（離間距離：Ｄ）も、この端子間の半田の電気的短絡（半田ブリッジ）防止のため、電子装置用基板の製造可能な微細配線間隔よりも大きく設けられる。このため、一般的に多端子電子装置の実装面積は、その外部接続端子の設計に依存する。
図９は、離間距離Ｄを同一とした場合の従来のコアレスパッケージの構造と本実施形態の電子装置の構造とを対比したものである。
図９（ａ）、（ｂ）に示すように、従来のコアレスパッケージ１２０では、ダイパッド１０４があり、電子部品２１の下に外部端子である金属電極１０５ａを配置することができない。このため、電子部品１０６の周囲に全ての金属端子１０５ａを配置せざるを得ない。これに対して、図９（ｃ）、（ｄ）に示す本実施形態の多端子電子装置３０では、電子部品２１の下にも導体配線層３１が形成可能なため、大幅な実装面積の縮小が可能となる。
本実施形態の多端子電子装置３０（外部端子２２個）では、従来のコアレスパッケージ１２０（外部端子２２個）に対して実装面積を約７０％まで縮小可能であった。
（第３の実施の形態の効果）
第３の実施の形態によれば、下記の効果を奏する。
（イ）基材１１において、剥離層を介した金属層３と金属膜２との接着力が、金属層３とＰＳＲ膜４との接着力よりも小さいので、剥離層を利用して電子装置用基板１０から正確にテープ部材１及び金属膜２を除去でき、その応力でクラック等が入ったりすることがなく、容易にかつ完全に金属層３を電子装置用基板１０’に残留させることができる。このため、フィルム状基板であった場合等に発生していた接着剤等の電子装置側の金属電極への残渣やフィルム裂けを無くすことができる。
（ロ）薄型化に有利なコアレスタイプであって、かつ電子装置の裏面側において外部実装に有利なように、導体配線層３１を有する電子装置３０を実現することができる。
（ハ）突出形状に加工された外部実装用の導体配線層３１は膜厚一定の金属層３からフォトファブリケーションによるケミカルエッチング法により作製されるものであるため、厚さ、幅などの形状が均一で、かつ位置精度が極めて良い。
（ニ）突出形状に加工された外部実装用の導体配線層３１は１８μｍ厚程度の薄い金属基板から作製されるため、ＢＧＡの場合のはんだボールと比較して微細加工に適しており、大きさ、厚さという電子装置サイズの小形化を制限させるものではない。また、導体配線層３１は突出形状に製作されるため、この導体配線層３１の外部実装用端子部分では側面と下面で外部実装に使用する半田との接続が可能である。従来のコアレスパッケージでは、外部実装に使用する金属電極１０５ａの下部でしか外部実装に使用する半田と接続しない。よって、従来のコアレスパッケージ（図１１）と比べて、外部実装に使用する半田との接続面積を大きくでき、ＢＧＡとほぼ同等の接続強度を確保できる。
（ホ）金属めっき層１３の側面に配置したＰＳＲ膜４は、金属めっき層１３と電子部品２１の周囲を被覆している封止樹脂２３の接着強度を上げ、かつＰＳＲ膜４を電子装置製造工程中の機械的耐久性を向上させる補強材として機能するため、薄型でありながら機械的強度の高い電子装置が製造できる。
（ヘ）複合金属層１２に、更に耐熱性を有するテープ部材１を貼り合わせているので、基板加工および電子装置組立時の熱的、機械的応力に対する耐性を高めることができる。
（ト）複合金属層１２とテープ部材１との厚さのバランスが保たれているから、ポリイミドテープ８の引き剥がし除去を極めてスムーズに行うことができる。
（チ）支持基板が存在することにより金属層３が２０μｍ以下に薄い場合でも、電子装置用基板が製造できるため、電子装置裏面の２０μｍ以下の導体配線層（導体回路）が形成できる。
（リ）電子部品２１の下に電気絶縁層であるＰＳＲ膜４が存在することで、導体配線層３１を電子部品２１の下に配置可能となり、実装面積を縮小できる。
なお、第３の実施の形態においては、金属層３として１８μｍ厚さの圧延銅箔を用いたが、電解銅箔でもよく、また、他の種類の金属箔でもよい。また、より薄い金属箔の厚さを用いると、化学的溶解または機械的研磨での除去作業の負荷を軽減できる。
［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々な変形が可能である。
例えば、電子装置用基板の製造時には支持基板としてポリイミドフィルムを貼り付けた構造としたが、製造時のハンドリングが可能であればポリイミドフィルムを省略することも可能である。
また、導体端子と電子部品との電気的な接続は、ワイヤボンディングに代えて、バンプによるいわゆるフリップチップ接続であってもよい。
前記各実施の形態においては、金属めっき層として、ワイヤボンディング構造を前提として、金／ニッケルの２層のめっき構成を示したが、部品と基板との電気的接続方法、および組立てられた部品のプリント配線板への実装方法によって、適正な種類と厚さを自由に組み合わせることができる。
前記各実施の形態においては、電子装置下面における突出型電極表面や導体配線層の機能めっきはスズとしたが、はんだ付け、ＮＣＰ、ＡＣＦなどを用いた実装のため金めっきとしても良い。
また、前記実施の形態においては、一個の電子装置に搭載する電子部品２１は一個である例を示したが、複数個の部品を搭載するいわゆるマルチチップパッケージであっても何ら差し支えない。更に、単位エリアに複数個の電子部品をアレイ上に載置し、一括で樹脂封止した後、ダイシング等で単位部品に相当するように小片に切り分ける電子装置についても本発明を適用できる。
本発明の第１の実施の形態に係る電子装置用基板を示す断面図である。 図１の電子装置用基板の製造方法を示す工程図である。 本発明の第２の実施の形態に係る電子装置を示す断面図である。 図３の電子装置の製造方法を示す工程図である。 図３の電子装置の製造方法を示す工程図である。 本発明の第３の実施の形態に係る電子装置を示す断面図である。 図６の電子装置の製造方法を示す工程図である。 図６の電子装置の製造方法を示す工程図である。 離間距離Ｄを同一とした場合の従来のコアレスパッケージの構造と第３の実施形態の電子装置の構造とを対比したものであり、（ａ）は従来のコアレスパッケージの平面透視図、（ｂ）は（ａ）のＡ−Ａ’部位での断面構造図、（ｃ）は第３の実施形態の電子装置の平面透視図、（ｄ）は（ｃ）のＡ−Ａ’部位での断面構造図である。 従来の電子装置を示し、（ａ）は正面断面、（ｂ）は電子部品搭載面を示す平面図である。 従来の電子装置であるコアレスパッケージの構造を示す断面図である。 図１１のコアレスパッケージの製造方法を示す工程図である。 図１２の転写フィルムの更に詳しい構成を示す断面図である。
符号の説明
１ テープ部材
２ 金属膜
３ 金属層
４ ＰＳＲ膜（電気絶縁層）
５ 開口
６ 第１のめっき膜
７ 第２のめっき膜
８ ポリイミドテープ
９ 接着剤
１０ 電子装置用基板
１１ 基材
１２ 複合金属層
１３ 金属めっき層
１５Ａ，１５Ｂ ロール
１７ フォトマスク
１８ 紫外線
２０ 電子装置
２１ 電子部品
２１ａ 端子
２２ ボンディングワイヤ
２３ 封止樹脂（絶縁性被覆材料）
２４ 突起状端子（導電性構造物）
２５ 表面処理層
２６ ＩＣパッケージ
２７ フォトレジスト
２８ フォトマスク
２９ 紫外線
３０ 電子装置
３１ 導体配線層（導電性構造物）
３２ 表面処理層
３３ 第２の電気絶縁層
３４ フォトマスク

Claims (14)

  1. 薄板状の基材と、
    前記基材上に設けられ、かつ厚み方向に複数の開口を有する電気絶縁層と、
    前記開口内に充填される金属めっき層とを備え、
    前記基材は、少なくとも、金属層と、前記金属層に接して形成した剥離層と、前記剥離層に接して形成した金属膜とを有することを特徴とする電子装置用基板。
  2. 前記基材は、前記電気絶縁層の側から順に、金属層、剥離層、金属膜、テープ部材の層構成を有し、前記剥離層を介した前記金属層と前記金属膜との接着力が、前記金属層と前記電気絶縁層との接着力よりも小さいことを特徴とする請求項１記載の電子装置用基板。
  3. 前記電気絶縁層は、ソルダーレジスト、フォトソルダーレジスト、またはポリイミドフィルムであることを特徴とする請求項１記載の電子装置用基板。
  4. 前記金属めっき層は、金、銀、銅、ニッケル、パラジウム、スズ、ロジウム、コバルトの単体、あるいはそれらの合金の単層、或いは積層したものであることを特徴とする請求項１記載の電子装置用基板。
  5. 金属層、剥離層、及び金属膜を積層して形成した複合金属層と、テープ部材とを一体化して基材を形成する第１の工程と、
    前記基材の前記金属層上に電気絶縁層を形成する第２の工程と、
    前記電気絶縁層に開口を形成する第３の工程と、
    前記開口に金属めっき層を充填する第４の工程と、を含むことを特徴とする電子装置用基板の製造方法。
  6. １つ以上の外部接続用の電極を備えた電子部品と、
    前記電子部品が搭載されると共に、厚み方向に複数の開口が形成された電気絶縁層と、
    前記電気絶縁層の前記開口内のみに充填され、前記電子部品の前記電極と接続される金属めっき層と、
    前記金属めっき層の前記電子部品との接続面と前記電子部品とを被覆する絶縁性被覆材料と、
    前記電気絶縁層の絶縁性被覆材料の反対側で前記金属めっき層に接して設けられる導電性構造物とを備えることを特徴とする電子装置。
  7. 前記導電性構造物の表面に表面処理層が形成されていることを特徴とする請求項６記載の電子装置。
  8. 前記導電性構造物が外部実装用の突起状端子であることを特徴とする請求項６記載の電子装置。
  9. 前記導電性構造物が導体回路を構成する断面矩形状の導体配線層であることを特徴とする請求項６記載の電子装置。
  10. テープ部材上に、順に、金属膜、剥離層、金属層が形成された薄板状の基材と、前記基材上に設けられ、かつ厚み方向に複数の開口を有する電気絶縁層と、前記開口内に充填される金属めっき層とを備える電子装置用基板を用意する第１の工程と、
    前記電子装置用基板に、電子部品を搭載し、前記電子部品の所定の電極と前記金属めっき層とを電気的に接続後、少なくとも前記電子部品と前記金属めっき層の電気的接続部を絶縁性被覆材料で被覆する第２の工程と、
    前記剥離層を利用して前記電子装置用基板から前記テープ部材及び前記金属膜を除去すると共に、前記金属層を前記電子装置用基板に残留させる第３の工程と、
    前記金属層において、前記金属めっき層に対応する位置にフォトファブリケーションによる選択的ケミカルエッチング法を用いて導電性構造物を形成する第４の工程とを含むことを特徴とする電子装置の製造方法。
  11. 前記導電性構造物が外部実装用の突起状端子であることを特徴とする請求項１０記載の電子装置の製造方法。
  12. 前記突起状端子の表面に、更に、めっき法により表面処理層を設ける工程を含むことを特徴とする請求項１１記載の電子装置の製造方法。
  13. 前記導電性構造物が導体回路を構成する断面矩形状の導体配線層であることを特徴とする請求項１０記載の電子装置の製造方法。
  14. 前記導体配線層の表面に、めっき法により表面処理層を設け、更に該表面処理層の一部に第２の電気絶縁層を被覆することを特徴とする請求項１３記載の電子装置の製造方法。
JP2006141862A 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 Expired - Fee Related JP5113346B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006141862A JP5113346B2 (ja) 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
US11/645,948 US7880091B2 (en) 2006-05-22 2006-12-27 Electronic device substrate, electronic device and methods for making same
KR1020070003374A KR100838440B1 (ko) 2006-05-22 2007-01-11 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
US12/553,815 US8230588B2 (en) 2006-05-22 2009-09-03 Method of making an electronic device and electronic device substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006141862A JP5113346B2 (ja) 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007311713A true JP2007311713A (ja) 2007-11-29
JP5113346B2 JP5113346B2 (ja) 2013-01-09

Family

ID=38712286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006141862A Expired - Fee Related JP5113346B2 (ja) 2006-05-22 2006-05-22 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法

Country Status (3)

Country Link
US (2) US7880091B2 (ja)
JP (1) JP5113346B2 (ja)
KR (1) KR100838440B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158912A (ja) * 2007-12-26 2009-07-16 Samsung Electro-Mechanics Co Ltd パッケージ用基板及びその製造方法
JP2010287893A (ja) * 2009-06-11 2010-12-24 Lsi Corp 電子デバイスパッケージ及び製造方法
CN102270584A (zh) * 2010-06-02 2011-12-07 联致科技股份有限公司 电路板结构、封装结构与制作电路板的方法
KR20160032921A (ko) * 2014-09-17 2016-03-25 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 반도체 패키지

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5113346B2 (ja) * 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
KR100917124B1 (ko) * 2007-12-18 2009-09-11 대덕전자 주식회사 초박판형 패키지 기판 제조 방법
JP5153316B2 (ja) * 2007-12-21 2013-02-27 新光電気工業株式会社 半導体パッケージ用放熱板およびそのめっき方法
KR100930965B1 (ko) * 2008-01-17 2009-12-10 (주)아큐텍반도체기술 반도체 패키지용 기판의 제조방법 및 이를 이용하여 제조된금속 도금층
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
TWI474413B (zh) * 2009-01-15 2015-02-21 Chipmos Technologies Inc 晶片封裝結構的製程
KR101048489B1 (ko) 2009-06-24 2011-07-11 성균관대학교산학협력단 관통형전극 및 그의 형성방법
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
JP5360221B2 (ja) * 2009-09-16 2013-12-04 株式会社村田製作所 電子部品内蔵モジュール
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
TWI388018B (zh) * 2009-10-22 2013-03-01 Unimicron Technology Corp 封裝結構之製法
TWI416636B (zh) * 2009-10-22 2013-11-21 Unimicron Technology Corp 封裝結構之製法
US8461036B2 (en) * 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5528259B2 (ja) * 2010-05-17 2014-06-25 日東電工株式会社 配線回路基板の製造方法
CN102339760B (zh) * 2010-07-14 2013-05-29 欣兴电子股份有限公司 封装结构的制作方法
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
US20120077054A1 (en) * 2010-09-25 2012-03-29 Tao Wu Electrolytic gold or gold palladium surface finish application in coreless substrate processing
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
KR101795054B1 (ko) * 2011-09-02 2017-12-01 엘지이노텍 주식회사 칩 패키지 부재 및 그 제조 방법
TWI482249B (zh) * 2011-09-02 2015-04-21 Lg Innotek Co Ltd 用於晶片封裝之基板及其製造方法
US10043707B2 (en) * 2012-10-16 2018-08-07 Qorvo Us, Inc. Additive conductor redistribution layer (ACRL)
JP6044936B2 (ja) * 2013-04-24 2016-12-14 Ｓｈマテリアル株式会社 半導体素子搭載用基板の製造方法
JP2015050309A (ja) * 2013-08-31 2015-03-16 京セラサーキットソリューションズ株式会社 配線基板の製造方法
TWI533771B (zh) * 2014-07-17 2016-05-11 矽品精密工業股份有限公司 無核心層封裝基板及其製法
US20160218021A1 (en) * 2015-01-27 2016-07-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US10515884B2 (en) 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US10002843B2 (en) 2015-03-24 2018-06-19 Advanced Semiconductor Engineering, Inc. Semiconductor substrate structure, semiconductor package and method of manufacturing the same
US20210247691A1 (en) * 2020-02-12 2021-08-12 Hutchinson Technology Incorporated Method For Forming Components Without Adding Tabs During Etching

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125818A (ja) * 1996-10-16 1998-05-15 Toppan Printing Co Ltd 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2004179295A (ja) * 2002-11-26 2004-06-24 Hitachi Metals Ltd パッケージの製造方法
JP2005011883A (ja) * 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd 配線基板、半導体装置および配線基板の製造方法
JP2005236035A (ja) * 2004-02-19 2005-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2840316B2 (ja) 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JP2781020B2 (ja) 1989-09-06 1998-07-30 モトローラ・インコーポレーテッド 半導体装置およびその製造方法
JPH09252014A (ja) 1996-03-15 1997-09-22 Nissan Motor Co Ltd 半導体素子の製造方法
US6635957B2 (en) * 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6346335B1 (en) * 2000-03-10 2002-02-12 Olin Corporation Copper foil composite including a release layer
JP3626075B2 (ja) 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法
JP4245370B2 (ja) * 2003-02-21 2009-03-25 大日本印刷株式会社 半導体装置の製造方法
JP4426900B2 (ja) * 2004-05-10 2010-03-03 三井金属鉱業株式会社 プリント配線基板、その製造方法および半導体装置
JP5113346B2 (ja) * 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125818A (ja) * 1996-10-16 1998-05-15 Toppan Printing Co Ltd 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2004179295A (ja) * 2002-11-26 2004-06-24 Hitachi Metals Ltd パッケージの製造方法
JP2005011883A (ja) * 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd 配線基板、半導体装置および配線基板の製造方法
JP2005236035A (ja) * 2004-02-19 2005-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158912A (ja) * 2007-12-26 2009-07-16 Samsung Electro-Mechanics Co Ltd パッケージ用基板及びその製造方法
JP2010287893A (ja) * 2009-06-11 2010-12-24 Lsi Corp 電子デバイスパッケージ及び製造方法
CN102270584A (zh) * 2010-06-02 2011-12-07 联致科技股份有限公司 电路板结构、封装结构与制作电路板的方法
KR20160032921A (ko) * 2014-09-17 2016-03-25 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 반도체 패키지
KR101666719B1 (ko) * 2014-09-17 2016-10-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 반도체 패키지

Also Published As

Publication number Publication date
US8230588B2 (en) 2012-07-31
KR20070112699A (ko) 2007-11-27
US20070269590A1 (en) 2007-11-22
US20090323299A1 (en) 2009-12-31
US7880091B2 (en) 2011-02-01
KR100838440B1 (ko) 2008-06-16
JP5113346B2 (ja) 2013-01-09

Similar Documents

Publication Publication Date Title
JP5113346B2 (ja) 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
JP5001542B2 (ja) 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US8003444B2 (en) Semiconductor device and manufacturing method thereof
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
TW200826206A (en) Semiconductor fabrication method and structure thereof
JP2004080006A (ja) 半導体装置の製造方法
US20100140797A1 (en) Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module
JPH088293A (ja) 電子部品の接続構造およびその接続方法
JPH06177315A (ja) 多層リードフレーム
JP2011049606A (ja) 半導体モジュールの製造方法
JP6644978B2 (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
WO2003002786A1 (fr) Procede d'electrodeposition et procede de fabrication de carte imprimee
JP2006140392A (ja) テープキャリア及びその製造方法、並びに半導体装置及びその製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP5022963B2 (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
TWI401755B (zh) 四邊扁平無接腳封裝方法
JP2006191152A (ja) 半導体装置及びその製造方法
JP2005116886A (ja) 半導体装置の製造方法
JP2024061820A (ja) 半導体装置用基板及び半導体装置
JPH0685127A (ja) 金属箔積層フィルム
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JP2012089655A (ja) 半導体装置用テープキャリア及びその製造方法
JPH09252021A (ja) 混成集積回路のワイヤボンディング用パッド及び該パッドの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees