CN102339760B - 封装结构的制作方法 - Google Patents

封装结构的制作方法 Download PDF

Info

Publication number
CN102339760B
CN102339760B CN201010227647XA CN201010227647A CN102339760B CN 102339760 B CN102339760 B CN 102339760B CN 201010227647X A CN201010227647X A CN 201010227647XA CN 201010227647 A CN201010227647 A CN 201010227647A CN 102339760 B CN102339760 B CN 102339760B
Authority
CN
China
Prior art keywords
base plate
paired
encapsulating structure
layer
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010227647XA
Other languages
English (en)
Other versions
CN102339760A (zh
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Unimicron Technology Corp
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201010227647XA priority Critical patent/CN102339760B/zh
Publication of CN102339760A publication Critical patent/CN102339760A/zh
Application granted granted Critical
Publication of CN102339760B publication Critical patent/CN102339760B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种封装结构的制作方法，先将大面积的整版面封装基板裁切成多个封装基板区块，而各该封装基板区块具有多个封装基板单元；接着，在各该封装基板单元上接置半导体芯片并用封装材加以固定与保护，以形成多个封装结构区块；最后，将该封装结构区块裁切成多个封装结构单元。本发明所述封装基板区块的面积适中，所以各该封装基板区块中的各该封装基板单元均能拥有较高的精度与合格率，且能一次对各该封装基板区块中的全部封装基板单元进行半导体芯片封装，所以整合了封装基板制造及半导体芯片封装，而简化制作工艺，以提高整体产能并降低整体成本。

Description

封装结构的制作方法
技术领域
本发明涉及一种封装结构的制作方法，特别涉及一种能提高整体产能与降低整体成本的封装结构的制作方法。
背景技术
为了满足半导体封装件高集成度(Integration)以及微型化(Miniaturization)的封装需求，并提供给多数有源元件、无源元件及线路连接用的封装基板，已经逐渐由单层板演变成多层板，在有限之空间下，通过层间连接技术(Interlayerconnection)以扩大电路板上可利用的布线面积，且能配合高电子密度的集成电路(Integrated circuit)需求。
而现有的多层电路板由一核心板及对称形成在其两侧的线路增层结构所组成，但因使用核心板将导致导线长度及整体结构厚度增加，而难以满足电子产品功能不断提升且体积却不断缩小的需求，于是发展出无核心层(coreless)结构的电路板，以符合缩短导线长度及降低整体结构厚度、及适应高频化、微小化的趋势要求。
在现有覆晶式(flip chip)半导体封装技术中，是在顶面具有多个电性接触垫的封装基板上接置具有作用面的半导体芯片，而该作用面上设有多个电极垫，且通过焊料凸块以对应电性连接所述电极垫与电性接触垫，使得该半导体芯片电性连接到该封装基板。
与传统的打线接合(wire bond)技术相比，覆晶技术的特征在于半导体芯片与封装基板间的电性连接是直接用焊料凸块而非一般的金线，而此种覆晶技术的优点在于能提高封装密度以降低封装元件尺寸；同时，该种覆晶技术不需使用长度较长的金线，而能降低阻抗，以提高电性功能。
现有的覆晶式封装结构的制作方法是先提供一已完成前段工艺且具有多层线路连接结构的整版面基板本体，在该整版面基板本体的最外层线路具有多个凸块焊垫，并在该基板本体上形成绝缘保护层，且该绝缘保护层中形成多个开孔，以使各该凸块焊垫对应外露于各该开孔，并在该开孔中的凸块焊垫上形成表面处理层，而形成一整版面封装基板(panel)；接着，将该整版面封装基板切割成多个封装基板单元(unit)或多个封装基板条(strip)，而各该封装基板条具有多个封装基板单元；最后，再运送到封装厂进行后续的置晶、封装、及/或切单(singulation)等步骤。
但是，若将该整版面封装基板切割成多个封装基板单元后，再进行置晶与封装步骤，则一次仅有单个封装基板单元进行处理，因而产能较低且整体成本高；或者，若将该整版面封装基板切割成多个封装基板条后，再进行置晶、封装与切单等步骤，则因为该封装基板条必须保留边框以供制作工艺进行时的夹持，因而占用不少有效面积，而造成材料成本的浪费。
另一方面，随着封装基板的整体厚度愈来愈薄，对于封装基板单元或封装基板条进行置晶或封装等加工步骤将更加困难。
然而，若不先将整版面封装基板切割成多个封装基板单元或多个封装基板条，而直接以整版面封装基板来进行置晶、封装、及切单等步骤，则必须购置较大的机台，因而造成整体设备成本的上升；再者，整版面封装基板的大面积对位的精度较低，容易使得最终的封装结构单元有较大的工艺误差，进而影响整体合格率。
因此，如何避免现有技术中的封装结构的制作方法具有比较复杂的步骤而导致产能低落、及浪费过多基板的有效面积而导致整体成本上升等问题，已成为目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺陷，本发明的主要目的在于提供一种能提高整体产能与降低整体成本的封装结构的制作方法。
为实现上述目的，本发明公开一种封装结构的制作方法，包括：提供一上下成对的整版面封装基板，于其相对的两最外层表面上均形成具有多个开孔的绝缘保护层、及设于各该开孔中的金属凸块；裁切该上下成对的整版面封装基板，以形成多个上下成对的封装基板区块，且各该上下成对的封装基板区块具有呈(m×n)矩阵排列的上下成对的封装基板单元，其中，m与n均为大于1的整数，在各该封装基板单元上具有所述金属凸块；在各该上下成对的封装基板单元的所述金属凸块上对应接置半导体芯片，以形成具有多个上下成对的封装结构单元的上下成对的封装结构区块，该半导体芯片具有作用面，且该作用面上具有多个电极垫，而各该电极垫通过焊料凸块以对应电性连接到各该金属凸块；在该绝缘保护层及所述半导体芯片上形成封装材，且该封装材填入所述半导体芯片与绝缘保护层之间，以包覆所述焊料凸块；分离该上下成对的封装结构区块，而形成两个独立的封装结构区块；以及裁切该封装结构区块，以形成多个封装结构单元。
按照上述的封装结构的制作方法，该上下成对的整版面封装基板的工艺可包括：提供一具有两表面的承载板；在该承载板的两表面上均形成黏着层；在各该黏着层上矩阵排列地贴设于剥离层，且该剥离层为该黏着层所环绕；在该剥离层与黏着层上形成金属层；在各该金属层上分别依序形成多个电性接触垫与增层结构，该增层结构包括至少一介电层、形成于该介电层上的线路层、及多个形成在该介电层中并电性连接该线路层与电性接触垫的导电盲孔，且该增层结构最外层的线路层还具有多个凸块焊垫；以及在该增层结构最外层上形成绝缘保护层，且该绝缘保护层中形成有多个开孔，以使各该凸块焊垫对应外露于各该开孔，并在各该凸块焊垫上电镀形成各该金属凸块。
另外，在上述的制作方法中，所述上下成对的封装基板区块的制作过程可沿该上下成对的整版面封装基板中的各该剥离层的边缘进行裁切，且裁切边未通过该剥离层。
在本发明的制作方法中，该独立的封装结构区块的制作过程可包括：沿该上下成对的封装结构区块的边缘进行裁切，且裁切边通过该剥离层；移除该承载板、黏着层与剥离层，以将该上下成对的封装结构区块分离成独立的两个封装结构区块；以及移除该金属层。
另外，按照上述的制作方法，在移除该金属层之后，还可包括在各该电性接触垫上形成焊球。
在上述的封装结构的制作方法中，还可包括在各该金属凸块上形成第一表面处理层，形成该第一表面处理层的材料可为镍/金(Ni/Au)、化镍钯浸金(Electroless Nickel/Electroless Palladium/Immersion Gold，ENEPIG)、锡(Sn)、银(Ag)、或金(Au)。
由上可知，本发明所述的封装结构的制作方法是先将上下成对的整版面封装基板裁切成多个上下成对的封装基板区块，而各该上下成对的封装基板区块的面积适中并且具有有多个上下成对的封装基板单元；接着，在各该封装基板单元上接置半导体芯片，并用封装材加以固定与保护；最后，裁切成多个封装结构单元。与现有技术相比，本发明所述的封装结构的制作方法整合封装基板制造及半导体芯片封装，可一次对各该封装基板区块中的全部封装基板单元进行半导体芯片封装，所以能简化制作工艺以提高产能；此外，本发明所述的制作过程中巧妙运用承载板，所以可应用于超薄封装基板的封装工艺；再者，本发明中所述的封装基板区块的面积适中，因而各该封装基板区块中的各该封装基板单元除了能拥有较高的精度与合格率之外，同时也能节省布线成本及作业时间、并提高产能。
附图说明
图1A至图1J为本发明封装结构的制作方法的剖视示意图，其中，图1A’是图1A的俯视图，图1C’是图1C的俯视图。
【主要元件符号说明】
20承载板
211剥离层
212黏着层
22金属层
23电性接触垫
24增层结构
241介电层
242导电盲孔
243线路层
244凸块焊垫
25绝缘保护层
250开孔
26金属凸块
27第一表面处理层
28，28’裁切边
29半导体芯片
29a作用面
291电极垫
30焊料凸块
31封装材
32焊球
2a上下成对的整版面封装基板
2b上下成对的封装基板区块
m上下成对的封装基板区块的矩阵行数
n上下成对的封装基板区块的矩阵列数
2c上下成对的封装基板单元
2b’上下成对的封装结构区块
2c’上下成对的封装结构单元
2b”封装结构区块
2c”封装结构单元
具体实施方式
为了进一步了解本发明的其它优点及功效，下面通过特定的具体实施例说明本发明的实施方式。
图1A至图1J，为本发明封装结构的制作方法的剖视示意图；其中，图1A’是图1A的俯视图，图1C’是图1C的俯视图。
如图1A及1A’所示，图1A’是图1A的俯视图；如图所示，提供一具有两表面的承载板20，在该承载板20的两表面上均形成黏着层212；在各该黏着层212上矩阵排列地贴设于剥离层211，且该剥离层211被该黏着层212所环绕；在该剥离层211与黏着层212上形成金属层22；其中，该剥离层211可为离型膜，该金属层22的材质可为铜，且该金属层22可作为电镀工艺中电流传导路径的晶种层(seed layer)。
如图1B所示，在各该金属层22上分别依序形成多个电性接触垫23与增层结构24，该增层结构24包括至少一介电层241、形成在该介电层241上的线路层243、及多个形成在该介电层241中并电性连接该线路层243与电性接触垫23的导电盲孔242，形成该介电层241的材料可为以氨基酸制作出的绝缘膜(Ajinomoto Build-up Film，ABF)、苯并环丁烯树脂(Benzo cyclo-buthene，BCB)、液晶聚合物(Liquid Crystal Polymer，LCP)、聚酰亚胺(Poly-imide，PI)、聚苯醚(Poly(phenylene ether)，PPE)、聚四氟乙烯(Poly(tetra-fluoroethylene)，PTFE)、环氧玻璃布层压板(FR4、FR5)、双马来酰亚胺三嗪树脂(Bismaleimide Triazine，BT)、芳香尼龙(Aramide)、或混合环氧树脂玻璃纤维(Glass fiber)所构成，且该增层结构24最外层的线路层243还具有多个凸块焊垫244；接着，在该增层结构24最外层上形成绝缘保护层25，且该绝缘保护层25中形成有多个开孔250，以使各该凸块焊垫244对应外露于各该开孔250，并在各该凸块焊垫244上电镀形成金属凸块26；然后，在各该金属凸块26上形成第一表面处理层27，以形成上下成对的整版面封装基板2a，且形成该第一表面处理层27的材料可为镍/金(Ni/Au)、化镍钯浸金(Electroless Nickel/Electroless Palladium/Immersion Gold，ENEPIG)、锡(Sn)、银(Ag)、或金(Au)。
如图1C及图1C’所示，图1C’是图1C的俯视图；如图所示，沿该上下成对的整版面封装基板2a中的各该剥离层211边缘进行裁切，且裁切边28未通过该剥离层211，以形成多个上下成对的封装基板区块2b，且各该上下成对的封装基板区块2b具有呈(m×n)矩阵排列的上下成对的封装基板单元2c；其中，m与n均为大于1的整数，在本实施例中，m与n分别为6与5，但不以此为限。此外，在裁切该上下成对的整版面封装基板2a之前，还可包括在该绝缘保护层25与金属凸块26(或其上的第一表面处理层27)上形成第一保护膜(附图中未表示)，以避免该绝缘保护层25与金属凸块26(或其上的第一表面处理层27)在裁切时被液体或粉尘所影响，并在裁切后，移除该第一保护膜。
图1D与1E所示，在各该上下成对的封装基板单元2c的所述金属凸块26上对应接置半导体芯片29，以形成具有多个上下成对的封装结构单元2c’的上下成对的封装结构区块2b’，该半导体芯片29具有作用面29a，且该作用面29a上具有多个电极垫291，而各该电极垫291通过焊料凸块30以对应电性连接到各该金属凸块26。
如图1F所示，在该绝缘保护层25及所述半导体芯片29上形成封装材31，且该封装材31填入所述半导体芯片29与绝缘保护层25之间，以包覆所述焊料凸块30。
如图1G所示，沿该上下成对的封装结构区块2b’的边缘进行裁切，且裁切边28’通过该剥离层211。
如图1H所示，移除该承载板20、黏着层212与剥离层211以将该上下成对的封装结构区块2b’分离成独立的两个封装结构区块2b”，而各该封装结构区块2b”具有多个封装结构单元2c”。
如图1I所示，移除该金属层22，以露出所述电性接触垫23，还可在各该电性接触垫23上形成焊球32或第二表面处理层(附图中未表示)，而形成该第二表面处理层的材料可为镍/金(Ni/Au)、化镍钯浸金(Electroless Nickel/Electroless Palladium/Immersion Gold，ENEPIG)、锡(Sn)、银(Ag)、或金(Au)。
如图1J所示，裁切该封装结构区块2b”以形成多个封装结构单元2c”。此外，在裁切该封装结构区块2b”之前，还可包括在所述电性接触垫23(或其上的焊球32或第二表面处理层)与介电层241上形成第二保护膜(附图中未表示)，以避免所述电性接触垫23(或其上的焊球32或第二表面处理层)与介电层241在裁切时被液体或粉尘所影响，并在裁切后，移除该第二保护膜。
综上所述，本发明所述的封装结构的制作方法是先将上下成对的整版面封装基板裁切成多个上下成对的封装基板区块，而各该上下成对的封装基板区块的面积适中并具有多个上下成对的封装基板单元；接着，在各该封装基板单元上接置半导体芯片，并用封装材加以固定与保护；最后，裁切成多个封装结构单元。与现有技术相比，本发明所述的封装结构的制作方法整合封装基板制造及半导体芯片封装，可一次对各该封装基板区块中的全部封装基板单元进行半导体芯片封装，所以能简化工艺以提高产能；此外，本发明所述的制作过程中巧妙运用承载板，所以可应用于超薄封装基板的封装工艺；再者，本发明中的封装基板区块的面积适中，因而各该封装基板区块中的各该封装基板单元除了能拥有较高的精度与合格率之外，同时也能节省布线成本及作业时间，并提高产能。

Claims (7)

1.一种封装结构的制作方法，其特征在于，包括：
提供一上下成对的整版面封装基板，在其相对的两最外层表面上均形成具有多个开孔的绝缘保护层、及设在各该开孔中的金属凸块；
裁切该上下成对的整版面封装基板，以形成多个上下成对的封装基板区块，且各该上下成对的封装基板区块具有呈(m×n)矩阵排列的上下成对的封装基板单元，在各该上下成对的封装基板单元上具有所述金属凸块，其中，m与n均为大于1的整数；
在各该上下成对的封装基板单元的所述金属凸块上对应接置半导体芯片，以形成具有多个上下成对的封装结构单元的上下成对的封装结构区块，该半导体芯片具有作用面，且该作用面上具有多个电极垫，而各该电极垫通过焊料凸块以对应电性连接到各该金属凸块；
在该绝缘保护层及所述半导体芯片上形成封装材，且该封装材填入所述半导体芯片与绝缘保护层之间，以包覆所述焊料凸块；
分离该上下成对的封装结构区块，而形成两个独立的封装结构区块；以及
裁切该独立的封装结构区块，以形成多个封装结构单元。
2.根据权利要求1所述的封装结构的制作方法，其特征在于，该上下成对的整版面封装基板的工艺包括：
提供一具有两表面的承载板；
在该承载板的两表面上均形成黏着层；
在各该黏着层上矩阵排列地贴设剥离层，且该剥离层被该黏着层所环绕；
在该剥离层与黏着层上形成金属层；
在各该金属层上分别依序形成多个电性接触垫与增层结构，该增层结构包括至少一介电层、形成在该介电层上的线路层、及多个形成在该介电层中并电性连接该线路层与电性接触垫的导电盲孔，且该增层结构最外层的线路层还具有多个凸块焊垫；
在该增层结构最外层上形成绝缘保护层，且该绝缘保护层中形成有多个开孔，以使各该凸块焊垫对应外露于各该开孔；以及
在各该凸块焊垫上电镀形成各该金属凸块。
3.根据权利要求2所述的封装结构的制作方法，其特征在于，所述上下成对的封装基板区块的工艺是沿该上下成对的整版面封装基板中的各该剥离层的边缘进行裁切，且裁切边未通过该剥离层。
4.根据权利要求2所述的封装结构的制作方法，其特征在于，该独立的封装结构区块的工艺包括：
沿该上下成对的封装结构区块的边缘进行裁切，且裁切边通过该剥离层；
移除该承载板、黏着层与剥离层，以将该上下成对的封装结构区块分离成独立的两个封装结构区块；以及
移除该金属层。
5.根据权利要求4所述的封装结构的制作方法，其特征在于，在移除该金属层之后，还包括在各该电性接触垫上形成焊球。
6.根据权利要求1所述的封装结构的制作方法，其特征在于，还包括在各该金属凸块上形成第一表面处理层。
7.根据权利要求6所述的封装结构的制作方法，其特征在于，形成该第一表面处理层的材料为镍/金(Ni/Au)、化镍钯浸金(Electroless Nickel/ElectrolessPalladium/Immersion Gold，ENEPIG)、锡(Sn)、银(Ag)、或金(Au)。
CN201010227647XA 2010-07-14 2010-07-14 封装结构的制作方法 Expired - Fee Related CN102339760B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010227647XA CN102339760B (zh) 2010-07-14 2010-07-14 封装结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010227647XA CN102339760B (zh) 2010-07-14 2010-07-14 封装结构的制作方法

Publications (2)

Publication Number Publication Date
CN102339760A CN102339760A (zh) 2012-02-01
CN102339760B true CN102339760B (zh) 2013-05-29

Family

ID=45515411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010227647XA Expired - Fee Related CN102339760B (zh) 2010-07-14 2010-07-14 封装结构的制作方法

Country Status (1)

Country Link
CN (1) CN102339760B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103522358B (zh) * 2013-09-24 2017-01-04 文山嘉鑫科技有限公司 一种零间距排版的模结构的传感器的模切方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4897281B2 (ja) * 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP5113346B2 (ja) * 2006-05-22 2013-01-09 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置

Also Published As

Publication number Publication date
CN102339760A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
CN100562991C (zh) 半导体封装结构及其形成方法
US8865525B2 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
US7939935B2 (en) Electronic device substrate, electronic device and methods for fabricating the same
EP2798675B1 (en) Method for a substrate core layer
TWI664696B (zh) 用於嵌入式半導體裝置封裝的電性互連結構及其製造方法
US20150357277A1 (en) Wiring substrate
US8058105B2 (en) Method of fabricating a packaging structure
KR20150126327A (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
KR20000029261A (ko) 반도체장치, 반도체 웨이퍼, 반도체 모듈 및 반도체장치의제조방법
KR102385561B1 (ko) 개방 단자를 갖는 차폐된 반도체 패키지 및 이의 제작 방법
US20030127725A1 (en) Metal wiring board, semiconductor device, and method for manufacturing the same
TWI434386B (zh) 封裝結構之製法
TWI388018B (zh) 封裝結構之製法
US11039536B2 (en) Printed circuit board and printed circuit board strip
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
WO2014063281A1 (en) Semiconductor device including stacked bumps for emi/rfi shielding
KR101971402B1 (ko) 투명 캐리어를 이용한 인쇄회로기판의 제조방법
US20110216515A1 (en) Electro device embedded printed circuit board and manufacturing method thereof
CN102339760B (zh) 封装结构的制作方法
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
CN102339761B (zh) 封装结构的制作方法
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
TWI405273B (zh) 封裝結構之製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130529

Termination date: 20160714