JP2012089655A - 半導体装置用テープキャリア及びその製造方法 - Google Patents
半導体装置用テープキャリア及びその製造方法 Download PDFInfo
- Publication number
- JP2012089655A JP2012089655A JP2010234593A JP2010234593A JP2012089655A JP 2012089655 A JP2012089655 A JP 2012089655A JP 2010234593 A JP2010234593 A JP 2010234593A JP 2010234593 A JP2010234593 A JP 2010234593A JP 2012089655 A JP2012089655 A JP 2012089655A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- semiconductor device
- conductor pattern
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半導体装置用テープキャリアにおける金の使用量を減らすことで、その材料コストの低減を図り、コスト低減を可能とした半導体装置用テープキャリア及びその製造方法を提供する。
【解決手段】絶縁性フィルム基材の表面上に張り合わされた、銅箔をパターン加工してなるボンディングパッド及びランドを含む導体パターンを有する半導体装置用テープキャリアであって、前記導体パターンのうち、ボンディングワイヤ接地箇所のみに金めっき皮膜を備える。
【選択図】 図１
【解決手段】絶縁性フィルム基材の表面上に張り合わされた、銅箔をパターン加工してなるボンディングパッド及びランドを含む導体パターンを有する半導体装置用テープキャリアであって、前記導体パターンのうち、ボンディングワイヤ接地箇所のみに金めっき皮膜を備える。
【選択図】 図１
Description
本発明は、半導体チップとの接続をワイヤボンディングにより行う、ＢＧＡ（Ball Grid Array）用ＴＡＢ（Tape Automated Bonding）のような半導体装置用テープキャリア及びその製造方法に関する。
図４に、従来のＴＡＢテープを用いたＢＧＡ構造の半導体装置の断面を示す。
ＴＡＢテープ１は、接着材２を貼り合わせた絶縁性フィルム基材３に、パンチングによりはんだボール搭載用のビアホール４を設け、接着材２を介して銅箔を貼り合わせた後、ボンディングパッド５ａ及びランド５ｂからなる導体パターン５を例えばフォトリソグラフィ技術を用いて形成したものである。そして、この導体パターン５を形成した後、ニッケルめっき皮膜（図示しない）及び金めっき皮膜６を電気めっきにて施している。
次に、上記のＴＡＢテープ１にＬＳＩ等の半導体チップ７をダイボンディング剤（図示しない）によりチップ付けして搭載した後、半導体チップ７に形成された接続端子８とボンディングパッド５ａとをボンディングワイヤ９によりワイヤボンディングし、封止樹脂１０にてトランスファーモールドしてＣＳＰあるいはＢＧＡパッケージとしたものである。
近年、金は、その鉱業的希少価値性や経済上の価格変動等の理由から価格高騰が著しく、材料コストとして製品価格に占める割合が益々高いものとなってきている。このため、半導体装置用テープキャリアにおける金の使用量を減らすことで、その材料コストの低減を図るようにすることが、益々強く要請されるようになってきた。
しかしながら、従来技術においては、上述のように導体パターン全面にめっきを施すことになるため、コストが高いという問題がある。
本発明は、このような問題に鑑みて成されたもので、その目的は、コスト低減を可能とした半導体装置用テープキャリア及びその製造方法を提供することにある。
本発明の半導体装置用テープキャリアは、絶縁性フィルム基材の表面上に張り合わされた、銅箔をパターン加工してなるボンディングパッド及びランドを含む導体パターンを有する半導体装置用テープキャリアであって、前記導体パターンのうち、ボンディングワイヤ接地箇所のみに金めっき皮膜を備えることを特徴とする。
また、本発明の半導体装置用テープキャリアの製造方法は、開口が形成され、少なくとも片面に金属箔が張り合わされた絶縁性基板の両面にドライフィルムレジストをラミネートする工程と、前記ドライフィルムレジストを露光・現像して前記金属箔におけるボンディングワイヤ接地箇所を露出させるように開口を形成する工程と、前記ドライフィルムレジストに形成した開口内に、無電解または電解めっきにより金めっき皮膜を形成する工程と、前記ドライフィルムレジストを剥離する工程と、前記金属箔をパターン加工して導体パターンを形成する工程とを有する。
本発明は、銅箔をパターニングする前にボンディングワイヤの接地箇所のみにめっき法により金めっき皮膜を形成しており、配線部全面に金めっきが施されないため、コスト低減を図ることが出来る。
以下、本実施の形態に係る半導体装置用テープキャリアについて、図面を参照して詳細に説明する。
この半導体装置用テープキャリアは、図１に示したように、例えばポリイミド樹脂フィルムのような絶縁性フィルム基材３の表面上に張り合わされた、例えばＢＧＡ構造の実装パッケージに適用される半導体装置用テープキャリアで好適に用いられるような銅箔５ｃ（図３（ｃ）参照）をパターン加工してなる導体パターン５を有している。その導体パターン５は、ボンディングパッド５ａ及びランド５ｂを含んでいる。
その導体パターン５のボンディングワイヤ９接地箇所には、金めっき皮膜６が設けられている。金めっき皮膜６の厚さは、０．０５μｍ以上１．０μｍ以下が好ましい。この厚さを０．０５μｍ以上に設定することが望ましい理由は、この膜厚が０．０５μｍ未満であると、ボンディング強度（プル強度）が不十分であり、密着性が低下するためである。また、１．０μｍ以下に設定するのが望ましい理由は、１．０μｍを超えるとコスト低減を妨げる可能性があるためである。
導体パターン５と金めっき皮膜６との間に、ニッケルめっきやパラジウムめっきのいずれか、若しくはこれらを組み合わせて設けても良い。こうすることで、金めっき皮膜６のみの場合よりもキャピラリ（図示しない）を押し当てたときに必要な金属の硬度を所望のものとすることが容易となる。
パラジウム皮膜厚は機械的強度、および皮膜形成性より０．０１μｍ以上１．０μｍ以下が望ましい。
導体パターン上には、０．１μｍ以上２．０μｍ以下のニッケルめっきを施しても良い。
この半導体装置用テープキャリアにおける、配線面側とは反対側の面であるＢＧＡ面側には、半田ボール１１が、所定位置ごとに配置されるように設定されており、これに対応するビアホール４が開口されている。
この半導体装置用テープキャリアは、図２に示すように、ボンディングパッド５ａと半導体チップ７に形成されたアルミパッドなどの接続端子８とがボンディングワイヤ９を介して電気的に接続される。
そして、配線面ほぼ全面を覆うように、封止樹脂１０が設けられて、その配線面全面が封止されている。
この半導体装置用テープキャリアの主要な製造工程を図３に示す。
まず、片面に接着材２を有する絶縁性フィルム基材３を用意し（図３（ａ））、その絶縁性フィルム基材３にパンチングなどによりビアホール４を形成する（図３（ｂ））。
続いて、絶縁性フィルム基材３に後にエッチングにより導体パターン５となる銅箔５ｃが接着材２を介して貼り合わされる（図３（ｃ））。
次に、銅箔５ｃ上にドライフィルムレジスト１２をラミネートし、露光、現像する。ここで、後にボンディングパッド５ａが形成される箇所であって、少なくともボンディングワイヤ９の接地箇所に開口１３を設ける。（図３（ｄ））。
その後、ドライフィルムレジスト１２に形成した開口１３内に、電解、または無電解めっきにより金めっき皮膜６を形成する（図３（ｅ））。
そして、ドライフィルムレジスト１２を剥離し、それにフォトリソグラフィ法およびエッチング法によるパターン加工を施して、ボンディングパッド５ａ及びランド５ｂを含む導体パターン５を形成する（図３（ｆ））。
本実施の形態において、導体パターン５を形成した後に、ＯＳＰ処理を施しても良い。
また、金めっき皮膜６の形成前に、開口１３内にニッケル、パラジウムなどのめっき処理を施しても良い。
この製造方法によれば、金めっき皮膜が必要最小限の箇所のみに形成されるに止まるので、金の使用量が低減するため、コストダウンに繋がる。
上記の実施の形態で説明したような半導体装置用テープキャリアを、本発明の実施例に係る試料として作製した（実施例１）。
また、それとの比較対照のために、導体パターンの全面に金めっき皮膜を形成した層構成の半導体装置用テープキャリアを、従来例に係る試料として作製した（比較例１）。
＜実施例１＞
まず、絶縁性フィルム基材３のポリイミドテープとして、ユーピレックスＳ（厚さ５０μｍ、宇部興産製）を用い、銅箔としてＦＱ−ＶＬＰ箔（厚さ１５μｍ、三井金属製）を用い、その銅箔を絶縁性フィルム基板の表面に貼り付けるための接着剤として、巴川Ｘ−ｔｙｐｅ（厚さ１２μｍ、巴川製紙所製）を用いてなる、幅１０５ｍｍの２条テープキャリア用銅張フィルム基板材料を用意し、上述した製造方法によって半導体装置用テープキャリアを製造した。ドライフィルムとしては（製品名：ＡＱ２５３８、厚さ２５μｍ、旭化成イーマテリアルズ製）を用いた。また、金めっき皮膜は、半導体チップ７との接合箇所となる部分のみに０．４μｍの厚みになるように形成した。
まず、絶縁性フィルム基材３のポリイミドテープとして、ユーピレックスＳ（厚さ５０μｍ、宇部興産製）を用い、銅箔としてＦＱ−ＶＬＰ箔（厚さ１５μｍ、三井金属製）を用い、その銅箔を絶縁性フィルム基板の表面に貼り付けるための接着剤として、巴川Ｘ−ｔｙｐｅ（厚さ１２μｍ、巴川製紙所製）を用いてなる、幅１０５ｍｍの２条テープキャリア用銅張フィルム基板材料を用意し、上述した製造方法によって半導体装置用テープキャリアを製造した。ドライフィルムとしては（製品名：ＡＱ２５３８、厚さ２５μｍ、旭化成イーマテリアルズ製）を用いた。また、金めっき皮膜は、半導体チップ７との接合箇所となる部分のみに０．４μｍの厚みになるように形成した。
その結果、後述する比較例１と比較して金の使用量が１／２００程度まで低減可能であった。
＜比較例１＞
まず、絶縁性フィルム基材３のポリイミドテープとして、ユーピレックスＳ（厚さ５０μｍ、宇部興産製）を用い、銅箔としてＦＱ−ＶＬＰ箔（厚さ１５μｍ、三井金属製）を用い、その銅箔を絶縁性フィルム基板の表面に貼り付けるための接着剤として、巴川Ｘ−ｔｙｐｅ（厚さ１２μｍ、巴川製紙所製）を用いてなる、幅１０５ｍｍの２条テープキャリア用銅張フィルム基板材料を用意し、銅箔をサブトラクティブ法によりパターニングすることでボンディングパッド及びランドを含む導体パターンを形成した後、形成された導体パターンに０．４μｍの厚みになるように金めっき皮膜を形成した。
まず、絶縁性フィルム基材３のポリイミドテープとして、ユーピレックスＳ（厚さ５０μｍ、宇部興産製）を用い、銅箔としてＦＱ−ＶＬＰ箔（厚さ１５μｍ、三井金属製）を用い、その銅箔を絶縁性フィルム基板の表面に貼り付けるための接着剤として、巴川Ｘ−ｔｙｐｅ（厚さ１２μｍ、巴川製紙所製）を用いてなる、幅１０５ｍｍの２条テープキャリア用銅張フィルム基板材料を用意し、銅箔をサブトラクティブ法によりパターニングすることでボンディングパッド及びランドを含む導体パターンを形成した後、形成された導体パターンに０．４μｍの厚みになるように金めっき皮膜を形成した。
上記の実施の形態および実施例では、導体パターンを形成するための銅箔を、絶縁性フィルム基材の表面にラミネートしてなるものとした場合について説明したが、この導体パターンを形成するための銅箔は、ラミネートして張り合わされたもの以外にも、例えば電解めっき法や無電解めっき法などによって、絶縁性フィルム基材の表面に、上記の実施の形態および実施例で説明したものと同様の厚さや材質等を有する銅箔として形成してなるものであってもよいことは勿論である。
１ ＴＡＢテープ
２ 接着材
３ 絶縁性フィルム基材
４ ビアホール
５ 導体パターン
５ａ ボンディングパッド
５ｂ ランド
５ｃ 銅箔
６ 金めっき皮膜
７ 半導体チップ
８ 接続端子
９ ボンディングワイヤ
１０ 封止樹脂
１１ 半田ボール
１２ ドライフィルムレジスト
１３ 開口
２ 接着材
３ 絶縁性フィルム基材
４ ビアホール
５ 導体パターン
５ａ ボンディングパッド
５ｂ ランド
５ｃ 銅箔
６ 金めっき皮膜
７ 半導体チップ
８ 接続端子
９ ボンディングワイヤ
１０ 封止樹脂
１１ 半田ボール
１２ ドライフィルムレジスト
１３ 開口
Claims (6)
- 絶縁性フィルム基材の表面上に張り合わされた、銅箔をパターン加工してなるボンディングパッド及びランドを含む導体パターンを有する半導体装置用テープキャリアであって、
前記導体パターンのうち、ボンディングワイヤ接地箇所のみに金めっき皮膜を備えることを特徴とする半導体装置用テープキャリア。 - 前記導体パターンと前記金めっき皮膜との間に、ニッケル、若しくはパラジウムの少なくとも１種からなる下地層を備えることを特徴とする請求項１に記載の半導体装置用テープキャリア。
- 前記金めっき皮膜の厚さは、０．０５μｍ以上１．０μｍ以下であることを特徴とする請求項１または２に記載の半導体装置用テープキャリア。
- 開口が形成され、少なくとも片面に金属箔が張り合わされた絶縁性基板の両面にドライフィルムレジストをラミネートする工程と、
前記ドライフィルムレジストを露光・現像して前記金属箔におけるボンディングワイヤ接地箇所を露出させるように開口を形成する工程と、
前記ドライフィルムレジストに形成した開口内に、無電解または電解めっきにより金めっき皮膜を形成する工程と、前記ドライフィルムレジストを剥離する工程と、
前記金属箔をパターン加工して導体パターンを形成する工程とを有する半導体装置用テープキャリアの製造方法。 - 前記ドライフィルムレジストに開口を形成する工程の後に、前記開口内に無電解または電解めっきによりニッケル、若しくはパラジウムの少なくとも１種からなる下地層を形成する工程とを含む請求項４に記載の半導体装置用テープキャリアの製造方法。
- 前記導体パターンを形成する工程の後に、前記導体パターンにＯＳＰ処理を施すことを特徴とする請求項４又は５に記載の半導体装置用テープキャリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010234593A JP2012089655A (ja) | 2010-10-19 | 2010-10-19 | 半導体装置用テープキャリア及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010234593A JP2012089655A (ja) | 2010-10-19 | 2010-10-19 | 半導体装置用テープキャリア及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012089655A true JP2012089655A (ja) | 2012-05-10 |
Family
ID=46260966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010234593A Pending JP2012089655A (ja) | 2010-10-19 | 2010-10-19 | 半導体装置用テープキャリア及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012089655A (ja) |
-
2010
- 2010-10-19 JP JP2010234593A patent/JP2012089655A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4503039B2 (ja) | 回路装置 | |
| JP4171499B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| JP5231340B2 (ja) | 配線基板の製造方法 | |
| US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
| US20080036079A1 (en) | Conductive connection structure formed on the surface of circuit board and manufacturing method thereof | |
| KR20110029465A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP5003812B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
| US6708398B2 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
| JP2014078658A (ja) | 半導体パッケージ用基板、及びその製造方法 | |
| JP4759041B2 (ja) | 電子部品内蔵型多層基板 | |
| US11923282B2 (en) | Wiring substrate | |
| CN107305849B (zh) | 封装结构及其制作方法 | |
| JP5574132B2 (ja) | 配線基板および半導体パッケージ | |
| JP2012089655A (ja) | 半導体装置用テープキャリア及びその製造方法 | |
| JP2003347477A (ja) | 基板、半導体パッケージ用基板、半導体装置及び半導体パッケージ | |
| KR20130059580A (ko) | 반도체 패키지 및 그의 제조방법 | |
| KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 | |
| US7504282B2 (en) | Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps | |
| JP4984502B2 (ja) | Ｂｇａ型キャリア基板の製造方法及びｂｇａ型キャリア基板 | |
| JP2012089656A (ja) | 半導体装置用テープキャリア及びその製造方法 | |
| KR100980100B1 (ko) | 플립칩 실장용 전극 형성 방법 | |
| JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| US20080210457A1 (en) | Tape carrier for semiconductor device and method for making same | |
| TW200941681A (en) | Package substrate with high heat dissipation capability and method of fabricating the same |