KR100980100B1 - 플립칩 실장용 전극 형성 방법 - Google Patents

Abstract

인쇄회로기판에 플립칩 실장용 전극을 형성하는 방법이 개시된다.

기존의 솔더 범프 또는 금속 범프에 의한 플립칩 본딩 방법을 대체하기 위한 것으로 인쇄회로기판에서 일반적으로 사용되는 에칭 및 도금 공정만을 사용하여 본딩 범프를 형성할 수 있도록 함으로써 보다 저렴한 비용과 생산성을 향상시키는 효과가 있다.

인쇄회로기판, 삼각형, 플립칩, 범프

Description

플립칩 실장용 전극 형성 방법{Method for manufacturing electrode for flipchip package}

본 발명은 플립칩 실장용 전극 형성 방법에 관한 것으로서, 특히 인쇄회로기판에서 일반적으로 사용되는 에칭 및 도금공정만을 사용하여 본딩 범프를 형성할 수 있도록 하는 플립칩 실장용 전극 형성 방법에 관한 것이다.

최근의 전자 산업이 경량화, 소형화, 고속화, 다기능화 및 고성능화되어 감에 따라 보다 높은 신뢰성을 가지는 제품을 저렴하게 제조하는 기술이 요구되고 있다. 이와 같은 요구 조건의 실현을 가능하게 하기 위한 중요한 기술 중의 하나가 패키지 기술이다. 반도체 칩의 고성능화 및 고속화에 수반하여 반도체 칩 패키지는 TSOP (Thin Small Outline Package)에서 BGA(Ball Grid Array) 또는 CSP(Chip Size Package) 를 거쳐 플립칩 기술로 발전하고 있다. 그 중, CSP 기술은 패키지의 크기를 칩 크기의 수준으로 줄이고 베어칩(Bare Chip)의 특성을 패키지 상태에서 그대로 유지할 수 있다는 장점으로 인해 이동 통신, DVC(Digital Video Cassette), PC(Personal Computer) 카드, PDA(Personal Digital Assistant) 등에 활발하게 적 용되고 있다. 다만, 와이어 본딩 방법을 사용하는 경우 와이어가 갖는 인턱턴스, 저항, 커패시턴스에 의한 전기적 지연 (Delay) 현상으로 고주파 특성이 떨어지고 열전달 특성에 있어서 한계를 갖는다.

플립칩 기술은 다양한 재료 및 방법을 이용한 연결방법을 통하여 칩을 뒤집어서 칩의 패드가 기판과 마주보게 한 후 칩과 기판을 전기적, 기계적으로 연결한다. 패키징 기술 개발의 목표는 저비용의 실현, 패키징 밀도의 증가, 회로의 신뢰성이 유지되는 상태에서의 성능의 향상 등에 있는데, 반도체 칩을 회로 기판에 부착할 때 플립칩 처리를 이용하게 되면 칩의 접촉을 위한 별도의 영역을 필요로 하지 않기 때문에 이상적인 사이즈를 얻을 수 있다. 플립칩은 접속길이를 최소화시키기 때문에, 고주파 환경에서의 성능이 다른 인터커넥션 방법보다 우수하며, 또한 접속단자의 수가 줄어들기 때문에 패키징 된 구성요소들과의 신뢰성이 향상된다. 플립칩 결합에는 칩과 회로기판 사이에 단지 하나의 접속단계만이 존재한다. 와이어 본딩이 한번에 하나씩 본딩을 수행하는 것에 반해 플립칩 기술은 모든 연결 본딩들이 동시에 이루어지기 때문에 잠재적으로는 와이어 본딩보다 저비용에 구현될 수 있다.

칩 어셈블리 단계에서 플립칩 기술을 이용하는 종래 기술에 따른 Packaging 기술로서는 Au 범프를 이용하여 도전성 페이스트에 의하여 칩과 기판을 본딩한 후, 상기 칩과 기판 사이를 수지 조성물로 언더필(Underdill)하는 방법, 솔더볼(Solder Ball)을 이용하여 칩과 기판을 본딩한 후 수지 조성물로 언더필하는 방법, 와이어 본딩을 이용하는 방법 등이 알려져 있다. 그 중, 솔더볼을 이용하는 방법은 과도한 압력을 가하지 않고도 칩과 기판을 본딩할 수 있는 장점이 있는 반면, 범프끼리 메탈릭 반응이 일어나므로, 범프 재료의 용융점 이상의 고온으로 가열해주어야 한다는 단점이 있다. 또한, 공정이 복잡하여 제작비용과 시간이 많이 소요되고, 칩 제조공정 중 별도의 공정에서 작업이 진행되며, 동작 주파수가 높아질 경우 성능이 떨어지는 등의 문제점을 내포하고 있다.

Au 범프를 이용하는 방법은 메탈릭 반응이 일어나지 않고 물리적으로 접촉하는 것으로서, Au의 우수한 연성(Ductility) 및 전성(Malleability)으로 인하여 범프의 끝이 가압에 의해 쉽게 변형되어 기판상의 전극과의 접촉이 잘 이루어진다. 또한, 필요한 주파수 특성에 맞추어 범프의 높이를 최적화할 수 있다. 그러나, 재료의 낭비가 심하여 제품의 단가가 상승하는 문제가 있다.

스터드 범프 본딩 (Stud Bump Bonding) 이라고도 하는 와이어 본딩을 이용하는 방법은 I/O 패드 상에 금이나 솔더 와이어 볼 본드를 형성하기 위하여 와이어 본더를 사용한다. 본드 패드에 와이어를 부착하기 위하여 약간 변형된 와이어 본더를 사용하며, 와이어는 스터드 근처에서 절단된다. 스터드 범핑은 초기 투자비가 저렴하고 UBM 공정이 필요 없으므로 범핑 가격이 싸다는 장점이 있지만 다핀의 경우 공정시간이 길기 때문에 경제성이 없다는 문제가 있다.

상기와 같은 문제점을 해결하기 위해 안출된 것으로 본 발명은 인쇄회로기판에서 일반적으로 사용되는 에칭 및 도금공정만을 사용하여 플립칩 실장을 위한 전극을 본형성하므로서 보다 저렴한 비용으로 플립칩 실장용 기판을 제조할 수 있는 방법을 제공하는데 목적이 있다.

또한, 플립칩 실장용 인쇄회로기판을 대량으로 생산할 수 있는 제조방법을 제공하는 데 목적이 있다.

상기와 같은 목적을 해결하기 위한 수단으로 본 발명은 플립칩 실장용 인쇄회로기판의 제조 방법에 있어서,
동박층 위에 플립칩 접속용 전극 부분을 포함하는 회로 패턴을 갖는 제1에칭 레지스트를 형성하고 에칭에 의해 회로 패턴을 형성하는 단계, 상기 플립칩 접속용 전극 부분만이 노출되도록 제2에칭 레지스트를 형성하고 과에칭에 의해 상기 플립칩 접속용 전극 부분의 수직 단면이 삼각형이 되게 하는 단계, 그리고 과에칭에 의해 형성된 상기 플립칩 접속용 전극 부분에 추가적인 동도금을 수행하는 단계, 를 포함하는 것을 특징으로 한다.

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

또한, 플립칩 접속용 전극 부분에 Ni 도금을 한 후 Au 도금을 수행하는 단계를 더 구비하는 것을 특징으로 한다.

또한, 상기 제 1 및 제 2 에칭 레지스트는 LPR(Liquid Photoresist) 또는 DFR(Dry Film Resist)과 같은 감광성 레지스트를 사용하고,

상기 전극부분은 높이가 30~80㎛이 되도록 하는 것을 특징으로 한다.

본 발명은 기존의 솔더 범프 또는 금속 범프에 의한 플립칩 본딩 방법을 대체하기 위한 것으로 인쇄회로기판에서 일반적으로 사용되는 에칭 및 도금 공정만을 사용하여 본딩 범프를 형성할 수 있도록 함으로써 보다 저렴한 비용과 생산성을 향상시키는 효과가 있다.

이하, 본 발명을 구체적으로 설명하기 위하여 첨부된 도면을 참조하여 상세하게 설명한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

도 1은 본 발명에 따른 플립칩 실장용 인쇄회로기판의 구조를 도시한다.

상기 도 1에 도시된 바와 같이 인쇄회로기판의 구조를 설명하면,

인쇄회로기판은 절연층(1) 양면에 동박층에 의한 회로패턴이 형성된다. 상기 인쇄회로기판상에는 동(Copper) 재질의 전극(2)이 형성되어 기판상의 전극은 수직 단면의 밑변이 상기 절연층과 접하는데 여기서 상기 전극(2)은 삼각형의 형태로 이루어진다. 상기 전극(2)표면에는 Ni / Au 도금층(3)이 형성되어 칩패드와의 접속 시 양호한 전기적 특성을 가진다.

도 2는 본 발명에 따른 플립칩 실장용 전극 형성 방법의 바람직한 실시예를보이는 순서도이고, 도 3은 상기 도 2의 공정도이다.

절연층(1) 양면에 동박층이 형성되어 있는 기판을 준비하고 층간 도통을 위하여 드릴 가공을 한다(S1). 상기 드릴 가공 방법에는 기계적 드릴을 사용한 가공방법으로 드릴 비트를 사용한 기계적 드릴 가공방법은 관통홀을 가공하는 경우 주로 사용되고, 레이저를 사용한 가공방법으로 미세 직경을 갖는 홀이나 일측면이 폐쇄된 형태의 비아홀(Blind Via Hole)을 형성하는 경우에 사용됨으로 상기 드릴가공 또는 레이저로 가공방법을 사용한다.

이어서 상기 드릴 가공된 기판상의 동박층 전면에 제 1 동도금을 한다(S2). 동도금은 무전해 동도금 시행 후 전해 동도금을 하게 되는데, 드릴 가공 직후 홀 속에는 에폭시가 노출되어 전류가 흐르지 않는 상태이므로 1차 무전해 동도금을 시행하여 상기 홀 속 에폭시 부분을 그 표면에 미세 동박이 코팅되도록 하여 이어지는 전해 동도금이 가능하도록 한다. 이때 동도금은 10~40㎛ 정도의 두께로 형성되는데 동도금에 의해 표면층의 동박은 그 두께가 증가하고, 상기 홀 속에는 층간 연결을 위한 동박층이 형성된다.

동도금된 상기 동박층 위에 회로패턴을 갖는 제 1 에칭 레지스트(4)를 형성하여 제 1 에칭에 의해 회로패턴을 형성한다(S3). 상기 인쇄회로기판상에 회로패턴을 형성하는 방법에는 인쇄법(Printing) 사진 제판법(Photolithography) 등이 있는 데, 미세 패턴이 필요한 인쇄회로기판의 경우 상기 사진 제판법에 의한 패턴 형성 방법이 주로 사용된다.

따라서 동박층상에 LPR(Liquid Phtoresist) 또는 DFR(Dry Film Resist)과 같은 감광성 레지스트를 코팅하고 노광 및 현상에 의해 회로패턴이 형성될 위치에 레지스트를 잔존시킨다. 이후 부식성이 강한 약품으로 레지스트가 덮히지 않은 불필요한 동박부분을 제거하여 회로패턴을 형성한 뒤, 남은 레지스트를 박리한다.

그리하여 상기 회로패턴이 형성된 기판상의 제 1 에칭 레지스트(4)를 제거하고 플립칩 접속용 전극(2)부분이 노출되도록 제 2 에칭 레지스트(5)를 형성한 후, 상기 전극(2)부분의 수직 단면의 형태가 밑변이 상기 절연층(1)과 접하는 삼각형이 되도록 상기 전극(2)부분에 추가적인 제 2 에칭(본 발명의 요약에 있어서의 과에칭)을 한다(S4).

상기 전극(2)을 삼각형의 형태로 추가적인 제 2 에칭(과에칭)을 하는 이유는 현재 70 피치(Pitch) 이하의 Fine Pattern 의 제품을 구현하기 위해서는 MSAP(Modified Semi Additive Process) 또는 SAP(Semi Additive Process)공법을 적용하였는데 상기 전극(2)을 삼각형의 형태로 구성함으로써 70 피치(Pitch) 구현 시, 기존과 동일한 Process를 사용하여 제품 생산이 가능하며 기존의 SOP(Solder On Pad) 처리를 하지 않고, 직접 칩 실장이 가능하다.

즉, 전술한 바와 같이 상기 회로패턴 형성 후 잔존하는 상기 제 1 에칭 레지스트(4)를 박리하고 상기 전극(2)부분만의 에칭을 위하여 이 부분을 노출시키도록 제 2 에칭 레지스트(5)를 코팅하고 노광 및 현상시킨다. 여기도 상기 제 1 에칭 레지스트(4)와 동일하게 LPR(Liquid Phtoresist) 또는 DFR(Dry Film Resist)과 같은 감광성 레지스트를 사용하여 상기 제 2 에칭 레지스트(5) 형성 후 추가적인 제 2 에칭(과에칭)을 하는데, 칩을 실장하기 위한 노출된 전극(2)부분은 과에칭에 의하여 윗부분의 모서리가 형성된 모양으로 단면이 삼각형이 되는데, 삼각형인 단면의 밑변은 상기 절연층(1)과 접하게 된다.

상기 제 2 에칭(과에칭)에 의해 단면이 삼각형 형태로 형성된 상기 전극(2)부분에 30~80㎛ 높이가 되도록 추가적으로 제 2 동도금을 한다(S5). 여기서 상기 (S4)에서 형성된 제 2 에칭 레지스트(5)는 박리되지 않고 남아 도금 레지스트로서 기능한다. 상기 제 2 동도금은 레지스트가 덮히지 않은 전극부분에 대해서만 시행되며 칩과의 접속이 가능하도록 상기 30~80㎛ 높이까지 동도금층이 형성된다.

상기 제 2 동도금에 의해 상기 30~80㎛ 높이의 전극(2)이 형성된 기판상의 상기 제 2 에칭 레지스트(5)를 제거하고 상기 플립칩 접속용 전극부분상에 Ni 도금을 한 후에 Au 도금(3)을 하여(S6) 단면이 삼각형인 동범프를 사용한 플립칩 실장용 인쇄회로기판이 제조된다.

상술한 바와 같이 본 발명에 따른 바람직한 실시예를 설명하였지만, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

도 1은 본 발명에 따른 플립칩 실장용 인쇄회로기판의 구조를 도시하며,

도 2는 도 2는 본 발명에 따른 플립칩 실장용 전극 형성 방법의 바람직한 실시예를 보이는 순서도이고, 그리고

도 3은 도 2의 공정도이다.

**도면의 주요명칭**

1: 절연층 2: 전극

3: Ni / Au 도금층

Claims (6)

1. 삭제
2. 삭제
3. 플립칩 실장용 인쇄회로기판의 제조방법에 있어서,

   동박층 위에 플립칩 접속용 전극 부분을 포함하는 회로 패턴을 갖는 제1에칭 레지스트를 형성하고 제1에칭에 의해 회로 패턴을 형성하는 단계

   상기 플립칩 접속용 전극 부분만이 노출되도록 제2에칭 레지스트를 형성하고 과에칭에 의해 상기 플립칩 접속용 전극 부분의 수직 단면이 삼각형이 되게 하는 단계;

   과에칭에 의해 형성된 상기 플립칩 접속용 전극 부분에 추가적인 동도금을 수행하는 단계를 포함하는 플립칩 실장용 전극 형성 방법.
4. 제3항에 있어서,

   상기 플립칩 접속용 전극 부분에 Ni 도금을 한 후 Au 도금을 수행하는 단계를 더 구비하는 것을 특징으로 하는 플립칩 실장용 전극 형성 방법.
5. 제3항에 있어서, 상기 제 1 및 제 2 에칭 레지스트는 LPR(Liquid Photoresist) 또는 DFR(Dry Film Resist)과 같은 감광성 레지스트를 사용하는 것을 특징으로 하는 플립칩 실장용 전극 형성 방법
6. 제3항에 있어서,

   상기 플립칩 실장용 전극의 높이가 30~80μm인 것을 특징으로 하는 플립칩 실장용 전극 형성 방법.

Images