JPH0685127A - 金属箔積層フィルム - Google Patents

金属箔積層フィルム

Info

Publication number
JPH0685127A
JPH0685127A JP3092283A JP9228391A JPH0685127A JP H0685127 A JPH0685127 A JP H0685127A JP 3092283 A JP3092283 A JP 3092283A JP 9228391 A JP9228391 A JP 9228391A JP H0685127 A JPH0685127 A JP H0685127A
Authority
JP
Japan
Prior art keywords
layer
resist
protective film
film
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3092283A
Other languages
English (en)
Inventor
Chikao Ikenaga
池永知加雄
Hiroshi Yagi
八木▲ひろし▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP3092283A priority Critical patent/JPH0685127A/ja
Publication of JPH0685127A publication Critical patent/JPH0685127A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • ing And Chemical Polishing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】絶縁性基板または絶縁性フィルムにおける保護
フィルムとレジストとの密着性を皆無にすることによ
り、レジスト乾燥工程中に生じる保護フィルムからのレ
ジスト剥離粉塵現象をなくす。 【構成】絶縁性基板または絶縁性フィルムFは、導電性
の優れた銅箔層101、電気絶縁性および耐熱性に優れ
たポリイミド樹脂層、または接着剤層とポリイミド樹脂
層とよりなる基材層102、リ−ドフレ−ムに貼り合わ
せるための接着剤層103、およびこの接着剤層103
を保護する保護フィルム層104からなる積層フィルム
として構成されている。また、保護フィルム層104の
表面にレジストの密着性を皆無にするため、ウレタン樹
脂またはフッソ樹脂によるアンダーコート処理Aが施さ
れている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばリ−ドフレ−ム
用部材等に用いられ、絶縁性基材層の表面に所定の金属
パタ−ンが形成される金属箔積層フィルムに関するもの
である。
【0002】
【従来の技術】図2に示すように、従来半導体パッケ−
ジの組立用部材として用いられているリ−ドフレ−ム2
01は、アウタ−リ−ド部202、インナ−リ−ド部2
03、およびダイパッド部204から構成されているの
が一般的である。このようなリ−ドフレ−ム201にお
いては、例えばコバ−ル、42合金、銅系合金等のよう
な、導電性が良くかつ強度の大きい金属材料を用いて、
フォトエッチング法あるいはスタンピング法等によっ
て、アウタ−リ−ド部202、インナ−リ−ド部203
およびダイパッド部204が一体形成されている。これ
らの方法によって製造されたリ−ドフレ−ム201は、
ダイパッド部204に半導体チップのパッドとインナ−
リ−ド203aとを後述するようにワイヤによりボンデ
ィングすることにより用いられている。そのために、通
常はインナ−リ−ド部203のボンディング位置に、
金、銀等の貴金属のめっきを施して、ワイヤボンディン
グを確実に行うことができるようにしている。
【0003】一方、近年半導体チップはそのI/0端子
が増大する傾向にあり、これに伴い、種々のサイズの半
導体チップが製造されている。特に電子機器において
は、小型、軽量化が強く要求されており、このような要
望に対応するために、半導体パッケ−ジのより一層の小
型化および同一サイズでの多ピン化が行われてきた。こ
のようなことから、半導体素子用リ−ドフレ−ムに対し
ては、加工サイズの微細化が求められている。
【0004】ところで、従来のリ−ドフレ−ム201に
おいては、インナ−リ−ド部203の各インナ−リ−ド
203a、203a、・・・はダイパッド部204の方
へ大きく突出するようにして形成され、したがってフォ
トエッチング法およびスタンピング法によって、このリ
−ドフレ−ム201を製造する場合には、これらのイン
ナ−リ−ド203aが互いに他のインナ−リ−ド203
aと接触することのないようにして形成しなければなら
ない。しかしながら、加工サイズが微細化してくるとこ
のようにリードどうしが接触することなくリードフレー
ムを形成するのは極めて困難であり、このためインナ−
リ−ドを所定の寸法内に無制限に形成することができな
く、その加工に限界が生じていた。
【0005】その上、前述の多ピン化の要求に応えるよ
うとすると、各インナ−リ−ド203aの線も細くしな
ければならない。このため、リ−ドフレ−ム201の製
造が一層難しくなる。また、仮により多くのインナ−リ
−ド203aが形成されたリ−ドフレ−ム201を製造
することができたとしても、リ−ドフレ−ム201を輸
送したり、取り扱っているうちにインナ−リ−ド203
aが曲がって互いに接触してしまい、信頼性が損なわれ
る。そこで、この接触を防止するために従来は同図に示
すようにテ−ピング205を行って各インナ−リ−ド2
03aを固定し、その強度を上げるようにしているが、
しかしテ−ピング作業のために余計な労力が必要となっ
ている。
【0006】一方、半導体パッケ−ジを製造する際に、
インナ−リ−ド部203とダイパッド部204上の半導
体チップの電極(パッド)とをワイヤによって連結する
ワイヤボンディングが行われる。しかし、前述のように
一定の範囲内に形成可能なインナ−リ−ド203の数に
は限界があるので、チップを多ピン化するには、インナ
−リ−ド形成部分を大きくする必要があるが、その範囲
を大きくすると、インナ−リ−ド部203とダイパッド
部204との距離が大きくなってしまう。このため、必
然的にワイヤの長さも長くなって、樹脂封止時にワイヤ
どうしが接触してしまう。したがって、この方法によっ
ても、依然としてチップの多ピン化に充分対応すること
ができない。
【0007】このようなことから、チップの超多ピン化
に対応するために、加工サイズの微細化を簡単にできる
ようにするとともに、信頼性を向上することのできる半
導体素子用リ−ドフレ−ムの開発が必要となっている。
【0008】そこで、図3に示すように、ダイパッド部
304上に配設された絶縁性基板または絶縁性フィルム
306と、この絶縁性基板または絶縁性フィルム306
上に配設され、半導体素子とインナ−リ−ド303との
間の配線を中断するための、相互に独立した電極である
多数の中間パッド307とを備えることにより、超多ピ
ン化を達成した半導体素子用リ−ドフレ−ム301を考
えられている。
【0009】このリ−ドフレ−ム301においては、半
導体素子とインナ−リ−ド部303とを直接結線するこ
となく、例えば図4に示すようにダイパッド部404上
の絶縁性基板または絶縁性フィルム406上に配した中
間パッド407を介して半導体素子411とインナ−リ
−ド403aとをワイヤ408a,408bでボンディ
ングできるようにしているので、インナ−リ−ド部40
3とダイパッド部404との間のワイヤ長をそれほど長
く延長することがなく、インナ−リ−ド部403をダイ
パッド部404から離間させることが可能となる。した
がって、インナ−リ−ド部403の形成領域を拡張する
ことができ、インナ−リ−ド403aの数を増やして、
容易に超多ピン化が可能となる。
【0010】ところで、このようなリ−ドフィルムを製
造する場合、例えば図5に示すようにリ−ドフレ−ム5
01本体のダイパッド部504に、中間パッド507が
設けられた絶縁性基板または絶縁性フィルム506を各
インナ−リ−ド503aと中間パッド507との位置関
係が所定の関係となるように貼り合わせることにより、
リードフレーム501を製造している。その場合、ダイ
パッド部504と絶縁性基板または絶縁性フィルム50
6との貼り合わせを行う方法として、図6に示すように
平坦性を有するダイパッド部604の上面に耐熱性の接
着剤、半田あるいは低融点金属等の接着層609を介し
て絶縁性基板または絶縁性フィルム606を重ね合わせ
た後、加圧・加熱治具610によって加熱圧着する方法
が考えられており、このリ−ドフレ−ムの製造方法は実
用に供されている。
【0011】しかしながら、本リ−ドフレ−ムの特徴で
ある独立電極を形成した絶縁性基板または絶縁性フィル
ムを製造することは、極めて困難である。その理由は、
本リ−ドフィルムの特徴を活かすために微細な加工を行
わなければならないが、このため独立電極を形成した絶
縁性基板または絶縁性フィルムは、印刷法で製造するこ
とが難しく、したがってフォトエッチング法により製造
しなければならないからである。
【0012】フォトエッチング法においては、極めて重
要な工程としてレジストコ−ティングがあるが、この工
程ではいかに均一かつ密着性の良好なレジスト層を形成
するかが重要となる。本リードフレームに用いられる絶
縁性基板または絶縁性フィルムのように自己支持性のな
い基材に対するレジストのコーティング法としては、水
系レジストの掛け流し法によるものがコストパフォーマ
ンスからみて一番良好である。
【0013】他の方法として、有機溶剤のレジストをロ
ールコーター法によりコーティングする方法も考えられ
るが、この方法は基板の反り、操作条件が狭いこと、お
よびレジストが高いこと等の問題があり、採用すること
は難しい。また、レジストコーティングの次はレジスト
乾燥という工程があるが、この工程ではレジスト膜面に
ゴミおよび塵等が付着しないで乾燥させることが重要と
なる。
【0014】
【発明が解決しようとする課題】ところで、水系レジス
トの掛け流し法によるコ−ティングの場合の問題点とし
ては、絶縁性基板または絶縁性フィルムの両面にレジス
トがコ−ティングされてしまうということである。この
ように絶縁性基板または絶縁性フィルム上にレジストが
コ−ティングされた場合、絶縁性基板または絶縁性フィ
ルムの裏面に接着剤およびその接着剤層を保護する保護
フィルム層(PETフィルムを用いる場合が多い)が形
成されているので、PETフィルムからなる保護フィル
ム層とレジストとの密着性が悪いため、レジスト乾燥工
程中に、レジストが保護フィルムから剥離してしまうこ
とがある。剥離したレジストの破片は絶縁性基板または
絶縁性フィルムに付着して、断線、ショ−ト等の不良を
引き起こすというレジスト剥離粉塵現象が起こるように
なる。
【0015】本発明は、このような事情に鑑みてなされ
たものであり、その目的は、絶縁性基板または絶縁性フ
ィルムの裏面とレジストの密着性を皆無にすることによ
り、乾燥工程中に生じるレジスト剥離粉塵現象をなくす
ことのできる金属箔積層フィルムを提供することであ
る。
【0016】
【課題を解決するための手段】前述の課題を解決するた
めに、本発明は、ポリイミド樹脂等の電気絶縁性および
耐熱性の材料からなる基材層と、この基材層の一方の面
に貼り合わされ、銅等の電気伝導性に優れた金属からな
る金属箔層と、前記基材層の他方の面に貼り合わされた
高耐熱性の接着剤層と、この接着剤層の表面に貼り合わ
された保護フィルム層とから積層構造に形成されている
金属泊積層フィルムにおいて、前記保護フィルム層の表
面に、フォトエッチングにより金属箔層に所定のパタ−
ンを形成するためのレジストとの密着性を皆無にするた
めの処理が施されていることを特徴としている。その場
合、密着性を皆無にする処理としては、ウレタン樹脂ま
たはフッソ樹脂によるアンダーコ−ト処理がある。
【0017】
【作用】このように構成された本発明の金属箔積層フィ
ルムにおいては、レジストと保護フィルムとの密着性が
皆無となるので、レジストコ−ティング工程の際、保護
フィルムには一切レジストが付着しなくなる。したがっ
て、レジスト乾燥工程中に、保護フィルムからレジスト
が剥離して粉塵となる現象が生じることはない。したが
って、粉塵による断線、ショ−ト等の不具合は発生しな
くなる。
【0018】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図1は、本発明に係わる金属箔積層フィルムの一実
施例である絶縁性基板または絶縁性フィルムを示す断面
図、図1(B)は独立電極を形成した絶縁性基板または
絶縁性フィルムの作製方法の一例を示す図である。
【0019】図1(A)に示すように、絶縁性基板また
は絶縁性フィルムFは、導電性の優れた銅箔層101、
電気絶縁性および耐熱性に優れたポリイミド樹脂層、ま
たは接着剤層とポリイミド樹脂層とよりなる基材層10
2、リ−ドフレ−ムに貼り合わせるための接着剤層10
3、およびこの接着剤層103を保護する保護フィルム
層104からなる積層フィルムとして構成されている。
【0020】そして、この実施例においては保護フィル
ム層104の表面にレジストの密着性を皆無にするため
の処理Aが施されている。この処理Aとしては、ウレタ
ン樹脂、フッソ樹脂等によるアンダ−コ−ト処理があ
る。これらの樹脂によるアンダ−コ−ト処理は従来採用
されている公知の方法で行うことができるので、その説
明は省略する。
【0021】次に、このような積層フィルムに構成され
た絶縁性基板または絶縁性フィルムFの作製方法につい
て説明する。まず、基材層102の表面に銅箔層101
が接合されるとともに、基材層102の裏面に接着剤層
103およびその保護フィルム層104が接合された積
層フィルム構造の材料を用意する。その場合、その材料
は保護フィルム層104の表面にレジストとの密着性を
皆無にする処理Aが施されているものを用意する。
【0022】そして、図1(B)に示すようにこの積層
フィルム構造の材料を所定の寸法に裁断する。次に、裁
断したフィルムの脱脂処理を行った後、水系レジストの
掛け流し法によりレジストコ−ティングを行うととも
に、レジストの乾燥工程を行う。その場合、保護フィル
ム層104にもレジストがコ−ティングされるが、保護
フィルム層104にはレジストとの密着性を皆無にする
処理Aが施されているので、保護フィルム104にはレ
ジストは一切付着しない。したがって、レジスト乾燥工
程中に、レジストが保護フィルム104から剥離して粉
塵になるようなことはない。
【0023】次いで、銅箔101に対して露光、現像お
よびエッチングを行って所定のパタ−ンの独立電極を形
成し、その後レジストを剥離するとともに形成された独
立電極の検査を行う。次に、前処理、Niめっき、Au
めっきおよび洗浄のめっき処理を行い、最後に最終検査
を行うことにより、独立電極が形成された絶縁性基板ま
たは絶縁性フィルムFが完成する。
【0024】なお、本発明は、前述の実施例に限定され
ることなく、種々の設計変更が可能である。例えば、前
述の実施例では、金属泊として銅箔を用いるものとして
いるが、本発明は、導電性の高い他の金属を用いること
もできる。また、前述の実施例では基材層としてポリイ
ミド樹脂を用いるものとしているが、電気絶縁性および
耐熱性が優れていれば他の材料を用いてもよい。更に、
本発明は、リードフレームに用いられる絶縁性基板また
は絶縁性フィルム以外の表面に導電性の所定の金属パタ
ーンが形成されるフィルムにも適用することができる。
【0025】
【発明の効果】以上の説明から明らかなように、本発明
は独立電極が形成された絶縁性基板または絶縁性フィル
ムにおける接着剤層の保護フィルム層に、レジストとの
密着性を皆無にするための処理を施しているので、保護
フィルム層にレジストがコ−ティングされることはな
い。したがって、レジスト乾燥工程中に保護フィルム層
からレジストが剥離し粉塵をまき散らすことが確実に防
止できる。これにより、レジストの剥離粉塵による断
線、ショ−ト等の不具合を防止することができる。しか
も、レジストの剥離粉塵現象が生じないことにより、水
系レジストの掛け流し法によりレジストコ−ティングを
簡単に行うことができるようになるので、金属箔積層フ
ィルムの製造コストを低減することができる。
【図面の簡単な説明】
【図1】本発明に係る金属箔積層フィルムの一実施例で
ある絶縁性基板または絶縁性フィルムを示し、(A)は
その断面図、(B)はその製造方法の一例を説明する図
である。
【図2】絶縁性基板または絶縁性フィルムが貼り付けら
れるリ−ドフレ−ムを示し、(A)はその平面図、
(B)は(A)におけるIIB−IIB線に沿う断面図であ
る。
【図3】多ピン化を可能にするための一例として考えら
れる絶縁性基板または絶縁性フィルムが貼り合わさたリ
−ドフレ−ムを示し、(A)はその平面図、(B)は
(A)におけるIIIB−IIIB線に沿う断面図である。
【図4】そのリ−ドフレ−ムに取り付けられた半導体素
子、インナ−リ−ドおよび中間パッドの連結状態を示す
図である。
【図5】リ−ドフレ−ムと絶縁性基板または絶縁性フィ
ルムとの組み合わせを説明し、(A)はその平面図、
(B)は(A)におけるVB−VB線に沿う断面図である。
【図6】リ−ドフレ−ムに絶縁性基板または絶縁性フィ
ルムを貼り合わす工程の説明図である。
【符号の説明】
101…銅箔、102…基材層(ポリイミド、接着剤層
およびポリイミド)、103…接着剤層、104…保護
フィルム、F…絶縁性基板または絶縁性フィルム、A…
保護フィルムとレジストとの密着性を皆無にさせるため
の処理

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】ポリイミド樹脂等の電気絶縁性および耐熱
    性の材料からなる基材層と、この基材層の一方の面に貼
    り合わされ、銅等の電気伝導性に優れた金属からなる金
    属箔層と、前記基材層の他方の面に貼り合わされた高耐
    熱性の接着剤層と、この接着剤層の表面に貼り合わされ
    た保護フィルム層とから積層構造に形成されている金属
    泊積層フィルムにおいて、 前記保護フィルム層の表面に、フォトエッチングにより
    金属箔層に所定のパタ−ンを形成するためのレジストと
    の密着性を皆無にするための処理が施されていることを
    特徴とする金属箔積層フィルム。
  2. 【請求項2】前記密着性を皆無にするための処理は、ウ
    レタン樹脂またはフッソ樹脂によるアンダ−コ−ト処理
    であることを特徴とする金属泊積層フィルム。
JP3092283A 1991-04-23 1991-04-23 金属箔積層フィルム Pending JPH0685127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3092283A JPH0685127A (ja) 1991-04-23 1991-04-23 金属箔積層フィルム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3092283A JPH0685127A (ja) 1991-04-23 1991-04-23 金属箔積層フィルム

Publications (1)

Publication Number Publication Date
JPH0685127A true JPH0685127A (ja) 1994-03-25

Family

ID=14050081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3092283A Pending JPH0685127A (ja) 1991-04-23 1991-04-23 金属箔積層フィルム

Country Status (1)

Country Link
JP (1) JPH0685127A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008133768A (ja) * 2006-11-28 2008-06-12 Kubota Corp 作業車の走行変速構造
CN105261459A (zh) * 2014-07-10 2016-01-20 乾坤科技股份有限公司 电子元件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008133768A (ja) * 2006-11-28 2008-06-12 Kubota Corp 作業車の走行変速構造
JP4658907B2 (ja) * 2006-11-28 2011-03-23 株式会社クボタ 作業車の走行変速構造
CN105261459A (zh) * 2014-07-10 2016-01-20 乾坤科技股份有限公司 电子元件及其制造方法

Similar Documents

Publication Publication Date Title
JP5113346B2 (ja) 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US5652461A (en) Semiconductor device with a convex heat sink
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP3010525B2 (ja) ヒートシンクが内装された半導体パッケージ及びヒートシンクの表面処理方法
US8230591B2 (en) Method for fabricating an electronic device substrate
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
JP2944449B2 (ja) 半導体パッケージとその製造方法
US8183469B2 (en) Wiring board and method of manufacturing the same
JPS6231819B2 (ja)
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JPH0399456A (ja) 半導体装置およびその製造方法
US6271057B1 (en) Method of making semiconductor chip package
JP3979873B2 (ja) 非接触式データキャリアの製造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JPH11204560A (ja) 半導体装置及びその製造方法
JPH06177315A (ja) 多層リードフレーム
JP2003188209A (ja) 半導体装置とその製造方法
JPH0685127A (ja) 金属箔積層フィルム
JPH088293A (ja) 電子部品の接続構造およびその接続方法
EP0723293A1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP3297959B2 (ja) 半導体装置
CN101127336B (zh) 半导体装置及其制造方法、电路基板和电子设备
JPH09246416A (ja) 半導体装置
JP2600898B2 (ja) 薄型パッケージ装置