JP2003188209A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JP2003188209A
JP2003188209A JP2001384618A JP2001384618A JP2003188209A JP 2003188209 A JP2003188209 A JP 2003188209A JP 2001384618 A JP2001384618 A JP 2001384618A JP 2001384618 A JP2001384618 A JP 2001384618A JP 2003188209 A JP2003188209 A JP 2003188209A
Authority
JP
Japan
Prior art keywords
semiconductor device
connecting portion
semiconductor chip
conductive connecting
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001384618A
Other languages
English (en)
Other versions
JP3788343B2 (ja
Inventor
Sadamichi Sokawa
禎道 曽川
Takao Yamazaki
隆雄 山崎
Ichiro Hajiyama
一郎 枦山
Sakae Hojo
栄 北城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001384618A priority Critical patent/JP3788343B2/ja
Publication of JP2003188209A publication Critical patent/JP2003188209A/ja
Application granted granted Critical
Publication of JP3788343B2 publication Critical patent/JP3788343B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1111—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13173—Rhodium [Rh] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体チップと回路基板の熱膨張率差に起因す
る熱応力による接続信頼性の低下を抑制し、さらには高
密度実装を実現するのに適した半導体装置とその製造方
法を提供する。 【解決手段】微細加工を施した加工基板とパターニング
技術により、形状を制御した微小な導電性接続部を形成
し、これを用いて半導体チップと回路基板とを接続をす
る。半導体装置は、半導体チップの電極パッドが少なく
とも２つ以上の屈曲部、湾曲部を有する導電性接続部を
介して回路基板の電極パッドに接続し、かつ両者の間に
絶縁性封止部が封入された構造となっている。この半導
体装置では、熱応力が加わったときに導電性接続部分、
及び絶縁性封止部分が変形することによって熱応力を緩
和し接続信頼性を向上させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に接続された２つの電子素子間
に生じる応力や、熱応力を解消したり、緩和させた半導
体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年電子部品の高性能化に伴い半導体装
置の高密度化への要求が高まっている。そのため半導体
装置のパッケージ構造は、パッケージの周辺部にリード
端子を設けたＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａ
ｇｅ）が広く使用されており、また最近では面格子上に
半田ボール端子を設けたＢＧＡ（Ｂａｌｌ ＧｒｉｄＡ
ｒｒａｙ）を採用することで、ＱＦＰに比べて更に多ピ
ン化、高密度実装をすることが可能となっている。
【０００３】また従来のパッケージは、半導体チップと
キャリア基板間の接続をワイヤボンディング（ＷＢ）方
式を用いて行ってきたが、素子の高機能化に伴いパッケ
ージの多ピン化や小型化への対応が困難となってきた。
これに対して、図１８に示す半導体チップ１０１の能動
面を下にして半田バンプ１０３によりキャリア基板１０
６に接続するフリップチップ接続（ＦＣＢ）方式が、多
ピン化、小型化、高速信号伝送が可能であるため、高機
能デバイス用途をはじめ種々のデバイスに使用され始め
ている。
【０００４】以上のような半田バンプ接続や多ピン化に
伴う狭ピッチ化が進む一方で、半導体装置において回路
基板として広く使用されている有機樹脂基板やセラミッ
クス基板等と、半導体素子との熱膨張係数差に起因する
熱応力により、半田バンプ１０３、１０８の内部にクラ
ックが発生したり、キャリア基板１０６や実装基板１１
０の配線が断線して接続信頼性が低下するという問題が
あった。これに対して、通常半田バンプ１０３の周囲に
封止樹脂１０４を封入して、特に壊れやすい一次接続側
の半田バンプ１０３の破断を防止する方法がある。封止
樹脂１０４を封入する方法は、樹脂を封入した個所の接
続信頼性の確保には効果があるが、封止樹脂１０４で保
護していない他の応力に弱い個所、例えばキャリア基板
１０６と実装基板１１０との間の二次接続側の半田バン
プ１０８や、キャリア基板１０６、実装基板１１０に応
力が加わると、電気配線の断線が起こり結果的に接続信
頼性が低下してしまうことがある。
【０００５】さらに最近ではキャリア基板１０６と実装
基板１１０の間の電極パッド１０７、１０９の狭ピッチ
化が進むことにより、半田バンプ１０８での接続信頼性
の低下が大きな問題となっている。この部分に封止樹脂
を封入すれば信頼性は確保されるが、一方でリペアが困
難になったり、樹脂封入工程によるコスト増等の問題も
あり望ましくない。
【０００６】以上のような問題点に対して、半導体装置
を応力緩和構造とすることにより積極的に応力緩和を行
う方法が挙げられ、これまでに幾つかの応力緩和構造を
持つ半導体装置やその製造方法が提案されている。
【０００７】図１９に、特開平１０−２５６３１４号公
報に記載されているマイクロエレクトロニクス素子の実
装構造を示す。この実装構造は、垂直方向に高さを有す
るＳ字形状のリード１１４の一端を回路基板等の第１要
素１１１に固定し、リード１１４のもう一端の先端部を
半導体ウェハー等の第２要素１１７に取り付けている。
なお第１要素１１１と第２要素１１７の間に、リード１
１４を囲繞する変形容易な絶縁材料を設けることもあ
る。
【０００８】この装置におけるリード１１４は、次のよ
うにして製造していた。まず図２０（ａ）に示すように
第１要素１１１の上の銅層１１８上面に図２１に示すよ
うなダンベル状のパターンのレジスト１１９を塗布す
る。パターンは、端子側端部の膨出部１１２と、それよ
り幾分小さな円形の先端側端部の膨出部１１３と、それ
ら膨出部を繋ぐような細長く幅の狭い帯状部１２０とな
っている。
【０００９】次に図２０（ｂ）に示すように、リード１
１４となるパターン部分に、電気めっきによってニッケ
ル層、及び金層を形成し、更に図２０（ｃ）に示すよう
に、リード１１４の先端部の露出した表面に新たにパタ
ーン１１９を形成し、図２０（ｄ）に示すように電気め
っきで例えば錫のような接合材料１１５を形成する。
【００１０】図２０（ｅ）に示すようにレジスト１１９
を除去し、さらにニッケル／金層のリード１１４をバリ
アとしてアンダーエッチングを行い、銅層１１８の一部
を溶解する。このときの処理時間を適当に選択し、図２
１に示すように帯状部１２０の両側の側縁部から進行し
ていったアンダーカット領域が互いにつながり、帯状部
１２０を絶縁シートから隔離させ、かつ膨出部１１２、
１１３の直径が帯状部１２０の幅よりも大きくしてある
ため、銅層１１８のエッチングにより完全に溶解せず、
第１要素１１１に弱く繋げておく。
【００１１】この状態でリード１１４の先端部分１１５
と第２要素１１７の接点１１６との間を金属接合によっ
て接続し、そして接合した２つの要素１１１、１１７を
相対的に移動させることにより膨出部１１３が第１要素
から離れ、図１９に示したようにＳ字形のリード１１４
を形成する。
【００１２】図２２に、特開平１０−５０６２３８号公
報に記載された、犠牲基板１２１を用いた相互接続部１
２５および先端構造１２４の製造方法を示す。これは、
シリコン等の犠牲基板１２１をエッチングし、トレンチ
１２６を形成する。続いて硬質の層１２２をトレンチ１
２６の内部と犠牲基板１２１の表面に堆積する。さらに
その後フォトレジスト１２３等のパターニングを行い選
択的な堆積を可能にする。
【００１３】開口部分にばね合金層１２４をめっき等に
より形成し、マスキング材料１２３とその下の層１２１
を除去する。なお相互接続要素１２５は、予め先端構造
１２４に実装しておいてから電子コンポーネントに接続
するか、あるいは電子コンポーネント側に予め形成して
おいて先端構造１２４とろう接やはんだ付けなどにより
片持ち式に接続する。
【００１４】図２３に、特開２０００−３２３６２８号
公報に記載された半導体装置を示す。これは、半導体素
子１２７の表面のパッシベーション膜１２８上に１層以
上の樹脂層１２９を設け、樹脂層１２９の内部や表面に
半導体素子電極部１３０に接続された所望形状の導体層
１３１を有している。パッシベーション１２８上の樹脂
層１２９の形成には、感光性樹脂を用いたフォトリソグ
ラフィ技術、スクリーン印刷法、レーザー加工などの方
法を用いる。
【００１５】更にこの装置に類似した半導体装置構造と
しては、特開２００１−２４０２１、特開２０００−３
２３６０５、特開２０００−３２３６０４に示されるよ
うに、配線導体路の一部にマルテンサイト相変態を起こ
す合金を介在させたもの、多孔性樹脂を用いたもの、熱
応力異方性を示す材料を樹脂層に設けたものなどが知ら
れている。
【００１６】
【発明が解決しようとする課題】このように熱応力を緩
和するため、応力緩和機能を持った半導体装置やその製
造方法が提案されているが、１つの問題として導体接続
部の形状の制御性がある。一般的な半導体パッケージに
おいて、半導体チップとプラスティック基板の間では熱
膨張率差によって相対的な位置が数十μｍ程度ずれる。
そのような大きなずれを吸収するためには、導体接続部
が変形してそれらのずれを許容することが必要である。
【００１７】このような点を考慮した場合、導体接続部
を平面状に形成してそれをしならせるという方法では、
屈曲、湾曲構造をもつものに比べて応力緩和の効果が不
十分である。そのため屈曲部、湾曲部を持たない接続方
法では、応力緩和の効果を持たせるために別途応力を緩
和する要素を作製する必要が出てきてしまう。
【００１８】また、電極パッドがエリアアレイに狭ピッ
チで配列した半導体チップと回路基板を接続したり、導
体接続部の形成、接続を一括で行うことは、パッケージ
の高密度化、低コスト化に有利である。そのため、応力
緩和構造を設ける上では導体接続部分が狭ピッチで一括
形成できることが求められている。
【００１９】しかしたとえばワイヤコアでばね性を持つ
接続部を作製する方法では、接続部の一括形成が困難で
あるばかりだけでなく、微小なバネを狭ピッチで作製す
るのは技術的に困難である。
【００２０】一方、導体接続部を形成してからそれを変
形させるという方法では、導電性接続部の形状を正確に
制御するのが困難であり、さらには変形させる時にパッ
ドや接続部に余計な負担が加わってしまうことがある。
【００２１】さらに製造工程においてアンダーエッチン
グを利用する場合は、エッチング時間について厳密な制
御が必要であり、また接続部の形状に制限が加わるなど
の問題点が生じる。この他にもエッチングを使用する場
合には、接続部の作製時に用いる犠牲層となる材料と、
接続部となる材料との間に化学的性質の差を持たせなけ
ればならないという制約があり、犠牲層と接続部の材料
の組み合わせに制限を加えてしまう。例えば導電性接続
部に、複数の機能を持たせようとして多層構造にするこ
とがあるが、エッチングを行う場合はその材料の選択の
幅が制限されてしまう。
【００２２】一方、応力緩和樹脂を形成した上に導体部
分を作製する方法では、樹脂形成時におけるテーパー部
分の形状制御が一部行われており、例えば、フォトリソ
グラフィー技術やレーザー加工を用いた場合は導体接続
部の形状をある程度規定できる。
【００２３】しかしこの方法では感光性を持った樹脂
や、デスミア処理が必要になってしまう。また、基本的
に導電性のない樹脂上に導体層を形成するため、蒸着や
スパッタなどの工程が必要になるが、これらの成膜方法
は一般に段差部へのステップカバレージに問題があり、
特にテーパー角度によっては接続信頼性が低くなる傾向
にある。それに加えて導電性接続部を形成する前に応力
緩和樹脂を形成する場合は、導電接続層の作製プロセス
に整合した樹脂材料を選択しなければならないため、材
料が限られてしまうという問題がある。
【００２４】本発明は、上記課題を解決することを目的
とする。
【００２５】
【課題を解決するための手段】本発明では、上記課題を
解決するため、つぎのように半導体装置、およびその製
造方法を構成した。
【００２６】半導体チップとそれに対向する回路基板の
電極パッド同士が、導電性接続部により接続され、かつ
前記半導体チップと前記回路基板の間に絶縁性封止剤が
充填されている半導体装置において、前記導電性接続部
は、弾性材料からなり、前記導電性接続部の少なくとも
１つが、前記半導体チップの能動面に対して平行な方向
から見た場合に、２以上の屈曲部、あるいは湾曲部を含
み、かつ前記絶縁性封止剤は弾性材料からなることを特
徴とする半導体装置。表面に所定の凹凸を有する加工基
板を作製し、該加工基板の前記表面上に前記凹凸に沿っ
て所定の形状の導電性接続部を金属膜により形成し、前
記導電性接続部の一端を一方の電極部に接続させ、該導
電性接続部から前記加工基板を除去した後、前記導電性
接続部の他端を他方の電極部に接続させ、前記一方の電
極部と前記他方の電極部とを前記導電性接続部により接
続させたことを特徴とする電極間の接続方法。このよう
に表面を精密に微細加工された加工基板とパターニング
技術により、形状を厳密に制御した微小な導電性接続部
の形成が可能であり、エリアアレイに端子が狭ピッチで
配列しているようなものにも、変形可能な微小接続部の
形成が容易である。なおここでいう形状制御の容易性と
いうのは具体的には、屈曲形状における屈曲角度、湾曲
形状における曲率半径など、導電性接続部の三次元的形
状を比較的自由に設計可能であることを意味している。
特に金属基板を機械加工した場合は、テーパー角度を誤
差１度以内、曲率半径を誤差５μｍ以内の範囲で厳密に
形状を制御することができる。
【００２７】なおここで屈曲とは、例えば図２４（ａ）
に示すように、ある一本の線がある測定可能な角度α、
βを持って折れ曲がった形状になっていることを意味す
る。一方、湾曲とは図２４（ｂ）に示すようにある一本
の線が明確な角度を持たずに、たわんだように曲がった
形状になっていることを意味する。このとき湾曲部の曲
率半径はＲとなっている。
【００２８】更に導体接続部の形状としては、複数の屈
曲部や、湾曲部を有する形状が望ましい。半導体装置の
接続部において、それらの屈曲部が直角やそれ以下の角
度で折れ曲がっていると、折れ曲がった部分に力が集中
しその部位が破断しやすくなるため、できるだけ直角以
下の角度で折れ曲がった部分を持たない形状であること
が望ましく、その屈曲角度は９５度〜１７０度程度であ
ることが望ましい。特に導体接続部が１２０度以下の角
度で屈曲した形状の場合には、適度な曲率半径を持つよ
うな湾曲形状にするなど、応力が角部に集中しないよう
にする工夫が必要であり、このときの曲率半径は導体接
続部の幅、または厚さに対して２０％以上であることが
望ましい。屈曲部の屈曲角度αと湾曲部の曲率半径Ｒ
は、高密度実装、及び導体接続部に熱応力が加わった際
の導体接続部の角部への負担を考慮すると、１２０度≦
α≦１５０度、５０％≦Ｒ≦２００％であれば最良であ
る。
【００２９】このことは応力緩和と高密度実装を実現す
るという目的の上で、所望の形状の接続部を形成できる
点において優れており、特に四箇所以上の屈曲部、湾曲
部を有するような複雑な形状の導電性接続部を作製する
場合においては従来方法に比べて形状制御がはるかに容
易である。また導電性接続部は高さ方向と平面方向の両
方に屈曲、湾曲構造を作製することが可能であり、導電
性接続部単独で効果的に三次元的な熱応力を吸収するこ
とができる。
【００３０】また本発明においては、屈曲、湾曲した形
状の導電性接続部をそのままの形状で接続し使用できる
ので、半導体素子や回路基板のパッド、あるいは接続部
自体に余計な負担がかからない。
【００３１】更に、通常の方法で屈曲部や湾曲部を有す
る接続部を作製しようとすると、製造方法が複雑になり
工程数が増大してしまうが、本発明の方法では加工基板
を用いていることにより、加工基板上に直接屈曲部や湾
曲部を有する導電性接続部の作製が可能であり、従来の
製造方法と比べても工程数が多くならない。
【００３２】更にこの製造方法は、導電性接続部をメッ
キなどで堆積させており、導電性接続部を作製する際に
アンダーエッチング工程を含まない。そのため導電性接
続部の形状に制約がなく、材料の選択も自由であり多層
構造の導電性接続部を容易に作製できる。
【００３３】また、加工基板は基本的に金属等の導体が
使用可能であるので、段差やテーパーがある部分へのめ
っき膜のつきまわり性も比較的良く、段差やテーパー角
度に大きな影響を受けることなく、導体接続部を形成可
能である。
【００３４】また、導体接続部を封止する絶縁性弾性樹
脂は導体接続部を形成した後に塗布、充填するので、予
め樹脂を供給しておく方法に比べて、樹脂材料の選択の
自由度が高い。そのため絶縁性弾性樹脂を選択する上で
一般的に市販されている５００ＭＰａ以下の低弾性率樹
脂を容易に適用することができる。
【００３５】更に本発明は、薄膜形成方法により一括し
てばね構造体を形成することから、端子数の多い半導体
装置に対しても一括して形成することが可能である。
【００３６】以上のように、本発明では微小で変形可能
な導電性接続部を多数作製可能であり、高密度実装され
た半導体装置の接続信頼性を高くすることができる。
【００３７】
【発明の実施の形態】本発明にかかる半導体装置、およ
びその製造方法の一実施形態について説明する。
【００３８】（第１の実施形態）図１（ａ）〜（ｉ）
に、半導体チップ上にエリアアレイ状に端子がある半導
体装置の製造方法を示す。まず図１（ａ）に示すよう
に、表面に凹凸を有する加工基板１を作製する。加工基
板１は、ステンレス等の金属製で、図２に示すように、
上面から見た場合に溝３１が一方向に加工されている。
また加工基板１には、半導体チップや回路基板の電極パ
ッドに対応した位置に溝や非貫通穴、突起等が形成され
ている。加工基板１の材質としては、ステンレスのほ
か、銅、ニッケル、アルミニウム、マグネシウム、鉄、
白金、金、及びそれらの合金等や、シリコン、有機樹脂
材料、セラミックスなどが挙げられる。中でも金属製基
板は一般的に凹凸形状の加工が比較的容易で、かつこの
後の導電性接続部を形成する工程において、電解めっき
のための給電層が不用であり、給電層の付与工程の短
縮、低コスト化が可能であるので望ましい。また導電性
を持たない材質の場合は、表面に導電性物質等の形成を
行う。
【００３９】次に図１（ｂ）に示すように、加工基板１
上にレジスト２を形成する。レジスト２は、液状フォト
レジストのスピンコート、あるいはドライフィルムレジ
ストのラミネートなどの方法で形成する。続いて図１
（ｃ）に示すようにレジスト２の露光、現像により導体
部分となるパターニングを行う。レジストパターンは、
導電性弾性体３が屈曲部、湾曲部を持つように形成す
る。このとき屈曲部、湾曲部の数が多い方が熱応力を吸
収しやすくなるので、少なくとも２つの屈曲部、湾曲部
を持つように加工基板１上にレジストパターンを形成す
る。また屈曲部、湾曲部が４つ以上であればなお望まし
い。図２に、導電性接続部３を示す。
【００４０】さらに電解めっきにより図１（ｄ）に示す
ように導電性接続部３となる金属層を形成する。なお導
電性接続部３は、電解めっきの他、無電解めっき、スパ
ッタリング、蒸着、ＣＶＤ、イオンプレーティング等に
より作製可能であるが、厚付けの容易さやコストを考慮
すると電解めっきが望ましい。
【００４１】導電性接続部３は、１層以上の導電性金属
の層構成となっている。導電性接続部３となる金属層と
しては、ニッケル、鉄、コバルト、白金、ロジウム、パ
ラジウム、金、銀、銅、アルミ等やそれらを主成分とす
る合金が挙げられる。機械的強度や電気的特性、コスト
を考えると、ＮｉやＣｕを主体とした構成であることが
望ましい。更に、導電性接続部３の形成工程で、導電性
接続部３の最上面層をＡｕで表面処理しておくと、導電
性接続部３を後述する半導体チップ４に接続させる工程
でＡｕ／Ａｕ熱圧着や半田接合が容易である。
【００４２】導電性接続部３を成膜した後、図１（ｅ）
に示すようにレジストを有機溶剤等にて除去し、図１
（ｆ）に示すようにこの導電性接続部３の一端である接
触端子部を半導体チップ４の電極パッド５に接続する。
接続は、導電性接続部３をそのままの状態で、いわば転
写するように行う。なお接続する前に予め半導体チップ
４の電極パッド５上にＡｕあるいはＳｎＰｂ、ＳｎＡ
ｇ、ＳｎＣｕ、ＳｎＡｇＣｕ、ＳｎＢｉ、ＳｎＺｎ、Ｓ
ｎＺｎＢｉ、ＳｎＩｎ、あるいはそれらを主成分とする
合金等の金属バンプ６を作製しておく。導電性接続部３
は、金属バンプ６と接続する。金属バンプ６の形成方法
としては、スタッドバンプ、あるいは無電解めっき、電
解めっき、ボール転写、印刷法等が考えられる。
【００４３】次に、図１（ｇ）に示すように加工基板１
を除去し、導電性接続部３の他端を図１（ｈ）に示すよ
うに回路基板７上の電極パッド８と導電性の金属バンブ
９で接続する。なお回路基板７上の電極パッド８上に
は、半田ボールやペーストを供給しておき、リフローに
より接続を行うことが簡便な方法であり望ましい。
【００４４】最後に図１（ｉ）に示すように半導体チッ
プ４と回路基板７間に絶縁性樹脂１０を充填する。充填
する絶縁性樹脂１０としては、例えばエポキシ系、アク
リル系、ポリイミド系、ウレタン系、ポリエステル系、
ビスマルイミド系、スチレン系、ポリ塩化ビニル系、ナ
イロン系、ポリエチレン系、ポリプロピレン系、酸無水
物系などの有機系絶縁性樹脂、あるいはシリコーン樹
脂、フッ素シリコーン樹脂系の有機・無機複合絶縁性樹
脂等が挙げられる。５００ＭＰａ以下の低弾性率の樹脂
が望ましいが、それ以上の材料であってもよい。
【００４５】これにより、任意の形状の導電性接続部３
を形成し、半導体チップ４と回路基板７の間に導電性接
続部３を屈曲等のための力を加えることなく確実に設け
ることができる。
【００４６】（第２の実施の形態）図３（ａ）〜（ｉ）
は、図４に示すように半導体チップ上にペリフェラル状
に導電性接続部３を有する半導体装置の製造方法であ
る。
【００４７】この導電性接続部３は、形状、配置個所が
第１の実施形態と異なるのみで、製造方法はほぼ同一で
ある。このようにして、ペリフェラル状に導電性接続部
３を有する半導体装置を製造してもよい。
【００４８】（第３の実施の形態）図５（ａ）〜（ｄ）
に、半導体装置の第３の製造方法を示す。
【００４９】図１及び図３の半導体装置の製造方法と異
なる点は、図１（ａ）〜（ｅ）及び図３（ａ）〜（ｅ）
のようにして導電性接続部３を加工基板１上に作製する
までは同一であるが、その後導電性接続部３を半導体チ
ップ４に接続（転写）するのではなく、図５（ａ）に示
すように回路基板７に接続している点が異なっている。
なお接続前に予め回路基板７の電極パッド８上にＡｕあ
るいはＳｎＰｂ、ＳｎＡｇ、ＳｎＣｕ、ＳｎＡｇＣｕ、
ＳｎＢｉ、ＳｎＺｎ、ＳｎＺｎＢｉ、ＳｎＩｎ、あるい
はそれらを主成分とする合金等の金属バンプ９を作製し
ておくことは同じである。続いて図５（ｂ）に示すよう
に加工基板１を物理的、あるいはエッチング等により除
去する。その後図５（ｃ）に示すように、半導体チップ
４の電極パッド５と回路基板７に転写された導電性接続
部３とを接続する。なお接続前に予め半導体チップ４の
電極パッド５上にＡｕあるいはＳｎＰｂ、ＳｎＡｇ、Ｓ
ｎＣｕ、ＳｎＡｇＣｕ、ＳｎＢｉ、ＳｎＺｎ、ＳｎＺｎ
Ｂｉ、ＳｎＩｎ、あるいはそれらを主成分とする合金等
の金属バンプ６を作製しておく。バンプ形成方法も上記
実施形態と同じである。最後に図５（ｄ）に示すよう
に、半導体チップ４と回路基板７間に絶縁性樹脂１０を
封入する。
【００５０】（第４の実施の形態）図６（ａ）〜（ｅ）
に、本発明の半導体装置の別の製造方法を示す。
【００５１】この製造方法は、まず図１（ａ）〜（ｅ）
または図３（ａ）〜（ｅ）のようにして導電性接続部３
を加工基板１上に作製した後、図６（ａ）に示すように
加工基板１上に絶縁性樹脂を充填して絶縁性封止部１０
で導電性接続部３の周囲を被覆し、その表面の研磨して
導電性接続部３の最上の表面を露出させる。その後図６
（ｂ）に示すように半導体チップ４の電極パッド５上に
接続する。なお接続前に予め半導体チップ４の電極パッ
ド５上にＡｕあるいはＳｎＰｂ、ＳｎＡｇ、ＳｎＣｕ、
ＳｎＡｇＣｕ、ＳｎＢｉ、ＳｎＺｎ、ＳｎＺｎＢｉ、Ｓ
ｎＩｎ、あるいはそれらを主成分とする合金等の金属バ
ンプ６を作製しておく。バンプは、上記例と同様にして
形成する。
【００５２】続いて図６（ｃ）に示すように加工基板を
物理的、あるいはエッチング等により除去し、さらに図
６（ｄ）に示すように回路基板７の電極パッド８上に形
成されたＡｕあるいはＳｎＰｂ、ＳｎＡｇ、ＳｎＣｕ、
ＳｎＡｇＣｕ、ＳｎＢｉ、ＳｎＺｎ、ＳｎＺｎＢｉ、Ｓ
ｎＩｎ、あるいはそれらを主成分とする合金等の金属バ
ンプ９に接続する。最後に図６（ｅ）に示すように隙間
に対して絶縁性封止部１０を形成する。
【００５３】（第５の実施の形態）図７（ａ）〜（ｅ）
に、他の製造方法を示す。この製造方法は、図６に示し
た製造方法と類似しているが、導電性接続部３の周囲を
絶縁性封止部１０で被覆する工程が、導電性接続部３を
半導体チップ４に転写した後の工程となっている点が異
なっている。
【００５４】まず図７（ａ）に示すように半導体チップ
４に導電性接続部３を転写し、図７（ｂ）に示すように
加工基板１を除去する。その後図７（ｃ）に示すよう
に、導電性接続部３の周囲を樹脂で被覆し表面の研磨を
行うことにより導電性接続部３の最表面を露出させる。
さらに図７（ｄ）に示すように回路基板７の電極パッド
８上に形成された金属バンプ９に接続する。最後に図７
（ｅ）に示すように隙間に対して絶縁性封止部１０を封
入する。
【００５５】（第６の実施の形態）図８（ａ）〜（ｆ）
に、加工基板の材料に非導電性材料を用いた場合の製造
方法について示す。この例は、加工基板１の材料とし
て、シリコンや有機樹脂基板、セラミックスなど非導電
性材料を基板に用いた。非導電性材料としては、導電性
の付与のためのスパッタや無電解めっきなど表面処理が
可能な材料であればよい。
【００５６】まず図８（ａ）に示すように加工基板１上
にスパッタリング、真空蒸着、無電解めっき、ＣＶＤ、
イオンプレーティング等の薄膜形成手段により導電層１
１を形成する。次に図８（ｂ）に示すようにこの加工基
板１上にレジスト２を形成する。続いて図８（ｃ）に示
すようにレジスト２の露光、現像により導体部分のパタ
ーニングを行い、さらに電解めっきにより図８（ｄ）に
示すように導電性接続部３となる金属層の形成を行う。
導電性接続部３として形成する導電性金属は少なくとも
１層以上の層構成となっている。
【００５７】導電性接続部３となる金属層としては、ニ
ッケル、鉄、コバルト、白金、ロジウム、パラジウム、
金、銀、銅、アルミ等やそれらを主成分とする合金が挙
げられる。機械的強度や電気的特性、コストを考えて、
ＮｉやＣｕを主体とした構成であることが望ましい。な
お、この後の導電性接続部３を半導体チップに転写する
工程でＡｕ／Ａｕ熱圧着や半田接合する場合は、導電性
接続部形成工程で導電性接続部３の最上面層をＡｕで表
面処理しておくと取り扱いが容易である。
【００５８】導電性接続部３を成膜した後、図８（ｅ）
に示すようにレジストを有機溶剤等にて除去する。レジ
スト除去後には図８（ｆ）に示すように、不要な導電層
１１をエッチングにより除去する。このようにして作製
した導電性接続部３は、図１、図３、図５、図６、図７
で示したいずれの製造方法にても使用できる。
【００５９】（第７の実施の形態）図１、図３、図５、
図６、図７の製造方法において、導電性接続部３の形成
には電解めっきだけでなく、スパッタリング、真空蒸
着、無電解めっき、イオンプレーティング、ＣＶＤ等を
用いて作製することも可能である。電解めっきを行う場
合には加工基板１が導電性を持っていることが不可欠で
あるが、電解めっき以外の成膜方法を用いる場合は基板
が導電性を持たなくても成膜が可能である。従ってシリ
コン、有機樹脂材料、セラミックスなどの基板材料も使
用することが可能である。なお、スパッタリングのよう
に基板全面に成膜される場合には、リフトオフ法を用い
て導電性接続部３を形成する。
【００６０】（第８の実施の形態）導電性接続部を作製
するための加工基板１の作製方法としては、ドリルや刃
による切削加工、砥石による研削、研磨などが考えられ
る。基板１２の溝加工としては、図９（ａ）に示すよう
に溝形状の制御性、精度を考えると砥石１３による加工
が良い。砥石の形状を変えることでテーパー角度を１度
以内、角部の曲率半径を ５μｍ以内の誤差で厳密に制
御することが可能である。
【００６１】このとき作製する加工形状は完成する導電
性接続部３の形状となることから、この形状を制御する
ことで所望の導電性接続部の形状を作製できる。この導
電性接続部は屈曲部、あるいは湾曲部を含む形状となる
が、加工基板上の凹んだ部分は、特にめっき膜厚が薄く
なる可能性があることから、図９（ｂ）の溝のテーパー
角度αや、図９（ｃ）に示す溝の断面形状の曲率半径Ｒ
が重要となる。αやＲの値が小さすぎると応力が加わっ
た場合の導電性接続部の破断の原因となりやすいので、
応力を考えた場合にαは９５度以上、Ｒはその後形成す
る導電性接続部の厚さと幅の小さい方の値の２０％以上
で、可能な限り大きいことが望ましい。ただしその一方
で、αやＲの値が大きすぎると、溝のピッチが大きくな
るため、狭ピッチ化が困難で、高密度実装に適さなくな
ってしまう。そのため最適値は、αが１２０度〜１５０
度、Ｒは導電性接続部の厚さと幅のいずれか小さい方の
値の５０％〜２００％である。
【００６２】（第９の実施の形態）比較的容易に穴加工
や溝加工ができる方法としては、エッチング、レーザー
加工、形彫放電加工、ワイヤ放電加工が考えられる。図
１０（ａ）に示すように加工をしない部分にレジスト１
４を被覆し、基板１２に対してハーフエッチングを行う
ことも考えられる。またシリコンを基板１２として用い
る場合は、シリコンの異方性エッチングが精密な加工基
板作製方法として利用できる。シリコンの酸化膜上に所
望の加工形状のレジストパターンを施し、フッ酸でパタ
ーン部分のシリコン酸化膜を除去する。そして図１０
（ｂ）に示すようにパターン以外の残ったシリコン酸化
膜１５を保護層として、アルカリエッチャントにより基
板１２に対し異方性エッチングする。この方法によれば
エッチング時間により溝や穴の深さを制御することが可
能であり、溝形状、穴形状のいずれの形状も作製でき
る。
【００６３】（第１０の実施の形態）図１１（ａ）〜
（ｄ）に、半導体チップの能動面に対して平行な方向か
ら見た場合に、導電性接続部３をいろいろな形状で作製
した例を示す。
【００６４】図１１（ａ）は、導電性接続部３を主に湾
曲部からなる形状で作製しエリアアレイで配列させた半
導体装置である。このときに用いる加工基板１の構造と
導電性接続部３のレジストパターンの一例を図１２
（ａ）に示す。
【００６５】図１１（ｂ）は、導電性接続部３の形状を
屈曲部、もしくは湾曲部を２つ有するだけの簡単な形状
で作製し、エリアアレイで配列させた半導体装置であ
る。このときに用いる加工基板１の構造と導電性接続部
３のレジストパターンの一例を図１２（ｂ）、（ｃ）に
示す。
【００６６】図１１（ｃ）は導電性接続部３の形状を螺
旋形状で作製し、エリアアレイで配列させた半導体装置
である。このとき用いる加工基板１の構造と導電性接続
部３のレジストパターンの一例を図１２（ｄ）に示す。
【００６７】図１１（ｄ）は導電性接続部３の形状を屈
曲部、もしくは湾曲部を２つ有するだけの簡単な形状で
作成し、ペリフェラルで配列させた半導体装置である。
このときに用いる加工基板１の構造と導電性接続部３の
レジストパターンの一例を図１２（ｅ）に示す。
【００６８】加工基板１の加工溝及び加工穴と、導電性
接続部３の端子の位置の関係は、基本的には一端が加工
基板の最上面にあり、他端が加工基板の最下面に位置し
ている。両者の高さの位置が異なっていれば製造上問題
はないが、この配置が最も効率がよい。なお、導電性接
続部３の一端は半導体チップの電極パッド位置に対応
し、他端は回路基板の電極パッド位置に対応している。
両端子をつなぐ配線は、他の配線や端子と接触しないこ
とが条件である。
【００６９】（第１１の実施の形態）図１３（ａ）〜
（ｇ）は、半導体装置を半導体チップ４の能動面に対し
て垂直方向から見た場合の図である。導電性接続部３の
形状や方向は、レジストパターンにより半導体装置上に
任意に作製することが可能である。
【００７０】図１３（ａ）は導電性接続部３が直線形状
になっている半導体装置であり、本発明による導電性接
続部３を用いた場合、最も高密度実装に適している。
【００７１】図１３（ｂ）、（ｃ）は、導電性接続部３
がそれぞれＵ字状、Ｚ字状になっている半導体装置を示
している。導電性接続部３の形状を１つ以上の屈曲部、
湾曲部を有する構造にすることで、直線形状に比べて自
由度を大きくすることが可能であり、大きな応力緩和効
果を付与することが可能である。これらの形状では半導
体チップの能動面に対して平面方向、垂直方向いずれの
方向にも導電性接続部が屈曲、あるいは湾曲しており、
特に三次元的に発生する応力に対して効果が大きい。
【００７２】図１３（ｄ）は、半導体チップ４の中心に
対して放射線状方向に延びる方向に導電性接続部３を設
置した半導体装置であり、半導体チップ４の接続端子５
がいずれもエリアアレイに端子が存在している。通常、
熱応力は半導体チップ４と回路基板７との熱膨張係数の
差により発生するが、その熱膨張率差の影響は半導体チ
ップ４の中心位置に対して離れるほど大きくなり、発生
する応力の方向は半導体チップ４の中心とその電極パッ
ド５の位置を結ぶ直線とほぼ一致する。
【００７３】したがって、図１３（ｄ）に示したように
半導体チップ４の中心と各電極パッド５を結ぶ直線方向
に変形するように導電性弾性体３を配置する構造が最も
望ましい。なおこのとき、この導電性接続部３は半導体
チップの中心部よりも離れた位置にある導電性接続部３
の方が、半導体チップの中心部に近い位置にある導電性
接続部３よりも全長が長い方が、さらに望ましい。また
この場合、導電性接続部３の形状を直線形状から、図１
３（ｅ）に示すように屈曲、湾曲している形状にするこ
とで、さらに大きな効果が得られる。なお電極パッドが
半導体チップ４上に均一に存在しない場合は、半導体チ
ップ４の全電極パッドを均一な質点とした場合の重心
と、各電極パッドを結ぶ直線方向に弾性変形するように
導電性接続部３を設置すると望ましいこともある。
【００７４】一方、半導体チップ４の接続パッド５がペ
リフェラルに端子が存在している場合、図１３（ｆ）に
示すように導電性接続部３が２箇所で屈曲、湾曲した半
導体装置、図１３（ｇ）に示すように導電性接続部３が
直線形状になっている半導体装置が考えられる。
【００７５】なお、導電性接続部３を半導体装置の能動
面に対して垂直な方向から見た場合も、角部が存在する
と機械的な力が加わった場合に破断しやすくなるので、
なるべく鋭角となる形状は避け、湾曲形状にすることが
望ましい。さらに図１３（ｆ）、図１３（ｇ）における
導電性接続部３は、図１３（ｄ）と同様の理由で、放射
線状に伸びるように設置することも考えられる。
【００７６】なお、半導体装置内に存在するこれらの複
数の導電性接続部３の形状は、半導体チップ４の能動面
に対して垂直方向から見た場合に、マスクパターンを変
化させることで、その形状や設置されている方向を互い
に一部、あるいは全て異なるようにすることも可能であ
る。
【００７７】（第１２の実施の形態）図１４（ａ）、
（ｂ）はそれぞれ半導体装置を半導体チップ１の能動面
に対して平面方向から見た場合の図である。図１４
（ａ）は、導電性接続部３が半導体チップの中心部から
外周方向に伸びている半導体装置を示している。また図
１４（ｂ）は導電性接続部３が互い違いの向きで伸びて
いる半導体装置を示している。
【００７８】このように導電性接続部３の向きを各電極
パッドごとに変えることにより、パッドの配置が自由に
でき、かつ半導体チップを支える導電性接続部３の全体
的なバランスを良好にできる。
【００７９】なお、半導体装置内の導電性接続部の形状
は、半導体チップの能動面に対して平面方向から見た場
合に、加工基板１の加工形状やマスクパターン変えるこ
とで、その形状や設置されている方向を互いに一部、あ
るいは全て異なるようにできる。
【００８０】（第１３の実施の形態）図１５（ａ）〜
（ｃ）に、半導体装置の他の構造を示す。これら図に示
すように半導体チップの能動面に対して平行な方向から
見た場合、半導体チップ４の電極パッド５上に設置され
た導電性接続部３が、回路基板７の電極パッド８に対し
て接続部が２点以上となっている。
【００８１】図１５（ａ）は、回路基板７の電極パッド
８に対する接続部が２点である半導体装置、図１５
（ｂ）は回路基板７の電極パッド８に対する接続部が３
点である半導体装置を示す。導電性接続部３の足の数を
増やすことにより半導体チップ４を支える個々の導電性
接続部３への負担を軽くすることが可能である。
【００８２】一方、図１５（ｃ）は、回路基板７に対す
る接続部が２点である半導体装置について示している。
この半導体装置の場合、導電性接続部３は機械的には回
路基板７と２点で接続しているが、半導体チップ４の電
極パッド５と回路基板７の電極パッド８が電気的には１
本で接続されている。電気的に接続されていないもう一
方の導電性接続部３の一端は、接着剤１８により回路基
板７に固定されている。この接着剤１８は回路基板７と
導電性接続部３を接続できるものであればよい。この半
導体装置の構造は、半導体チップ４の電極パッド５と回
路基板７の電極パッドが１つの導電性接続部３により接
続された状態において、導電性接続部３への機械的負担
を軽減する効果がある。
【００８３】（第１４の実施の形態）図１６は、導電性
接続部３と半田バンプを併用した半導体装置について示
す。この構造では、比較的応力の影響が小さい半導体チ
ップ４の中心部は高密度実装が可能な半田バンプを１９
を用い、応力が加わりやすい外周部に本発明にかかる導
電性接続部３を用いている。この半導体装置では、高密
度実装と応力緩和の両方を実現することができる。なお
半田バンプ１９の部分はスタッドバンプやめっきバンプ
などで代用することも可能である。
【００８４】（第１５の実施の形態）図１７（ａ）〜
（ｃ）は、導電性接続部３の層構造を示す図である。導
電性接続部３は、図１７（ａ）に示すように１種類の金
属２０からなる一層構造のほか、図１７（ｂ）、（ｃ）
に示すように金属２１と金属２０と金属２１という層構
造や、金属２２と金属２０と金属２１という二層以上の
構造としてもよい。なおここでいう金属は合金であって
も構わない。具体的にはＣｕ／Ａｕ、Ｎｉ／Ａｕ、Ａｕ
／Ｎｉ／Ａｕ、Ｃｕ／Ｎｉ／Ａｕ、Ｃｕ／Ｎｉ／Ｃｕな
どの層構造が考えられる。
【００８５】（第１６の実施の形態）加工基板１と導電
性接続部３の剥離性は、両者の材質によって異なる。組
み合わせによっては剥離が困難な場合があり、その場合
には離型層を使用する。これにより加工基板１と導電性
接続部３を剥離することが望ましい。離型層としては、
フッ素樹脂、例えばＰＴＦＥ（四フッ化エチレン樹
脂）、ＰＦＡ（四フッ化エチレン・パーフルオロアルコ
キシエチレン共重合体樹脂）、ＦＥＰ（四フッ化エチレ
ン・六フッ化プロピレン共重合体樹脂）や、それらの粒
子を分散して含んだ無電解Ｎｉめっき膜、あるいは、黒
鉛、窒化ホウ素、アルミニウムを主成分としたものがあ
る。その他には、素地金属や導電性弾性体３との剥離が
容易な金属や合金も離型層として使用が可能である。
【００８６】離型層は加工基板１上に予め形成しておく
ことで導電性接続部３の剥離を容易にする。離型層が金
属、黒鉛、あるいは離型剤を分散させた金属膜などの導
電性材料の場合は、離型層上に直接導電性接続部３の形
成が可能である。一方、フッ素樹脂材料などからなる非
導電性の離型剤を離型層に用いた場合は、図８に示した
製造方法と同様に、まず基板上の非導電性離型層上にス
パッタリングや無電解めっき、蒸着、ＣＶＤ、イオンプ
レーティング等により給電層を形成してから、導電性接
続部３を形成する。このようにして作製した導電性接続
部３は図１、図３、図５、図６、図７に示したいずれの
製造方法にも使用できる。
【００８７】
【発明の効果】本発明の半導体装置、およびその製造方
法では、半導体チップと回路基板の接続に屈曲部、湾曲
部を有する導電性接続部と絶縁性封止部を用いているの
で、柔軟に熱応力を緩和することができ、バンプへの応
力集中による接続信頼性の低下を抑制することができ
る。
【００８８】本発明の製造方法によれば加工基板を用い
ることにより、簡単な工程で三次元的に比較的自由な形
状の導電性接続部が形成できる。さらにフォトリソグラ
フィー等を利用した精密パターニング技術により微小な
導電性接続部を狭ピッチで大面積に一括形成出来ること
から、高密度実装においても信頼性の高い接続が実現で
き、量産性にも優れている。
【００８９】
【図面の簡単な説明】
【図１】本発明の第１実施形態にかかる半導体装置の製
造方法を示す図である。
【図２】本発明の第１実施形態で用いられている加工基
板を示す図である。
【図３】本発明の第２実施形態にかかる半導体装置の製
造方法を示す図である。
【図４】本発明の第２実施形態で用いられている加工基
板の断面図を示す図である。
【図５】本発明の第３実施形態の製造方法を示す図であ
る。
【図６】本発明の第４実施形態の製造方法を示す図であ
る。
【図７】本発明の第５実施形態の製造方法を示す図であ
る。
【図８】本発明の第６実施形態の製造方法を示す図であ
る。
【図９】本発明の第８実施形態の基板加工を示す図であ
る。
【図１０】本発明の第９実施形態の基板加工を示す図で
ある。
【図１１】本発明の第１０実施形態にかかる半導体装置
を示す図である。
【図１２】本発明の第１０実施形態にかかる半導体装置
の製造に用いる加工基板を示す図である。
【図１３】本発明の第１１実施形態にかかる半導体装置
を示す図である。
【図１４】本発明の第１２実施形態にかかる半導体装置
を示す図である。
【図１５】本発明の第１３実施形態にかかる半導体装置
を示す図である。
【図１６】本発明の第１４実施形態にかかる半導体装置
を示す図である。
【図１７】本発明の第１５実施形態の導電性接続部の構
造を示す図である。
【図１８】従来技術による実施形態を示す図である。
【図１９】従来技術による実施形態を示す図である。
【図２０】従来技術による実施形態を示す図である。
【図２１】従来技術による実施形態を示す図である。
【図２２】従来技術による実施形態を示す図である。
【図２３】従来技術による実施形態を示す図である。
【図２４】屈曲形状、湾曲形状を示す模式図である。
【符号の説明】
１ 加工基板 ２ レジスト ３ 導電性接続部 ４ 半導体チップ ５ 半導体チップ上の電極パッド ６ 半導体チップ上の金属バンプ ７ 回路基板 ８ 回路基板上の電極パッド ９ 回路基板上の金属バンプ １０ 絶縁性封止部 １１ 金属膜 １２ 基板 １３ 砥石 １４ レジスト １５ シリコン酸化膜 １６ 電極パッド １７ 半田バンプ １８ 接合剤 １９ 半田バンプ ２０ 金属膜Ａ ２１ 金属膜Ｂ ２２ 金属膜Ｃ １０１ 半導体素子 １０２ 電極パッド １０３ 半田バンプ １０４ 封止樹脂 １０５ 電極パッド １０６ キャリア基板 １０７ 電極パッド １０８ 半田バンプ １０９ 電極パッド １１０ 実装基板 １１１ 第１要素 １１２ 膨出部 １１３ 膨出部 １１４ リード １１５ 先端部分 １１６ 接点 １１７ 第２要素 １１８ 金属層 １１９ レジスト １２０ 帯状部 １２１ 犠牲基板 １２２ 金属層 １２３ レジスト １２４ 先端構造 １２５ 相互接続要素 １２６ トレンチ １２７ 半導体素子 １２８ パッシベーション膜 １２９ 第１樹脂層 １３０ 電極部 １３１ 導体層 １３２ バンプ １３３ 第２樹脂層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 枦山 一郎 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 北城 栄 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5F044 KK02 LL01 LL13 NN07

Claims (46)

    【特許請求の範囲】
  1. 【請求項１】 表面に所定の凹凸を有する加工基板を作
    製し、該加工基板の前記表面上に前記凹凸に沿って所定
    の形状の導電性接続部を金属膜により形成し、前記導電
    性接続部の一端を一方の電極部に接続させ、該導電性接
    続部から前記加工基板を除去した後、前記導電性接続部
    の他端を他方の電極部に接続させ、前記一方の電極部と
    前記他方の電極部とを前記導電性接続部により接続させ
    たことを特徴とする電極間の接続方法。
  2. 【請求項２】 半導体チップと回路基板との間に弾性変
    形可能な導電性接続部を設けて両者を接続した半導体装
    置の製造方法において、 表面に所定の凹凸を有する加工基板を作製し、前記加工
    基板の前記表面に前記凹凸に沿って所定形状の導電性接
    続部を金属膜により形成し、前記導電性接続部の一端を
    半導体チップ、あるいは回路基板のいずれかの電極パッ
    ドに接続させ、前記導電性接続部から前記加工基板を除
    去し、前記導電性接続部の他端を回路基板、あるいは半
    導体チップのいずれかの電極パッドに接続させ、前記半
    導体チップと前記回路基板との間に絶縁性樹脂を封入し
    たことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 半導体チップと回路基板との間に弾性変
    形可能な導電性接続部を設けて両者を接続した半導体装
    置の製造方法において、 表面に所定の凹凸を有する加工基板を作製し、前記加工
    基板の前記表面に前記凹凸に沿って所定形状の導電性接
    続部を金属膜により形成し、前記加工基板上に絶縁性部
    材を設けて前記導電性接続部を前記絶縁性部材により被
    覆し、前記絶縁性部材の一部を研磨して前記導電性接続
    部の一端を露出させ、露出された前記導電性接続部の一
    端を半導体チップ、あるいは回路基板のいずれかの電極
    パッドに接続させ、前記導電性接続部から前記加工基板
    を除去し、前記導電性接続部の他端を回路基板、あるい
    は半導体チップのいずれかの電極パッドに接続させ、前
    記半導体チップと前記回路基板との間に絶縁性樹脂を封
    入したことを特徴とする半導体装置の製造方法。
  4. 【請求項４】 半導体チップと回路基板との間に弾性変
    形可能な導電性接続部を設けて両者を接続した半導体装
    置の製造方法において、 表面に所定の凹凸を有する加工基板を作製し、前記加工
    基板の前記表面に前記凹凸に沿って所定形状の導電性接
    続部を金属膜により形成し、前記導電性接続部の一端を
    半導体チップ、あるいは回路基板のいずれかの電極パッ
    ド上に接続させ、前記導電性接続部から前記加工基板を
    除去し、前記半導体チップ、あるいは回路基板上に絶縁
    性部材を設けて前記導電性接続部を前記絶縁性部材で被
    覆し、前記絶縁性部材の一部を研磨して導電性接続部の
    他端を露出させ、露出された前記導電性接続部の他端を
    回路基板、あるいは半導体チップのいずれかの電極パッ
    ドに接続させ、前記半導体チップと前記回路基板との間
    に絶縁性樹脂を封入したことを特徴とする半導体装置の
    製造方法。
  5. 【請求項５】 前記加工基板は、金属製であることを特
    徴とする請求項１〜４のいずれか１項に記載の半導体装
    置の製造方法。
  6. 【請求項６】 前記加工基板は、シリコン、有機樹脂材
    料、セラミックス等の非導電性材料からなることを特徴
    とする請求項１〜４のいずれか１項に記載の半導体装置
    の製造方法。
  7. 【請求項７】 前記加工基板の表面上には、所定の金属
    が被覆されていることを特徴とする請求項５、または６
    に記載の半導体装置の製造方法。
  8. 【請求項８】 前記加工基板は、切削、研削、研磨の少
    なくとも１つを用いて形成したことを特徴とする請求項
    １〜４のいずれか１項に記載の半導体装置の製造方法。
  9. 【請求項９】 前記加工基板は、エッチングを用いて形
    成したことを特徴とする請求項１〜４のいずれか１項に
    記載の半導体装置の製造方法。
  10. 【請求項１０】 前記加工基板は、レーザー加工、形彫
    放電加工、ワイヤ放電加工の少なくとも１つを用いたこ
    とを特徴とする請求項１〜４のいずれか１項に記載の半
    導体装置の製造方法。
  11. 【請求項１１】 前記加工基板は、マスター金型から複
    製された樹脂製基板、セラミックス製基板、あるいは金
    属製基板であることを特徴とする請求項１〜４のいずれ
    か１項に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記加工基板は、少なくとも前記導電
    性接続部との界面に離型層を有することを特徴とする請
    求項１〜４のいずれか１項に記載の半導体装置の製造方
    法。
  13. 【請求項１３】 前記加工基板上に、前記導電性接続部
    と接続される半導体チップの電極端子の配列に一致して
    溝、非貫通穴、突起のいずれかを設けたことを特徴とす
    る請求項１〜４のいずれか１項に記載の半導体装置の製
    造方法。
  14. 【請求項１４】 前記加工基板上に、前記導電性接続部
    と接続される回路基板の電極端子の配列に一致して溝、
    非貫通穴、突起のいずれかを設けたことを特徴とする請
    求項１〜４のいずれか１項に記載の半導体装置の製造方
    法。
  15. 【請求項１５】 前記加工基板上に設けられた溝、また
    は非貫通穴、または突起の断面形状のテーパー角度が９
    ５度〜１７０度であることを特徴とする請求項１〜４の
    いずれか１項に記載の半導体装置の製造方法。
  16. 【請求項１６】 前記加工基板上に設けられた溝、また
    は非貫通穴、または突起の断面形状の曲率半径が、その
    後形成する導電性接続部の厚さ、または幅の２０％以上
    であることを特徴とする請求項１〜４のいずれか１項に
    記載の半導体装置の製造方法。
  17. 【請求項１７】 加工基板上に形成された導電性接続部
    の表面にＡｕめっき処理を行い、前記半導体チップ、ま
    たは前記回路基板の電極パッド上にＡｕスタッドバン
    プ、無電解Ｎｉ／Ａｕめっきバンプ、電解Ａｕめっきバ
    ンプ、Ｎｉ／Ａｕめっきバンプのいずれかを形成し、前
    記両者をＡｕ／Ａｕの熱圧着により接続させることを特
    徴とする請求項１〜４のいずれか１項に記載の半導体装
    置の製造方法。
  18. 【請求項１８】 前記半導体チップ、前記回路基板のい
    ずれか一方、もしくは両方の電極パッド表面を無電解Ａ
    ｕめっきにより処理してことを特徴とする請求項１〜４
    のいずれか１項に記載の半導体装置の製造方法。
  19. 【請求項１９】 前記半導体チップと接続するための前
    記回路基板、または前記回路基板と接続するための前記
    半導体チップの電極パッド上にＳｎＰｂ、ＳｎＡｇ、Ｓ
    ｎＣｕ、ＳｎＡｇＣｕ、ＳｎＢｉ、ＳｎＺｎ、ＳｎＺｎ
    Ｂｉ、ＳｎＩｎのいずれかを主成分とする半田を供給
    し、リフローを行うことにより、前記導電性接続部の前
    記半導体チップ、または前記回路基板に接続されていな
    い側の端部と、前記回路基板、または前記半導体チップ
    とを接続することを特徴とする請求項１〜４のいずれか
    １項に記載の半導体装置の製造方法。
  20. 【請求項２０】 前記加工基板に、フォトリソグラフィ
    ー技術を用いたパターニング技術により、導電性接続部
    パターンを形成することを特徴とした請求項１〜４のい
    ずれか１項に記載の半導体装置の製造方法。
  21. 【請求項２１】 半導体チップとそれに対向する回路基
    板の電極パッド同士が、導電性接続部により接続され、
    かつ前記半導体チップと前記回路基板の間に絶縁性封止
    剤が充填されている半導体装置において、前記導電性接
    続部は、弾性材料からなり、前記導電性接続部の少なく
    とも１つが、前記半導体チップの能動面に対して平行な
    方向から見た場合に、２以上の屈曲部、あるいは湾曲部
    を含み、かつ前記絶縁性封止剤は弾性材料からなること
    を特徴とする半導体装置。
  22. 【請求項２２】 半導体チップとそれに対向する回路基
    板の電極パッド同士が、導電性接続部により接続され、
    かつ前記半導体チップと前記回路基板の間に絶縁性封止
    剤が充填されている半導体装置において、前記導電性接
    続部は弾性材料から構成され、前記導電性接続部の少な
    くとも１つが前記半導体チップの能動面に対して平行な
    方向から見た場合に、４以上の屈曲部、あるいは湾曲部
    を含み、かつ前記絶縁性封止剤は弾性材料からなること
    を特徴とする半導体装置。
  23. 【請求項２３】 半導体チップとそれに対向する回路基
    板の電極パッド同士が、導電性接続部により接続され、
    かつ前記半導体チップと前記回路基板の間に絶縁性封止
    剤が充填されている半導体装置において、前記導電性接
    続部は弾性材料からなり、前記導電性接続部の少なくと
    も１つが前記半導体チップの能動面に対して平行な方向
    から見た場合に２以上、垂直方向からから見た場合に１
    以上の屈曲部、あるいは湾曲部を含み、かつ前記絶縁性
    封止剤は弾性材料であることを特徴とする半導体装置。
  24. 【請求項２４】 前記導電性接続部を半導体チップの能
    動面に対して垂直な方向から見た場合、前記導電性接続
    部が、前記半導体チップの中心と各電極パッドとを結ぶ
    直線方向に概ね弾性変形するように配置されていること
    を特徴とする請求項２１〜２３のいずれか１項に記載の
    半導体装置。
  25. 【請求項２５】 前記導電性接続部を半導体チップの能
    動面に対し垂直な方向から見た場合、前記半導体チップ
    の中心部より離れた位置にある導電性接続部が、半導体
    チップの中心部に近い位置にある導電性接続部よりも長
    いことを特徴とする請求項２１〜２３のいずれか１項に
    記載の半導体装置。
  26. 【請求項２６】 前記導電性接続部を半導体チップの能
    動面に対して垂直な方向から見た場合、前記導電性接続
    部が、半導体チップの全電極パッドを均一な質点とした
    場合の重心と各電極パッドとを結ぶ直線方向に概ね弾性
    変形するように配置されていることを特徴とする請求項
    ２１〜２３のいずれか１項に記載の半導体装置。
  27. 【請求項２７】 前記導電性接続部を半導体チップの能
    動面に対して垂直方向から見た場合、前記導電性接続部
    の形状、あるいは設置されている方向が互いに異なって
    いることを特徴とする請求項２１〜２３のいずれか１項
    に記載の半導体装置。
  28. 【請求項２８】 前記導電性接続部を半導体チップの能
    動面に対して平行な方向から見た場合、前記半導体チッ
    プの外周部に配置された電極パッドに接続された導電性
    接続部と、内側に配置された電極パッドに接続された導
    電性接続部とがそれぞれ反対方向に伸ばされ、前記回路
    基板側の電極パッドに接続されていることを特徴とする
    請求項２１〜２３のいずれか１項に記載の半導体装置。
  29. 【請求項２９】 前記導電性接続部を半導体チップの能
    動面に対して平面方向から見た場合、前記導電性接続部
    の形状、あるいは設置されている方向が互いに異なって
    いることを特徴とする請求項２１〜２３のいずれか１項
    に記載の半導体装置。
  30. 【請求項３０】 前記導電性接続部に加え、半田バン
    プ、あるいはスタッドバンプ、めっきバンプ、ワイヤボ
    ンディングなどの接続法が併用されていることを特徴と
    する請求項２１〜２３のいずれか１項に記載の半導体装
    置。
  31. 【請求項３１】 前記導電性接続部の屈曲部分の屈曲角
    度が９５度〜１７０度であることを特徴とする請求項２
    １〜２３のいずれか１項に記載の半導体装置。
  32. 【請求項３２】 前記導電性接続部の屈曲部分の屈曲角
    度が１２０度〜１５０度であることを特徴とする請求項
    ２１〜２３のいずれか１項に記載の半導体装置。
  33. 【請求項３３】 前記導電性接続部の湾曲部分の曲率半
    径が、導電性接続部の幅と厚さのいずれか小さい方の２
    ０％以上であることを特徴とする請求項２１〜２３のい
    ずれか１項に記載の半導体装置。
  34. 【請求項３４】 前記導電性接続部の湾曲部分の曲率半
    径が、導電性接続部の幅と厚さのいずれか小さい方の５
    ０％〜２００％であることを特徴とする請求項２１〜２
    ３のいずれか１項に記載の半導体装置。
  35. 【請求項３５】 前記導電性接続部は、高さ１５０μｍ
    以下、線径１５０μｍ以下、ピッチ２５０μｍ以下の寸
    法となっていて、かつ前記導電性接続部がエリアアレイ
    状に配列してあることを特徴とする請求項２１〜２３の
    いずれか１項に記載の半導体装置。
  36. 【請求項３６】 前記導電性接続部は、高さ１５０μｍ
    以下、線径８０μｍ以下、ピッチ１００μｍ以下の寸法
    で、かつ前記導電性接続部がペリフェラル状に配列して
    あることを特徴とする請求項２１〜２３のいずれか１項
    に記載の半導体装置。
  37. 【請求項３７】 前記絶縁性封止部の弾性率が５００Ｍ
    Ｐａ以下であることを特徴とする請求項２１〜２３のい
    ずれか１項に記載の半導体装置。
  38. 【請求項３８】 前記絶縁性封止部が有機樹脂材料から
    なる弾性体であることを特徴とする請求項２１〜２３の
    いずれか１項に記載の半導体装置。
  39. 【請求項３９】 前記有機樹脂材料が、エポキシ系、ア
    クリル系、ポリイミド系、ウレタン系、ポリエステル
    系、ビスマルイミド系、スチレン系、ポリ塩化ビニル
    系、ナイロン系、ポリエチレン系、ポリプロピレン系、
    酸無水物系樹脂のうちの１つ以上を主成分とする弾性体
    であることを特徴とする請求項３８に記載の半導体装
    置。
  40. 【請求項４０】 前記絶縁性封止部は、有機樹脂材料と
    無機系材料の複合材料であることを特徴とする請求項２
    １〜２３のいずれか１項に記載の半導体装置。
  41. 【請求項４１】 前記有機無機複合材料において、有機
    系材料がシリコーン樹脂、あるいはフッ素シリコーン樹
    脂を主成分とする弾性体であることを特徴とする請求項
    ４０記載の半導体装置。
  42. 【請求項４２】 前記導電性接続部は、ニッケル、鉄、
    コバルト、白金、ロジウム、パラジウム、金、銀、銅、
    アルミ等の金属やそれらを主成分とする合金によって形
    成されていることを特徴とする請求項２１〜２３のいず
    れか１項に記載の半導体装置。
  43. 【請求項４３】 前記導電性接続部は、金属、又は合金
    の二層以上の積層構造となっていることを特徴とする請
    求項２１〜２３のいずれか１項に記載の半導体装置。
  44. 【請求項４４】 半導体チップとそれに対向する回路基
    板の電極パッド同士が導電性接続部により接続される半
    導体装置において、前記導電性接続部が主として弾性材
    料から構成され、前記導電性接続部は前記半導体チップ
    の能動面に対して平行な方向から見た場合に２つ以上の
    屈曲部、あるいは湾曲部を含み、さらに、前記半導体チ
    ップ、あるいは前記回路基板の各電極パッドに対する接
    続部が２点以上であることを特徴とする半導体装置。
  45. 【請求項４５】 半導体チップとそれに対向する回路基
    板の電極パッド同士が導電性接続部により接続される半
    導体装置において、前記導電性接続部が主として弾性材
    料から構成され、前記導電性接続部は前記半導体チップ
    の能動面に対して平行な方向から見た場合に２つ以上の
    屈曲部、あるいは湾曲部を含み、さらに、前記半導体チ
    ップ、あるいは前記回路基板に対する接続部が２点以上
    であることを特徴とする半導体装置。
  46. 【請求項４６】 前記導電性接続部の２点以上に分かれ
    た接続部のうち、１点以上が前記半導体チップ、あるい
    は前記回路基板の電極パッドに電気的に接続されてお
    り、かつ、対向する半導体チップ、回路基板の電極パッ
    ドが、各々電気的に接続されていることを特徴とする請
    求項４５記載の半導体装置。
JP2001384618A 2001-12-18 2001-12-18 半導体装置とその製造方法 Expired - Fee Related JP3788343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001384618A JP3788343B2 (ja) 2001-12-18 2001-12-18 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001384618A JP3788343B2 (ja) 2001-12-18 2001-12-18 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2003188209A true JP2003188209A (ja) 2003-07-04
JP3788343B2 JP3788343B2 (ja) 2006-06-21

Family

ID=27594305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001384618A Expired - Fee Related JP3788343B2 (ja) 2001-12-18 2001-12-18 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP3788343B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165747A (ja) * 2005-12-16 2007-06-28 Unitechno Inc システムインパッケージ（ＳｉＰ）用半導体チップ接触機構
JP2008028157A (ja) * 2006-07-21 2008-02-07 Toppan Printing Co Ltd 半導体実装用テープキャリア及びその半導体パッケージ及び半導体実装用テープキャリアの製造方法
WO2010106878A1 (ja) * 2009-03-18 2010-09-23 コニカミノルタホールディングス株式会社 熱電変換素子
US8053886B2 (en) 2008-08-12 2011-11-08 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method thereof
WO2013065101A1 (ja) 2011-10-31 2013-05-10 株式会社日立製作所 半導体装置およびその製造方法
WO2014109014A1 (ja) 2013-01-09 2014-07-17 株式会社日立製作所 半導体装置およびその製造方法
KR101443015B1 (ko) * 2012-08-17 2014-09-22 엔지케이 인슐레이터 엘티디 복합 기판, 탄성 표면파 디바이스 및 복합 기판의 제조방법
CN113490327A (zh) * 2021-06-24 2021-10-08 浙江清华柔性电子技术研究院 柔性电路结构

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165747A (ja) * 2005-12-16 2007-06-28 Unitechno Inc システムインパッケージ（ＳｉＰ）用半導体チップ接触機構
JP2008028157A (ja) * 2006-07-21 2008-02-07 Toppan Printing Co Ltd 半導体実装用テープキャリア及びその半導体パッケージ及び半導体実装用テープキャリアの製造方法
US8053886B2 (en) 2008-08-12 2011-11-08 Shinko Electric Industries Co., Ltd. Semiconductor package and manufacturing method thereof
WO2010106878A1 (ja) * 2009-03-18 2010-09-23 コニカミノルタホールディングス株式会社 熱電変換素子
JP5375950B2 (ja) * 2009-03-18 2013-12-25 コニカミノルタ株式会社 熱電変換素子
WO2013065101A1 (ja) 2011-10-31 2013-05-10 株式会社日立製作所 半導体装置およびその製造方法
KR101443015B1 (ko) * 2012-08-17 2014-09-22 엔지케이 인슐레이터 엘티디 복합 기판, 탄성 표면파 디바이스 및 복합 기판의 제조방법
US8866365B2 (en) 2012-08-17 2014-10-21 Ngk Insulators, Ltd. Composite substrate with partially planarized irregular surface
WO2014109014A1 (ja) 2013-01-09 2014-07-17 株式会社日立製作所 半導体装置およびその製造方法
CN113490327A (zh) * 2021-06-24 2021-10-08 浙江清华柔性电子技术研究院 柔性电路结构

Also Published As

Publication number Publication date
JP3788343B2 (ja) 2006-06-21

Similar Documents

Publication Publication Date Title
JP3561934B2 (ja) 相互接続用ポストの製造方法
US7504716B2 (en) Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
US6808962B2 (en) Semiconductor device and method for fabricating the semiconductor device
JP2001177010A (ja) 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
US6420787B1 (en) Semiconductor device and process of producing same
KR100622514B1 (ko) 회로 장치의 제조 방법
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP2008218926A (ja) 半導体装置及びその製造方法
JP2015041773A (ja) インターポーザ基板およびその製造方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP5117169B2 (ja) 半導体装置
US6936927B2 (en) Circuit device having a multi-layer conductive path
US6720209B2 (en) Method for fabricating a circuit device
KR20040027345A (ko) 회로 장치의 제조 방법
US20020192857A1 (en) Method for fabricating a circuit device
JP2003188209A (ja) 半導体装置とその製造方法
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
JPH0547842A (ja) 半導体装置
JP4506168B2 (ja) 半導体装置およびその実装構造
TWM629323U (zh) 覆晶封裝結構
TWI473221B (zh) 封裝基板及其製法
JPH11163201A (ja) 半導体装置
JP3982360B2 (ja) 半導体装置とその製造方法
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP2004165511A (ja) Ｃｓｐ接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060320

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees