JPH0562981A - 半導体素子の突起電極形成方法とその接続方法 - Google Patents

半導体素子の突起電極形成方法とその接続方法

Info

Publication number
JPH0562981A
JPH0562981A JP28337891A JP28337891A JPH0562981A JP H0562981 A JPH0562981 A JP H0562981A JP 28337891 A JP28337891 A JP 28337891A JP 28337891 A JP28337891 A JP 28337891A JP H0562981 A JPH0562981 A JP H0562981A
Authority
JP
Japan
Prior art keywords
electrode
metal
ball
metal film
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP28337891A
Other languages
English (en)
Inventor
Koichi Murakoshi
孝一 村越
Junichi Kanazawa
淳一 金沢
Masao Ikehata
昌夫 池端
Takashi Kanamori
孝史 金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP28337891A priority Critical patent/JPH0562981A/ja
Publication of JPH0562981A publication Critical patent/JPH0562981A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13244—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/1339—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13457—Cobalt [Co] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【目的】 電気メッキ浴中に金属を被覆した柔軟なボー
ルを懸濁させ、メッキ金属とそのボールを共析させて突
起電極を形成し、それを基板側の電極パッドと接続する
ことにより、ボールの柔軟性により大きな加圧によって
も接続ダメージを小さくする。 【構成】 半導体素子１の電極部に電気メッキ浴中に電
極を被覆した柔軟なボール７を懸濁させ、メッキ金属８
とそのボールを共析させて一層の柔軟なボールが並んだ
突起電極９を形成し、該突起電極９をフェースダウンし
た後、基板２０の所定の電極パッド２１と位置合わせを
行い、圧接しながら、前記突起電極９を弾性変形させ、
接着樹脂２２により固定する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、チップオングラス（Ｃ
ＯＧ）実装やチップオンボード（ＣＯＢ）実装等に用い
る半導体素子の突起電極形成方法とその突起電極を用い
た半導体素子の接続方法に関するものである。
【０００２】
【従来の技術】従来、半導体素子の実装構造としては、
以下に示すようなものがあった。図４はかかる従来の半
導体素子の実装状態を示す断面図である。この図に示す
ように、半導体素子３１の電極３２に形成したＡｕの突
起電極３３を、ガラス基板３４上の基板電極パッド３５
に押圧して接着樹脂３６で固定することによって、半導
体素子３１とガラス基板３４の基板電極パッド３５との
間を接続するものである。
【０００３】以上述べた例に用いられる突起電極３３は
電気めっき法によって形成される。図５にかかる従来の
Ａｕ突起電極の形成工程の一例を示す。まず、図５
（ａ）に示すように、半導体素子４１には、パッシベー
ション膜４３で囲まれたＡｌ電極４２を形成する。次
に、図５（ｂ）に示すように、スパッタ法や真空蒸着法
等により、Ｔｉ−Ｗ層４４、Ａｕ層４５をその半導体素
子４１上に形成する。Ｔｉ−Ｗ層４４は、密着の確保と
金属拡散防止のために付ける。また、Ａｕ層４５は後工
程の電気めっきの密着性の向上並びに化学的に安定させ
るために付ける。
【０００４】次いで、図５（ｃ）に示すように、突起電
極を形成する箇所にホトリソグラフィーにより、めっき
レジスト用のフォトレジスト膜４６を形成する。次に、
図５（ｄ）に示すように、電気めっきによりＡｕの突起
電極４７を形成する。最後に、図５（ｅ）に示すよう
に、フォトレジスト膜４６を除去し、（不要箇所のＡｕ
層４５とＴｉ−Ｗ層４４をエッチング法で除去して）Ａ
ｕの突起電極４７を形成する。
【０００５】このようにして形成される突起電極の形状
は、フォトレジスト膜４６の膜厚を突起電極４７の高さ
より薄くしているため、キノコ状の突起電極となってい
るが、フォトレジスト膜４６の膜厚を突起電極の高さよ
り厚くすれば、図６に示すような矩形状の突起電極４８
を形成することができる。また、これらの電極形成は突
起の高さのばらつきや表面のヤケを防止するために電気
めっき時の電流密度を調整して行なわれる。
【０００６】
【発明が解決しようとする課題】しかしながら、以上述
べた半導体素子をガラス基板上の電極パッドと突起電極
を介して接続する場合、突起電極が５〜１０％のめっき
厚ばらつきを持っているので、図４に示すような実装方
法では、全ての突起電極に過大な圧力を加えて、一部塑
性変形させて接続しなければならず、そのため、半導体
素子あるいは基板の膜にダメージを与えるという問題が
あった。
【０００７】また、突起電極と電極パッドの接続が接着
樹脂に支配されているため、周囲の温度が変動した時に
発生する熱応力に対して、突起電極と樹脂との熱膨張係
数が１桁違うために、大きい熱膨張系数の樹脂が突起電
極を引張・圧縮する。特に、引張力が大きくなった場合
に電極が外れて故障するといった信頼性の問題があっ
た。
【０００８】本発明は、以上述べた突起電極の高さのば
らつきによる接続ダメージの問題と、突起電極と接着樹
脂間の熱膨張係数の違いによって発生する接続信頼性の
問題を除去するために、従来の電気めっき法により、め
っき金属のみを析出して突起電極を形成するのではな
く、電気めっき浴中に金属を被覆した柔軟なボール（例
えば、プラスチック系のボール）を懸濁させ、めっき金
属とそのボールを共析させて突起電極を形成し、それを
基板側の電極パッドと接続することにより、ボールの柔
軟性により大きな加圧によっても接続ダメージを小さく
することができ、しかも、ボールが接着樹脂とほぼ同じ
熱膨張係数の材料なので、温度変動による応力が小さく
なり、接続不良のない信頼性の優れた半導体素子の突起
電極形成方法とその接続方法を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体素子の突起電極形成方法におい
て、半導体素子の電極に少なくとも密着の確保と金属拡
散防止のための第１の金属膜と、後工程の電気めっきの
密着性の向上及び化学的に安定させるための第２の金属
膜とを形成し、該第２の金属膜上に電気めっき浴中に金
属を被覆した柔軟なボールを懸濁させ、めっき金属とそ
のボールを共析させて一層の柔軟なボールが並んだ突起
電極を形成するようにしたものである。
【００１０】また、前記ボールはプラスチック系ボール
からなり、そのボールにはＮｉ，Ａｕ，Ｃｕ，Ｃｏ，Ｓ
ｎ，Ａｇ，Ｐｄ，Ｐｔ，Ｐｈ，Ｒｕなどの金属を無電解
めっき法で被覆する。更に、そのように構成された半導
体素子の突起電極をフェースダウンした後、基板の所定
の電極パットと位置合わせを行い、圧接しながら、前記
突起電極を弾性変形させ、接着樹脂により固定するよう
にしたものである。
【００１１】ここで、前記ボールは前記接着樹脂に熱膨
張係数が近い材料とするのが望ましい。また、突起電極
形成工程でめっきレジストを付けた後、そのレジスト全
面に紫外線硬化型導電性樹脂と無電解めっき法で被覆し
たプラスチック系ボールの混合液をスプレーやロールコ
ータで均一に塗布し、紫外線照射により導電性樹脂を硬
化させてボールを固定し、次に、電解めっき法によりめ
っきレジストに囲まれた穴の内部にあるボールをめっき
金属で覆って突起電極を形成するようにしたものであ
る。
【００１２】
【作用】本発明によれば、突起電極を用いた半導体素子
のＣＯＧの実装方法やＣＯＢ実装において、無電解めっ
き法によりＡｕ等の金属を被覆した柔軟なボールをめっ
き液、例えば、Ａｕめっき液中に混ぜて懸濁浴を作り、
それを電気めっき法によりめっき金属とボールを共析さ
せて一層の柔軟なボールが並んだ突起電極を形成し、そ
の突起電極で基板の電極パッドとの電気的接続を行う。
【００１３】また、めっきレジストを形成した直後に、
無電解めっき法によりＡｕなどの金属を、被覆した弾性
を有する大きな導電性ボールを粘性の低い紫外線硬化型
導電性樹脂に混ぜた液をスプレー等により、そのめっき
レジストの上からボールが平面的に並ぶように全面塗布
した後、紫外線を照射してボールを固定し、次に電気め
っき法により、めっきレジストに囲まれた穴に入ったボ
ールを上からめっき金属で覆うことによって突起電極を
形成し、その突起電極で基板と電気的接続を行う。
【００１４】従って、突起電極の高さにばらつきがあっ
ても、加圧接続した時の応力による変形が可能であり、
小さな荷重でも良好に電極の接続が得られるために、半
導体素子と基板側の電極パッドへのダメージを低減する
ことができる。更に、温度の変動があっても、突起電極
に柔軟なプラスチック系ボールを使うので、その回りを
取り囲む接着樹脂との間では、熱膨張係数の差による歪
みを小さくすることができる。
【００１５】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す半
導体素子の突起電極形成工程の断面図である。まず、図
１（ａ）に示すように、半導体素子１上にＡｌを蒸着
し、ホトリソを用いて所定の電極２を作り、更に、この
半導体素子１の全面をＣＶＤ法によって、絶縁性のパッ
シベーション膜３をつけ、電極２上に突起電極と接合す
るための穴をエッチングで開ける。
【００１６】次に、図１（ｂ）に示すように、電気めっ
き用の給電膜と密着用金属、拡散防止金属を形成する。
本例では、まず、ＥＢ蒸着法により給電膜としてＡｌ膜
４を形成し、その上に密着用金属Ｔｉ、拡散防止金属Ｐ
ｔをＥＢ蒸着により、Ｔｉ−Ｐｔ層５としてリフトオフ
法で形成する。次に、図１（ｃ）に示すように、ホトリ
ソにより、めっきレジストのホトレジスト６を形成す
る。
【００１７】次に、図１（ｄ）に示すように、そのホト
レジスト６に囲まれた穴に、電気めっき浴中のめっき金
属（Ａｕ）８と、懸濁させたφ５μｍの金属で被覆した
ボール７を同時に析出させる。なお、突起電極は、電流
密度が０．１Ａ／ｄｍ2 で約２０分のめっき条件によ
り、ボールが一層（５μｍ程度の高さ）で１μｍ〜数μ
ｍのめっき金属（Ａｕ）で固着された状態で形成でき
る。ボールの大きさについてはφ５μｍに限られるもの
ではない。
【００１８】最後に、図１（ｅ）に示すように、ホトレ
ジスト６を剥離し、同時に不要のＡ１膜４をエッチング
で除去し、突起電極９を得ることができる。ここで、使
用した電気めっき浴とは、市販のＡｕめっき液にＣｕ，
Ｎｉ或いはＮｉ−Ａｕ等の金属膜で被覆した絶縁性のボ
ールを混入させ、沈澱しないように、エアポンプやスタ
ーラ等で攪拌し、図２に示すように、柔軟性を有するボ
ール１１を被覆した金属１２とめっき金属１３が互いに
柔軟性を有するボール１１をコアとして固着した状態で
存在する懸濁液のことである（めっき液は化学的に安定
であるという理由でＡｕを選んだが、混入する被覆用金
属によってはめっき液は他の物であってもかまわな
い。）この場合、ボールのコアである材料には、柔軟性
を有し、しかも接続時に用いる接着樹脂と相性のよい、
特に熱膨張係数の差の小さい、プラスチック系やジビニ
ルベンゼン系等のものを選ぶ。
【００１９】次に、本発明を用いた突起電極による半導
体素子の実装構造を図３に示す。ここで、図３（ａ）は
その全体の断面図であり、図３（ｂ）は一つの突起電極
接続部の拡大断面図である。図３（ｂ）に示すように、
Ｔｉ−Ｐｔ層５上に形成される突起電極９（図１参照）
を、基板２０上の所定の電極パッド２１（このパッド金
属はＩＴＯ，Ａｕ，Ｃｒ等の金属が一般的であるが、場
合によっては緩衝作用を持つ金属を選ぶと一層良い）
に、位置合わせしてボンディングする。この時、突起電
極９を構成しているボールは、ある程度柔軟性を有する
ものであるため、弾性変形することによって電極パッド
２１の膜と、基板２０との接続面積が大きくなり、基板
側と半導体素子１が電気的に低く安定な接続が得られ
る。
【００２０】この状態を保持するために、突起電極９の
回りを接着樹脂２２で固定する。この接着樹脂２２は接
続部の外気からの保護も兼ねているので、熱膨張係数が
小さく、しかも前記したボール１１と熱膨張係数が近い
材料を選ぶのが望ましい。なお、前記ボールにはＮｉ，
Ａｕ，Ｃｕに代えて、Ｃｏ，Ｓｎ，Ａｇ，Ｐｄ，Ｐｔ，
Ｐｈ，Ｒｕなどの金属を無電解めっき法で被覆するよう
にしてもよい。
【００２１】図７は本発明の他の実施例を示す半導体素
子の突起電極形成工程の断面図である。まず、図７
（ａ）に示すように、半導体素子５１上にＡｌを蒸着
し、ホトリソを用いて所定のＡｌからなる電極５３を作
り、更に、この半導体素子５１の全面をＣＶＤ法によっ
て絶縁性のパッシベーション膜５２をつけ、電極５３上
の突起電極が予定される位置に穴をエッチングで開け
る。
【００２２】次に、図７（ｂ）に示すように、電気めっ
き用の給電膜と密着用金属・拡散防止金属を形成する。
この実施例では、まずＥＢ蒸着法により給電膜としてＡ
ｌ膜５４を形成し、その上に密着用金属Ｔｉ、拡散防止
金属ＰｔをＥＢ蒸着により、Ｔｉ−Ｐｔ層５５としてリ
フトオフ法で形成する。次に、図７（ｃ）に示すよう
に、ホトリソによりめっきレジストになるホトレジスト
５６を形成する。
【００２３】次に、図７（ｄ）に示すように、金属ある
いは金属で被覆し、予定される突起電極より少し径が小
さく弾性を有するボール５７を、粘性の低い紫外線硬化
型導電性樹脂５８に混ぜ、その混ぜた導電性の液をスプ
レーやロールコータ等で大きなボールが一様に、つまり
平面的に並ぶように塗布する。その後、ホトレジスト表
面あるいはホトレジストで囲まれた穴の中に入ったボー
ル５７すべてを紫外線を照射して導電性接着剤５８を硬
化させることにより固定する。
【００２４】ここで、大きなボールの供給方法として
は、ボールと導電性樹脂を混合して塗布する方法のみな
らず、紫外線硬化あるいは速硬性の導電性接着剤をウエ
ハ全面に印刷し、そこへボールを散布する方法もある。
次に、図７（ｅ）に示すように、そのホトレジスト５６
に囲まれた穴に、電気めっき浴中のめっき金属（Ａｕ）
５９に、先に供給したボール５７が埋まる高さになるよ
うにコントロールして析出させる。
【００２５】次いで、ホトレジスト５６並びにホトレジ
スト５６上のボールの層を剥離し、同時に不要の供給膜
Ａｌ膜５４をエッチングで除去し、図７（ｆ）に示すよ
うに、突起電極６０を形成する。なお、この実施例で使
用した導電性の液は、紫外線硬化型の導電性樹脂と導電
性ボールからなり、 （１）導電性樹脂は、半導体素子全面のめっきレジスト
上面と、めっきレジストに囲まれた穴に一様に大きなボ
ールを分散させるために、粘度が低いタイプの紫外線硬
化型絶縁樹脂を主成分とし、そこへ、７５〜８５重量％
の金属粉（例えば、Ａｕ粉，Ａｇ粉，Ｃｕ粉等）を混入
して作ったものである。ただし、金属粉の大きさは、導
電性ボールの分散に影響しない２μｍ以下と小さい粒径
のものを用いる。
【００２６】（２）導電性ボールは、Ｃｕ，Ｎｉ，Ａｇ
−ＰｄあるいはＮｉ−Ａｕなどの金属膜で被覆した絶縁
性のボール（この場合、ボールのコアである材料には柔
軟性を有し、しかも接続時に用いる接着樹脂と相性の良
い、特に熱膨張係数の差の小さい、プラスチック系やジ
ビニルベンゼン系等のものを選ぶ。）を用いる。ここ
で、このボールの粒径は必要とする突起電極の高さより
小さくする、例えば突起電極の設計値が１０μｍなら
ば、ここで使用するボール径は突起電極より低い、５〜
８μｍのものを選ぶとする。
【００２７】次いで、本発明を用いた突起電極による実
装構造を図８に示す。図８（ａ）はその全体の断面図で
あり、図８（ｂ）は一つの突起電極接続部の拡大断面図
である。これらの図に示すように、実装方法は、図８
（ａ）に示すように、前述した形成方法による突起電極
６０をフェイスダウンした後、ガラス基板７０の電極パ
ッド７１と位置合せして、突起電極６０を電極パッド７
１の面に全突起電極が面接触するまで変形するように加
圧し、最後に、接着樹脂７２を流し込んで、その樹脂を
硬化させて接続部を固定する。ここで用いる接着樹脂７
２は、速硬性があり、しかも低温で、つまり１００℃以
下で硬化する樹脂が適し、例えば硬化時に加熱しない紫
外線硬化樹脂は最適である。
【００２８】この実装方法について、更に詳細に述べれ
ば、図８（ｂ）に示すように、Ｔｉ−Ｐｔ層５５上に形
成した突起電極６０を、ガラス基板７０上の所定の電極
パッド７１に（このパッド金属はＩＴＯ，Ａｕ，Ｃｒ等
の金属が一般的であるが、場合によっては、緩衝作用を
持つ金属性を選ぶと一層良い）位置合せし、加圧しなが
らボンディングする。この時、突起電極６０を構成して
いる導電性ボール５７はある程度、柔軟性を有するもの
であるため、めっき金属５９が塑性変形しても突起の内
部にあるボール５７が弾性変化するため、比較的小さな
加圧で電極パッド７１の膜と面接触することができ、ガ
ラス基板７０と半導体素子５１が電気的に低く安定な接
続が容易に得られる。更に、この状態を保持するために
突起電極６０の回りを接着樹脂７２で固定する。この接
着樹脂７２は接続部の外気からの保護も兼ねているの
で、信頼性の高い（熱膨張係数が小さく、しかも絶縁ボ
ールに近いもの）材料を選ぶ。
【００２９】なお、本発明は、上記実施例に限定される
ものではなく、本発明の趣旨に基づいて種々の変形が可
能であり、これらを本発明の範囲から排除するものでは
ない。
【００３０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、半導体素子の突起電極をめっき金属（Ａｕ）と
金属を被覆（無電解めっき法により）した柔軟なボール
で形成するので、突起電極の高さにばらつきがあって
も、加圧接続した時の応力による変形が可能であり、小
さな荷重でも良好な電極の接続が得られ、半導体素子と
基板側の電極パッドへのダメージを低減することができ
る。
【００３１】更に、温度の変動があっても、突起電極に
柔軟なボール（プラスチック系）を用いるので、そのま
わりを取り囲む接着樹脂との間では、熱膨張係数の差に
よる歪みは小さくなるため、突起電極の接続部を良好に
保持することができ、信頼性の向上を図ることができ
る。
【図面の簡単な説明】
【図１】本発明の実施例を示す半導体素子の突起電極の
形成工程断面図である。
【図２】本発明で用いる電気めっき浴の説明図である。
【図３】本発明を用いた突起電極による半導体素子の実
装断面図である。
【図４】従来の半導体素子の実装状態を示す断面図であ
る。
【図５】従来のＡｕの突起電極の形成工程断面図であ
る。
【図６】従来の他のＡｕの突起電極の断面図である。
【図７】本発明の他の実施例を示す半導体素子の突起電
極の形成工程断面図である。
【図８】本発明の他の実施例により得られた突起電極に
よる半導体素子の実装断面図である。
【符号の説明】
１，５１ 半導体素子 ２，５３ 電極 ３，５２ パッシベーション膜 ４，５４ Ａｌ膜 ５，５５ Ｔｉ−Ｐｔ層 ６，５６ ホトレジスト ７，１１，５７ ボール ８ めっき金属（Ａｕ） ９，６０ 突起電極 １２ 金属 １３ めっき金属 ２０ 基板 ２１，７１ 電極パッド ２２，７２ 接着樹脂 ５８ 紫外線硬化型導電性樹脂 ５９ 金属（Ａｕ） ７０ ガラス基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ２５Ｄ 15/02 Ｈ 7179−4Ｋ Ｌ 7179−4Ｋ Ｈ０１Ｌ 21/60 ３１１ Ｓ 6918−4Ｍ (72)発明者 金森 孝史 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】（ａ）半導体素子の電極に少なくとも密着
    の確保と金属拡散防止のための第１の金属膜と、後工程
    の電気めっきの密着性の向上及び化学的に安定させるた
    めの第２の金属膜とを形成し、 （ｂ）該第２の金属膜上に電気めっき浴中に金属を被覆
    した柔軟なボールを懸濁させ、めっき金属とそのボール
    を共析させて一層の柔軟なボールが並んだ突起電極を形
    成することを特徴とする半導体素子の突起電極形成方
    法。
  2. 【請求項２】 前記ボールはプラスチック系ボールであ
    る請求項１記載の半導体素子の突起電極形成方法。
  3. 【請求項３】 前記ボールにはＮｉ，Ａｕ，Ｃｕ，Ｃ
    ｏ，Ｓｎ，Ａｇ，Ｐｄ，Ｐｔ，Ｐｈ，Ｒｕなどの金属を
    無電解めっき法で被覆することを特徴とする請求項１記
    載の半導体素子の突起電極形成方法。
  4. 【請求項４】（ａ）半導体素子の電極に密着の確保と金
    属拡散防止のための第１の金属膜と、 後工程の電気めっきの密着性の向上及び化学的に安定さ
    せるための第２の金属膜とを形成し、 （ｂ）該第２の金属膜上に電気めっき浴中に金属を被覆
    した柔軟なボールを懸濁させ、めっき金属とそのボール
    を共析させて一層の柔軟なボールが並んだ突起電極を形
    成し、 （ｃ）該突起電極をフェースダウンした後、基板の所定
    の電極パットと位置合わせを行い、 （ｄ）圧接しながら、前記突起電極を弾性変形させ、接
    着樹脂により固定することを特徴とする半導体素子の接
    続方法。
  5. 【請求項５】 前記ボールは前記接着樹脂に熱膨張係数
    が近い材料からなる請求項４記載の半導体素子の接続方
    法。
  6. 【請求項６】（ａ）半導体素子の電極に少なくとも密着
    の確保と金属拡散防止のための第１の金属膜と、後工程
    の電気めっきの密着性の向上及び化学的に安定させるた
    めの第２の金属膜とを形成し、 （ｂ）該第２の金属膜上であって突起電極が予定される
    箇所に穴を有するようにめっきレジストを形成し、 （ｃ）該レジスト全面に紫外線硬化型導電性樹脂と無電
    解めっき法で被覆したプラスチック系ボールの混合液を
    均一に塗布し、 （ｄ）紫外線照射により導電性樹脂を硬化させて前記ボ
    ールを固定し、 （ｅ）電解めっき法により、前記めっきレジストに囲ま
    れた穴の内部にあるボールをめっき金属で覆い、 （ｆ）前記めっきレジストを除去し、突起電極を形成す
    ることを特徴とする半導体素子の突起電極形成方法。
  7. 【請求項７】（ａ）半導体素子の電極に少なくとも密着
    の確保と金属拡散防止のための第１の金属膜と、後工程
    の電気めっきの密着性の向上及び化学的に安定させるた
    めの第２の金属膜とを形成し、 （ｂ）該第２の金属膜上であって突起電極が予定される
    箇所に穴を有するようにめっきレジストを形成し、 （ｃ）該レジスト全面に紫外線硬化型導電性樹脂と無電
    解めっき法で被覆したプラスチック系ボールの混合液を
    均一に塗布し、 （ｄ）紫外線照射により導電性樹脂を硬化させて前記ボ
    ールを固定し、 （ｅ）電解めっき法により、前記めっきレジストに囲ま
    れた穴の内部にあるボールをめっき金属で覆い、 （ｆ）前記めっきレジストを除去し、突起電極を形成
    し、 （ｇ）該突起電極をフェースダウンした後、基板の所定
    の電極パットと位置合わせを行い、 （ｈ）圧接しながら、前記突起電極を弾性変形させ、接
    着樹脂により固定することを特徴とする半導体素子の接
    続方法。
JP28337891A 1991-06-18 1991-10-30 半導体素子の突起電極形成方法とその接続方法 Withdrawn JPH0562981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28337891A JPH0562981A (ja) 1991-06-18 1991-10-30 半導体素子の突起電極形成方法とその接続方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-145075 1991-06-18
JP14507591 1991-06-18
JP28337891A JPH0562981A (ja) 1991-06-18 1991-10-30 半導体素子の突起電極形成方法とその接続方法

Publications (1)

Publication Number Publication Date
JPH0562981A true JPH0562981A (ja) 1993-03-12

Family

ID=26476321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28337891A Withdrawn JPH0562981A (ja) 1991-06-18 1991-10-30 半導体素子の突起電極形成方法とその接続方法

Country Status (1)

Country Link
JP (1) JPH0562981A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468655A (en) * 1994-10-31 1995-11-21 Motorola, Inc. Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules
US6059579A (en) * 1997-09-24 2000-05-09 International Business Machines Corporation Semiconductor structure interconnector and assembly
WO2000004584A3 (de) * 1998-07-14 2000-11-16 Siemens Ag Halbleiterbauelement im chip-format und verfahren zu seiner herstellung
US6365500B1 (en) * 1994-05-06 2002-04-02 Industrial Technology Research Institute Composite bump bonding
JP2004149923A (ja) * 2003-10-23 2004-05-27 Sekisui Chem Co Ltd 導電性微粒子及び基板
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6940156B2 (en) 2002-09-27 2005-09-06 Infineon Technologies Ag Electronic module with a semiconductor chip which has flexible chip contacts, and method for producing the electronic module
JP2006237412A (ja) * 2005-02-28 2006-09-07 Seiko Instruments Inc 半導体装置の製造方法および電子機器の製造方法
JP2007036236A (ja) * 2005-07-27 2007-02-08 Palo Alto Research Center Inc 自己集合化電気的接点構造体の形成方法、自己集合化電気的接点構造体および電気的接点構造体
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置
DE102006022067A1 (de) * 2006-05-11 2007-11-15 Infineon Technologies Ag Herstellungsverfahren für ein elektronisches Bauelement und elektronisches Bauelement
KR101465085B1 (ko) * 2013-01-21 2014-11-27 포항공과대학교 산학협력단 플렉서블 도전성 금속 구조체 및 이의 제조방법
GB2523983A (en) * 2013-12-17 2015-09-16 Conpart As Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365500B1 (en) * 1994-05-06 2002-04-02 Industrial Technology Research Institute Composite bump bonding
US5468655A (en) * 1994-10-31 1995-11-21 Motorola, Inc. Method for forming a temporary attachment between a semiconductor die and a substrate using a metal paste comprising spherical modules
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6059579A (en) * 1997-09-24 2000-05-09 International Business Machines Corporation Semiconductor structure interconnector and assembly
WO2000004584A3 (de) * 1998-07-14 2000-11-16 Siemens Ag Halbleiterbauelement im chip-format und verfahren zu seiner herstellung
EP1324389A3 (de) * 1998-07-14 2004-02-18 Infineon Technologies AG Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
US6973717B2 (en) 1998-07-14 2005-12-13 Infineon Technologies Ag Method for producing a semiconductor device in chip format
US6818090B2 (en) 1998-07-14 2004-11-16 Infineon Technologies Ag Semiconductor device in chip format and method for producing it
US6940156B2 (en) 2002-09-27 2005-09-06 Infineon Technologies Ag Electronic module with a semiconductor chip which has flexible chip contacts, and method for producing the electronic module
JP2004149923A (ja) * 2003-10-23 2004-05-27 Sekisui Chem Co Ltd 導電性微粒子及び基板
JP2006237412A (ja) * 2005-02-28 2006-09-07 Seiko Instruments Inc 半導体装置の製造方法および電子機器の製造方法
JP2007036236A (ja) * 2005-07-27 2007-02-08 Palo Alto Research Center Inc 自己集合化電気的接点構造体の形成方法、自己集合化電気的接点構造体および電気的接点構造体
JP2007103737A (ja) * 2005-10-05 2007-04-19 Sharp Corp 半導体装置
DE102006022067A1 (de) * 2006-05-11 2007-11-15 Infineon Technologies Ag Herstellungsverfahren für ein elektronisches Bauelement und elektronisches Bauelement
US7834460B2 (en) 2006-05-11 2010-11-16 Infineon Technologies Ag Method for manufacturing an electronic component and corresponding electronic component
DE102006022067B4 (de) * 2006-05-11 2011-11-10 Infineon Technologies Ag Herstellungsverfahren für ein elektronisches Bauelement und elektronisches Bauelement
KR101465085B1 (ko) * 2013-01-21 2014-11-27 포항공과대학교 산학협력단 플렉서블 도전성 금속 구조체 및 이의 제조방법
GB2523983A (en) * 2013-12-17 2015-09-16 Conpart As Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies

Similar Documents

Publication Publication Date Title
JPH0562981A (ja) 半導体素子の突起電極形成方法とその接続方法
US5508228A (en) Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
KR100273499B1 (ko) 배선기판에전기접속된반도체칩을갖는반도체장치
AU628256B2 (en) A multilayer structure and its fabrication method
EP0385787B1 (en) Method of producing connection electrodes
JP3441412B2 (ja) 樹脂封止型半導体装置およびこれを用いた液晶表示モジュール
WO1995004387A1 (en) An electrical connecting structure and a method for electrically connecting terminals to each other
JP3724606B2 (ja) 半導体チップの接続構造及びこれに用いる配線基板
JPH0432541B2 (ja)
JPH0628121B2 (ja) 異方導電フイルム
JPH0338084A (ja) 回路基板の接続方法
US5529863A (en) Method for fabricating LCD substrates having solderable die attach pads
JP4057748B2 (ja) フレキシブルプリント配線基板およびその製造方法
JPH09306231A (ja) 導電性微粒子及び基板
JPH05211149A (ja) 突起電極を有する半導体素子の実装方法
JP2514218B2 (ja) 印刷配線板の製法
JP2895568B2 (ja) 電気回路部材
JP2000269259A (ja) 半導体素子の突起電極構造およびその形成方法
JP3283947B2 (ja) 半導体装置およびその製造方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JP3506424B2 (ja) 半導体素子の実装方法
JP2000040542A (ja) 異方性導電膜およびそれを用いた電極接続構造
JP2005328099A (ja) 半導体チップの接続構造及びこれに用いる配線基板
JP2002335070A (ja) プリント配線板及びその製造方法並びにそれを用いた電子部品の接続方法
JPH033384B2 (ja)

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107