JP2000269259A - 半導体素子の突起電極構造およびその形成方法 - Google Patents
半導体素子の突起電極構造およびその形成方法Info
- Publication number
- JP2000269259A JP2000269259A JP11074006A JP7400699A JP2000269259A JP 2000269259 A JP2000269259 A JP 2000269259A JP 11074006 A JP11074006 A JP 11074006A JP 7400699 A JP7400699 A JP 7400699A JP 2000269259 A JP2000269259 A JP 2000269259A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- electrode
- metal
- layer
- electroless
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemically Coating (AREA)
Abstract
(57)【要約】
【課題】実装の際に加圧による半導体素子又は基板の膜
にダメージに与えないようにする。 【解決手段】実装の際に加圧による半導体素子又は基板
の膜にダメージに与えないようにするため、突起電極を
構成するメッキ膜中に弾性のあるボールに金属を被覆し
た導電性ボールを含有させた。
にダメージに与えないようにする。 【解決手段】実装の際に加圧による半導体素子又は基板
の膜にダメージに与えないようにするため、突起電極を
構成するメッキ膜中に弾性のあるボールに金属を被覆し
た導電性ボールを含有させた。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特にチップオンガラス（ＣＯＧ）などの実装に用いる半
導体素子の突起電極構造およびその形成方法に関するも
のである。
特にチップオンガラス（ＣＯＧ）などの実装に用いる半
導体素子の突起電極構造およびその形成方法に関するも
のである。
【０００２】
【従来の技術】従来、半導体素子の実装方法としては、
以下に示すようなものがあった。図２は従来の半導体素
子の実装状態を示す図である。半導体素子２１の電極２
２に形成したＡｕの突起電極２３をガラス基板２４など
の上の基板電極パッド２５に圧着し接着樹脂２６などで
固定することで半導体素子２１とガラス基板２４上の電
極パッド２５間を接続するものである。以上に述べた例
に用いられるＡｕの突起電極２３は一般的にスタッドバ
ンプ法あるいは電解メッキ法により形成される。スタッ
ドバンプ法はＡｕワイヤーを半導体素子の電極パッド上
に付着させながらボールを形成し接合する。次にボール
から数十μｍの位置でワイヤーを切って突起を形成する
ものである。また図３にかかる従来の電解メッキ法を用
いたＡｕ突起電極形成工程の一例を示す。図３（ａ）に
示すように半導体素子３１にＡｌ電極３２を形成し周囲
を絶縁膜３３で被覆する。同図（ｂ）に示すように突起
金属の密着性の確保、金属の拡散防止およびメッキ用電
極のために気相法によりＴｉ、Ｗ、Ａｕ薄膜層３４を半
導体素子上に形成する。ついで同図（ｃ）に示すように
感光性レジスト膜３５を形成し、フォトリソグラフィに
より突起電極を形成する個所を露出する。さらに同図
（ｄ）に示すように電解メッキによりＡｕの突起電極３
６を形成する。最後に同図（ｅ）に示すように感光性レ
ジストを剥離し、不要個所のＴｉ、Ｗ、Ａｕ薄膜層をエ
ッチングにより除去しＡｕの突起電極を形成する。しか
しながらこのようにして形成されるＡｕの突起電極は電
解メッキを用いるためにフォトリソグラフィ工程および
メッキ用電極の形成、エッチング工程が必要である。ま
たＡｕ自体の価格も高価なためコストダウンの点で不利
である。この問題を解消するために、電解メッキを用い
ない無電解メッキ法が提案されている。図４は上記無電
解メッキ法による突起電極形成の一例である。図４
（ａ）に示すように半導体素子４１にＡｌ電極４２を形
成し周囲を絶縁膜４３で被覆する。同図（ｂ）に示すよ
うに無電解メッキ形成のための前処理としてジンケート
処理を行いＡｌ表面をＺｎ４４で置換する。ついで同図
（ｃ）に示すように無電解Ｎｉメッキ液に浸漬しＮｉ突
起電極４５を形成する。さらに同図（ｄ）に示すように
無電解Ａｕメッキ液に浸漬しＮｉメッキ上にＡｕ薄膜４
６を形成する。
以下に示すようなものがあった。図２は従来の半導体素
子の実装状態を示す図である。半導体素子２１の電極２
２に形成したＡｕの突起電極２３をガラス基板２４など
の上の基板電極パッド２５に圧着し接着樹脂２６などで
固定することで半導体素子２１とガラス基板２４上の電
極パッド２５間を接続するものである。以上に述べた例
に用いられるＡｕの突起電極２３は一般的にスタッドバ
ンプ法あるいは電解メッキ法により形成される。スタッ
ドバンプ法はＡｕワイヤーを半導体素子の電極パッド上
に付着させながらボールを形成し接合する。次にボール
から数十μｍの位置でワイヤーを切って突起を形成する
ものである。また図３にかかる従来の電解メッキ法を用
いたＡｕ突起電極形成工程の一例を示す。図３（ａ）に
示すように半導体素子３１にＡｌ電極３２を形成し周囲
を絶縁膜３３で被覆する。同図（ｂ）に示すように突起
金属の密着性の確保、金属の拡散防止およびメッキ用電
極のために気相法によりＴｉ、Ｗ、Ａｕ薄膜層３４を半
導体素子上に形成する。ついで同図（ｃ）に示すように
感光性レジスト膜３５を形成し、フォトリソグラフィに
より突起電極を形成する個所を露出する。さらに同図
（ｄ）に示すように電解メッキによりＡｕの突起電極３
６を形成する。最後に同図（ｅ）に示すように感光性レ
ジストを剥離し、不要個所のＴｉ、Ｗ、Ａｕ薄膜層をエ
ッチングにより除去しＡｕの突起電極を形成する。しか
しながらこのようにして形成されるＡｕの突起電極は電
解メッキを用いるためにフォトリソグラフィ工程および
メッキ用電極の形成、エッチング工程が必要である。ま
たＡｕ自体の価格も高価なためコストダウンの点で不利
である。この問題を解消するために、電解メッキを用い
ない無電解メッキ法が提案されている。図４は上記無電
解メッキ法による突起電極形成の一例である。図４
（ａ）に示すように半導体素子４１にＡｌ電極４２を形
成し周囲を絶縁膜４３で被覆する。同図（ｂ）に示すよ
うに無電解メッキ形成のための前処理としてジンケート
処理を行いＡｌ表面をＺｎ４４で置換する。ついで同図
（ｃ）に示すように無電解Ｎｉメッキ液に浸漬しＮｉ突
起電極４５を形成する。さらに同図（ｄ）に示すように
無電解Ａｕメッキ液に浸漬しＮｉメッキ上にＡｕ薄膜４
６を形成する。
【０００３】
【発明が解決しようとする課題】図４の方法であればメ
ッキ用の電極が不要であり、フォトリソグラフィ工程も
不要になりコストダウンが可能となる。しかし、上記し
た従来技術には以下に示すような欠点がある。通常の突
起電極は５〜１０％のメッキ厚ばらつきをもっており、
チップオンガラス（ＣＯＧ）等への実装の際、すべての
突起電極に過大な圧力を加えて突起電極の一部部分もし
くは全体を塑性変形させて接続しなければならない。こ
の場合Ａｕの突起電極はＡｕの硬度が低いため（５０〜
７０ＨＶ）容易に可塑変形する。しかしＮｉの突起電極
は非常に硬度が高いため（５００〜７００ＨＶ）塑性変
形がＡｕと比べると容易ではない。そのため実装の際、
半導体素子あるいは基板の膜にダメージを与えるという
問題があった。また無電解Ｎｉメッキの厚膜突起を無電
解Ａｕメッキの厚膜突起に置き換えるには、現在実用化
されている無電解Ａｕメッキのメッキスピードが非常に
遅いため突起電極厚膜形成には向かないという問題があ
った。
ッキ用の電極が不要であり、フォトリソグラフィ工程も
不要になりコストダウンが可能となる。しかし、上記し
た従来技術には以下に示すような欠点がある。通常の突
起電極は５〜１０％のメッキ厚ばらつきをもっており、
チップオンガラス（ＣＯＧ）等への実装の際、すべての
突起電極に過大な圧力を加えて突起電極の一部部分もし
くは全体を塑性変形させて接続しなければならない。こ
の場合Ａｕの突起電極はＡｕの硬度が低いため（５０〜
７０ＨＶ）容易に可塑変形する。しかしＮｉの突起電極
は非常に硬度が高いため（５００〜７００ＨＶ）塑性変
形がＡｕと比べると容易ではない。そのため実装の際、
半導体素子あるいは基板の膜にダメージを与えるという
問題があった。また無電解Ｎｉメッキの厚膜突起を無電
解Ａｕメッキの厚膜突起に置き換えるには、現在実用化
されている無電解Ａｕメッキのメッキスピードが非常に
遅いため突起電極厚膜形成には向かないという問題があ
った。
【０００４】そこで、本発明の目的とするところは、上
記の課題を解決し、低コストでチップオンガラス（ＣＯ
Ｇ）などの実装に用いる際、加圧による半導体素子ある
いは基板の膜にダメージを与えない半導体素子の突起電
極構造およびその形成方法の提供を目的とするところで
ある。
記の課題を解決し、低コストでチップオンガラス（ＣＯ
Ｇ）などの実装に用いる際、加圧による半導体素子ある
いは基板の膜にダメージを与えない半導体素子の突起電
極構造およびその形成方法の提供を目的とするところで
ある。
【０００５】
【課題を解決するための手段】本発明は上記のような課
題を解決するためのもので、以下の手段からなる。
題を解決するためのもので、以下の手段からなる。
【０００６】電極の周囲に絶縁膜が形成さた半導体素子
の電極上に金属メッキ法により形成される突起電極にお
いて、該電極上の該突起電極を形成するメッキ金属中に
弾性のあるボールに金属を被覆した導電性ボールと該メ
ッキ金属の共存する層が形成されることを特徴とする。
また該突起電極の該メッキ金属中に該導電性ボールと該
メッキ金属の共存する層が少なくとも該導電性ボールの
直径よりも厚く形成され、さらに突起電極の膜厚バラツ
キ量よりも厚く形成されることを特徴とする。すなわち
突起電極の膜厚にバラツキがあっても、弾性のある導電
性ボールにより加圧接続したときの応力による変形が可
能であり、小さな過重でも良好に電極の接続が得られる
ため、半導体素子と基板側の電極パッドへのダメージを
低減すことができる。さらに該導電性ボールと金属メッ
キが共存する層を該導電性ボールの直径よりも厚く積層
することで、加圧接続したときの応力を突起電極表面で
均一に受けることが可能であり一部部だけ応力が集中す
ることがない。さらに突起電極の膜厚バラツキ量よりも
厚く形成することで膜厚バラツキを吸収する変形が可能
である。また導電性のボールを使用することでボールが
密に配列してもボール間は導通されるために電気的な劣
化がない。さらに該導電性ボールが無電解メッキ法によ
りＮｉ、Ａｕ、Ｃｕなどの金属が被覆された樹脂からな
ることを特徴とする。すなわち高分子系の樹脂粒子に金
属を被覆するため、熱膨張、圧着接合時の寸法変化に対
して弾性変形範囲が広く接続部材として適している。被
覆する金属は限定しないが、突起電極形成のメッキ金属
と同種の金属を用いたほうが密着性の点で望ましい。ま
たボールは球形または擬似球形であることが望ましい。
さらに該突起電極の金属メッキが無電解メッキ法により
形成されたＮｉからなり、さらに該Ｎｉメッキ上に無電
解メッキ法で形成されたＡｕの薄膜メッキが積層される
ことを特徴とする。すなわち無電解メッキ法を用いるこ
とでメッキ用の電極が不要であり、フォトリソグラフィ
工程も不要になりコストダウンが可能となる。また無電
解メッキでは導電性ボールを分散した際にボールにメッ
キが析出しづらい条件を使用することが望ましい。また
突起電極の金属材料として無電解Ｎｉメッキを用いるこ
とで、ピンホールの発生が少なく耐食性が良くなる。さ
らに膜厚のコントロール性が良く均一な表面が得られ
る。またＮｉメッキ厚膜上にＡｕメッキ薄膜を積層する
ことで実装する基板側の接続部分との密着性確保が容易
であり、Ａｕを薄膜とすることで無電解Ａｕメッキ時間
を短縮することができる。さらに電極の周囲に絶縁膜が
形成さた半導体素子の電極上に金属メッキ法により形成
される突起電極において、該突起電極が（ａ）該電極上
の第１の該金属メッキ層からなり、（ｂ）さらに該金属
メッキ上に弾性のあるボールに金属を被覆した導電性ボ
ールと該金属メッキの共存する第２の層からなり、
（ｃ）さらに該導電性ボールと金属メッキの共存する層
上に該金属メッキの第３の層からなり、（ｄ）さらに接
続する基板の電極部分と密着性の良い金属メッキが該金
属メッキ上に第４の層からなることを特徴とする。すな
わち（ａ）の金属メッキを行うことで突起電極と半導体
素子の電極との密着性が確保され、（ｂ）の導電性ボー
ルと金属メッキが共存する層を形成することで実装時の
圧着の際の均一な応力の吸収が可能になる。（ｃ）で再
び（ａ）と同様の金属メッキを行うことで導電性ボール
と金属メッキが共存する層表面の凹凸を平坦化し、さら
に（ｄ）で形成する金属メッキとの密着性が確保され
る。ここで実装する基板の電極部分との密着性がよい金
属メッキを（ａ）および（ｃ）で積層する金属メッキと
して使用した場合は（ｄ）の工程を省略してもかまわな
い。（ｂ）の導電性ボールメッキ層を積層する厚さは上
記方法にて作製した突起電極の高さバラツキにより、突
起電極の高さバラツキよりも厚く形成することが望まし
い。また（ａ）および（ｃ）の金属メッキ層は接触金属
との密着性が得られる厚さがあればよいが、１μｍから
５μｍが望ましい。さらに電極の周囲に絶縁膜が形成さ
た半導体素子の電極上に金属メッキ法により形成される
突起電極において、（ａ）弾性のあるボールに金属を被
覆した導電性ボールを該突起電極を形成するための金属
メッキ液中に分散し、（ｂ）さらに該電極上に該メッキ
金属と該導電性ボールを共析させて該メッキ金属中に導
電性ボールとメッキ金属が共存する層を形成した突起電
極を形成することを特徴とする。すなわち（ａ）におい
てあらかじめ導電性ボールを金属メッキ液中に分散する
ことで（ｂ）において突起電極として導電性ボールとメ
ッキ金属が共存する層を容易にしかも均一に形成でき
る。また導電性ボールのメッキ液へ分散量あるいはメッ
キ液の組成を変更することで容易に導電性ボールの共析
量を制御できる。さらに電極の周囲に絶縁膜が形成さた
半導体素子の電極上に金属メッキ法により形成される突
起電極において、該電極上に（ａ）無電解メッキ法によ
り第１の該金属メッキを積層する工程、（ｂ）第１の該
金属メッキ上に該無電解メッキ浴中に該導電性ボールを
分散し該金属メッキと該導電性ボールを共析させて該導
電性ボールと該金属メッキが共存する第２の層を形成す
る工程、（ｃ）第２の該導電性ボールと該金属メッキが
共存する層上に無電解メッキ法により該金属メッキの第
３の層を積層する工程、（ｄ）接続する基板の電極部分
と密着性の良い金属を無電解メッキ法により第３の該金
属メッキ上に第４の層として形成する工程を特徴とす
る。すなわち（ａ）、（ｂ）、（ｃ）および（ｄ）の工
程をすべて無電解メッキ法を用いて形成することでメッ
キ用の電極が不要であり、フォトリソグラフィ工程も不
要になりコストダウンが可能となる。
の電極上に金属メッキ法により形成される突起電極にお
いて、該電極上の該突起電極を形成するメッキ金属中に
弾性のあるボールに金属を被覆した導電性ボールと該メ
ッキ金属の共存する層が形成されることを特徴とする。
また該突起電極の該メッキ金属中に該導電性ボールと該
メッキ金属の共存する層が少なくとも該導電性ボールの
直径よりも厚く形成され、さらに突起電極の膜厚バラツ
キ量よりも厚く形成されることを特徴とする。すなわち
突起電極の膜厚にバラツキがあっても、弾性のある導電
性ボールにより加圧接続したときの応力による変形が可
能であり、小さな過重でも良好に電極の接続が得られる
ため、半導体素子と基板側の電極パッドへのダメージを
低減すことができる。さらに該導電性ボールと金属メッ
キが共存する層を該導電性ボールの直径よりも厚く積層
することで、加圧接続したときの応力を突起電極表面で
均一に受けることが可能であり一部部だけ応力が集中す
ることがない。さらに突起電極の膜厚バラツキ量よりも
厚く形成することで膜厚バラツキを吸収する変形が可能
である。また導電性のボールを使用することでボールが
密に配列してもボール間は導通されるために電気的な劣
化がない。さらに該導電性ボールが無電解メッキ法によ
りＮｉ、Ａｕ、Ｃｕなどの金属が被覆された樹脂からな
ることを特徴とする。すなわち高分子系の樹脂粒子に金
属を被覆するため、熱膨張、圧着接合時の寸法変化に対
して弾性変形範囲が広く接続部材として適している。被
覆する金属は限定しないが、突起電極形成のメッキ金属
と同種の金属を用いたほうが密着性の点で望ましい。ま
たボールは球形または擬似球形であることが望ましい。
さらに該突起電極の金属メッキが無電解メッキ法により
形成されたＮｉからなり、さらに該Ｎｉメッキ上に無電
解メッキ法で形成されたＡｕの薄膜メッキが積層される
ことを特徴とする。すなわち無電解メッキ法を用いるこ
とでメッキ用の電極が不要であり、フォトリソグラフィ
工程も不要になりコストダウンが可能となる。また無電
解メッキでは導電性ボールを分散した際にボールにメッ
キが析出しづらい条件を使用することが望ましい。また
突起電極の金属材料として無電解Ｎｉメッキを用いるこ
とで、ピンホールの発生が少なく耐食性が良くなる。さ
らに膜厚のコントロール性が良く均一な表面が得られ
る。またＮｉメッキ厚膜上にＡｕメッキ薄膜を積層する
ことで実装する基板側の接続部分との密着性確保が容易
であり、Ａｕを薄膜とすることで無電解Ａｕメッキ時間
を短縮することができる。さらに電極の周囲に絶縁膜が
形成さた半導体素子の電極上に金属メッキ法により形成
される突起電極において、該突起電極が（ａ）該電極上
の第１の該金属メッキ層からなり、（ｂ）さらに該金属
メッキ上に弾性のあるボールに金属を被覆した導電性ボ
ールと該金属メッキの共存する第２の層からなり、
（ｃ）さらに該導電性ボールと金属メッキの共存する層
上に該金属メッキの第３の層からなり、（ｄ）さらに接
続する基板の電極部分と密着性の良い金属メッキが該金
属メッキ上に第４の層からなることを特徴とする。すな
わち（ａ）の金属メッキを行うことで突起電極と半導体
素子の電極との密着性が確保され、（ｂ）の導電性ボー
ルと金属メッキが共存する層を形成することで実装時の
圧着の際の均一な応力の吸収が可能になる。（ｃ）で再
び（ａ）と同様の金属メッキを行うことで導電性ボール
と金属メッキが共存する層表面の凹凸を平坦化し、さら
に（ｄ）で形成する金属メッキとの密着性が確保され
る。ここで実装する基板の電極部分との密着性がよい金
属メッキを（ａ）および（ｃ）で積層する金属メッキと
して使用した場合は（ｄ）の工程を省略してもかまわな
い。（ｂ）の導電性ボールメッキ層を積層する厚さは上
記方法にて作製した突起電極の高さバラツキにより、突
起電極の高さバラツキよりも厚く形成することが望まし
い。また（ａ）および（ｃ）の金属メッキ層は接触金属
との密着性が得られる厚さがあればよいが、１μｍから
５μｍが望ましい。さらに電極の周囲に絶縁膜が形成さ
た半導体素子の電極上に金属メッキ法により形成される
突起電極において、（ａ）弾性のあるボールに金属を被
覆した導電性ボールを該突起電極を形成するための金属
メッキ液中に分散し、（ｂ）さらに該電極上に該メッキ
金属と該導電性ボールを共析させて該メッキ金属中に導
電性ボールとメッキ金属が共存する層を形成した突起電
極を形成することを特徴とする。すなわち（ａ）におい
てあらかじめ導電性ボールを金属メッキ液中に分散する
ことで（ｂ）において突起電極として導電性ボールとメ
ッキ金属が共存する層を容易にしかも均一に形成でき
る。また導電性ボールのメッキ液へ分散量あるいはメッ
キ液の組成を変更することで容易に導電性ボールの共析
量を制御できる。さらに電極の周囲に絶縁膜が形成さた
半導体素子の電極上に金属メッキ法により形成される突
起電極において、該電極上に（ａ）無電解メッキ法によ
り第１の該金属メッキを積層する工程、（ｂ）第１の該
金属メッキ上に該無電解メッキ浴中に該導電性ボールを
分散し該金属メッキと該導電性ボールを共析させて該導
電性ボールと該金属メッキが共存する第２の層を形成す
る工程、（ｃ）第２の該導電性ボールと該金属メッキが
共存する層上に無電解メッキ法により該金属メッキの第
３の層を積層する工程、（ｄ）接続する基板の電極部分
と密着性の良い金属を無電解メッキ法により第３の該金
属メッキ上に第４の層として形成する工程を特徴とす
る。すなわち（ａ）、（ｂ）、（ｃ）および（ｄ）の工
程をすべて無電解メッキ法を用いて形成することでメッ
キ用の電極が不要であり、フォトリソグラフィ工程も不
要になりコストダウンが可能となる。
【０００７】本発明者らは、上記構造の半導体素子の突
起電極形成方法を発明し、低コストで加圧によるダメー
ジのないチップオンガラス（ＣＯＧ）などの実装に用い
る半導体素子の突起電極構造およびその形成方法の提供
に成功した。
起電極形成方法を発明し、低コストで加圧によるダメー
ジのないチップオンガラス（ＣＯＧ）などの実装に用い
る半導体素子の突起電極構造およびその形成方法の提供
に成功した。
【０００８】
【発明の実施の形態】以下、本発明に実施の形態につい
て図面に基づき実施例を挙げて説明する。
て図面に基づき実施例を挙げて説明する。
【０００９】（実施例１）図１は本発明の実施例を説明
するための半導体素子の突起電極構造およびその形成方
法の作製工程である。まず同図（ａ）に示すように半導
体素子１０上にＡｌを気相法により形成しフォトリソグ
ラフィを用い幅１００μｍ、長さ１００μｍ、厚み1μ
ｍのＡｌ電極１１を形成する。設計するチップにより電
極部大きさは自由に変更できる。その上に気相法により
ＳｉＯ２またはＳｉＯＮ膜等の絶縁膜１２を２０００オ
ングストローム程度成長させ、フォトリソグラフィを用
いてエッチングしＡｌ電極の周囲に絶縁膜１２を形成す
る。次に同図（ｂ）に示すように無電解メッキ形勢のた
めの前処理としてジンケート処理を行いＡｌ電極表面１
１をＺｎで置換する。その後無電解Ｎｉメッキ液（硫酸
ニッケル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオン酸２
ｇ／Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ：９０℃）に
浸漬し、第１のＮｉメッキ層１３を厚さ５μｍ析出す
る。ついで同図（ｃ）に示すように弾性のある導電性ボ
ール（スチレン系粒子：平均粒子直径１μｍ、被覆メッ
キ：Ｎｉ）を分散した無電解Ｎｉメッキ液（硫酸ニッケ
ル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオン酸２ｇ／
Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ、界面活性剤：９
０℃）に浸漬し、メッキ浴をプロペラ等で攪拌し導電性
ボールを均一に共析させ、導電性ボール１４を均一に取
り込んだ第２のＮｉおよび導電性ボール共析メッキ層１
５を５μｍの厚さに形成する。さらに同図（ｄ）に示す
ように無電解Ｎｉメッキ液（硫酸ニッケル２１ｇ／Ｌ、
乳酸２８ｇ／Ｌ、プロピオン酸２ｇ／Ｌ、次亜リン酸ナ
トリウム２１ｇ／Ｌ：９０℃）に浸漬し、第３のＮｉメ
ッキ層１６を厚さ５μｍ析出する。最後に同図（ｅ）に
示すように無電解Ａｕメッキ液（ジシアノ金酸カリウム
６ｇ／Ｌ、シアン化カリウム１３ｇ／Ｌ、水酸化カリウ
ム１１ｇ／Ｌ、水素化ホウ素カリウム２２ｇ／Ｌ：温度
７５℃）に浸漬し第３のＮｉメッキ上にＡｕ薄膜１７を
１μｍ形成する。以上の方法により突起電極形成を行っ
た。さらにこの方法を用いて突起電極を形成した半導体
チップ（突起電極２００個／１半導体チップ）の突起電
極膜厚バラツキは５μｍであり、この半導体チップ（１
００チップ）をチップオンガラス（ＣＯＧ）の実装を行
ったところ、圧着による基板へのダメージ、接続不良は
認められなかった。以上の方法により低コストで加圧に
よるダメージのないチップオンガラス（ＣＯＧ）などの
実装に用いる半導体素子の突起電極構造およびその形成
方法の提供に成功した。
するための半導体素子の突起電極構造およびその形成方
法の作製工程である。まず同図（ａ）に示すように半導
体素子１０上にＡｌを気相法により形成しフォトリソグ
ラフィを用い幅１００μｍ、長さ１００μｍ、厚み1μ
ｍのＡｌ電極１１を形成する。設計するチップにより電
極部大きさは自由に変更できる。その上に気相法により
ＳｉＯ２またはＳｉＯＮ膜等の絶縁膜１２を２０００オ
ングストローム程度成長させ、フォトリソグラフィを用
いてエッチングしＡｌ電極の周囲に絶縁膜１２を形成す
る。次に同図（ｂ）に示すように無電解メッキ形勢のた
めの前処理としてジンケート処理を行いＡｌ電極表面１
１をＺｎで置換する。その後無電解Ｎｉメッキ液（硫酸
ニッケル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオン酸２
ｇ／Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ：９０℃）に
浸漬し、第１のＮｉメッキ層１３を厚さ５μｍ析出す
る。ついで同図（ｃ）に示すように弾性のある導電性ボ
ール（スチレン系粒子：平均粒子直径１μｍ、被覆メッ
キ：Ｎｉ）を分散した無電解Ｎｉメッキ液（硫酸ニッケ
ル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオン酸２ｇ／
Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ、界面活性剤：９
０℃）に浸漬し、メッキ浴をプロペラ等で攪拌し導電性
ボールを均一に共析させ、導電性ボール１４を均一に取
り込んだ第２のＮｉおよび導電性ボール共析メッキ層１
５を５μｍの厚さに形成する。さらに同図（ｄ）に示す
ように無電解Ｎｉメッキ液（硫酸ニッケル２１ｇ／Ｌ、
乳酸２８ｇ／Ｌ、プロピオン酸２ｇ／Ｌ、次亜リン酸ナ
トリウム２１ｇ／Ｌ：９０℃）に浸漬し、第３のＮｉメ
ッキ層１６を厚さ５μｍ析出する。最後に同図（ｅ）に
示すように無電解Ａｕメッキ液（ジシアノ金酸カリウム
６ｇ／Ｌ、シアン化カリウム１３ｇ／Ｌ、水酸化カリウ
ム１１ｇ／Ｌ、水素化ホウ素カリウム２２ｇ／Ｌ：温度
７５℃）に浸漬し第３のＮｉメッキ上にＡｕ薄膜１７を
１μｍ形成する。以上の方法により突起電極形成を行っ
た。さらにこの方法を用いて突起電極を形成した半導体
チップ（突起電極２００個／１半導体チップ）の突起電
極膜厚バラツキは５μｍであり、この半導体チップ（１
００チップ）をチップオンガラス（ＣＯＧ）の実装を行
ったところ、圧着による基板へのダメージ、接続不良は
認められなかった。以上の方法により低コストで加圧に
よるダメージのないチップオンガラス（ＣＯＧ）などの
実装に用いる半導体素子の突起電極構造およびその形成
方法の提供に成功した。
【００１０】（実施例２）実施例１と同様の形態の半導
体素子のＡｌ電極上に無電解メッキ形成のための前処理
としてジンケート処理を行い、Ａｌ電極表面をＺｎで置
換する。その後無電解Ｎｉメッキ液（硫酸ニッケル２１
ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオン酸２ｇ／Ｌ、次亜
リン酸ナトリウム２１ｇ／Ｌ：９０℃）に浸漬し、第１
のＮｉメッキ層を厚さ２μｍ析出する。ついで弾性のあ
る導電性ボール（スチレン系粒子：平均粒子直径１μ
ｍ、被覆メッキ：Ｎｉ）を分散した無電解Ｎｉメッキ液
（硫酸ニッケル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオ
ン酸２ｇ／Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ、界面
活性剤：９０℃）に浸漬し、メッキ浴をプロペラ等で攪
拌し導電粒子を均一に共析させ、導電性ボールを均一に
取り込んだ第２のＮｉおよび導電性ボール共析メッキ層
を１０μｍの厚さに形成する。さらに無電解Ｎｉメッキ
液（硫酸ニッケル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピ
オン酸２ｇ／Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ：９
０℃）に浸漬し、第３のＮｉメッキ層１６を厚さ２μｍ
析出する。最後に無電解Ａｕメッキ液（ジシアノ金酸カ
リウム６ｇ／Ｌ、シアン化カリウム１３ｇ／Ｌ、水酸化
カリウム１１ｇ／Ｌ、水素化ホウ素カリウム２２ｇ／
Ｌ：温度７５℃）に浸漬し第３のＮｉメッキ上にＡｕ薄
膜を１μｍ形成する。以上の方法により突起電極形成を
行った。さらにこの方法を用いて突起電極を形成した半
導体チップ（突起電極２００個／１半導体チップ）の突
起電極膜厚バラツキは５μｍであり、この半導体チップ
（１００チップ）をチップオンガラス（ＣＯＧ）の実装
を行ったところ、圧着による基板へのダメージ、接続不
良は認められなかった。以上の方法により低コストで加
圧によるダメージのないチップオンガラス（ＣＯＧ）な
どの実装に用いる半導体素子の突起電極構造およびその
形成方法の提供に成功した。
体素子のＡｌ電極上に無電解メッキ形成のための前処理
としてジンケート処理を行い、Ａｌ電極表面をＺｎで置
換する。その後無電解Ｎｉメッキ液（硫酸ニッケル２１
ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオン酸２ｇ／Ｌ、次亜
リン酸ナトリウム２１ｇ／Ｌ：９０℃）に浸漬し、第１
のＮｉメッキ層を厚さ２μｍ析出する。ついで弾性のあ
る導電性ボール（スチレン系粒子：平均粒子直径１μ
ｍ、被覆メッキ：Ｎｉ）を分散した無電解Ｎｉメッキ液
（硫酸ニッケル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオ
ン酸２ｇ／Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ、界面
活性剤：９０℃）に浸漬し、メッキ浴をプロペラ等で攪
拌し導電粒子を均一に共析させ、導電性ボールを均一に
取り込んだ第２のＮｉおよび導電性ボール共析メッキ層
を１０μｍの厚さに形成する。さらに無電解Ｎｉメッキ
液（硫酸ニッケル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピ
オン酸２ｇ／Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ：９
０℃）に浸漬し、第３のＮｉメッキ層１６を厚さ２μｍ
析出する。最後に無電解Ａｕメッキ液（ジシアノ金酸カ
リウム６ｇ／Ｌ、シアン化カリウム１３ｇ／Ｌ、水酸化
カリウム１１ｇ／Ｌ、水素化ホウ素カリウム２２ｇ／
Ｌ：温度７５℃）に浸漬し第３のＮｉメッキ上にＡｕ薄
膜を１μｍ形成する。以上の方法により突起電極形成を
行った。さらにこの方法を用いて突起電極を形成した半
導体チップ（突起電極２００個／１半導体チップ）の突
起電極膜厚バラツキは５μｍであり、この半導体チップ
（１００チップ）をチップオンガラス（ＣＯＧ）の実装
を行ったところ、圧着による基板へのダメージ、接続不
良は認められなかった。以上の方法により低コストで加
圧によるダメージのないチップオンガラス（ＣＯＧ）な
どの実装に用いる半導体素子の突起電極構造およびその
形成方法の提供に成功した。
【００１１】（比較例１）実施例１と同様の形態の半導
体素子のＡｌ電極上に無電解メッキ形成のための前処理
としてジンケート処理を行い、その後無電解Ｎｉメッキ
液（硫酸ニッケル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピ
オン酸２ｇ／Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ：９
０℃）に浸漬し、Ｎｉメッキ層を厚さ１５μｍ析出す
る。無電解Ａｕメッキ液（ジシアノ金酸カリウム６ｇ／
Ｌ、シアン化カリウム１３ｇ／Ｌ、水酸化カリウム１１
ｇ／Ｌ、水素化ホウ素カリウム２２ｇ／Ｌ：温度７５
℃）に浸漬しＮｉメッキ上にＡｕ薄膜を１μｍ形成す
る。以上の方法により突起電極形成を行った。さらにこ
の方法を用いて突起電極を形成した半導体チップ（突起
電極２００個／１半導体チップ）の突起電極膜厚バラツ
キは５μｍであり、この半導体チップ（１００チップ）
をチップオンガラス（ＣＯＧ）の実装を行ったところ、
圧着による基板へのダメージ、接続不良が認められた。
体素子のＡｌ電極上に無電解メッキ形成のための前処理
としてジンケート処理を行い、その後無電解Ｎｉメッキ
液（硫酸ニッケル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピ
オン酸２ｇ／Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ：９
０℃）に浸漬し、Ｎｉメッキ層を厚さ１５μｍ析出す
る。無電解Ａｕメッキ液（ジシアノ金酸カリウム６ｇ／
Ｌ、シアン化カリウム１３ｇ／Ｌ、水酸化カリウム１１
ｇ／Ｌ、水素化ホウ素カリウム２２ｇ／Ｌ：温度７５
℃）に浸漬しＮｉメッキ上にＡｕ薄膜を１μｍ形成す
る。以上の方法により突起電極形成を行った。さらにこ
の方法を用いて突起電極を形成した半導体チップ（突起
電極２００個／１半導体チップ）の突起電極膜厚バラツ
キは５μｍであり、この半導体チップ（１００チップ）
をチップオンガラス（ＣＯＧ）の実装を行ったところ、
圧着による基板へのダメージ、接続不良が認められた。
【００１２】（比較例２）実施例１と同様の形態の半導
体素子のＡｌ電極上に無電解メッキ形成のための前処理
としてジンケート処理を行い、Ａｌ電極表面をＺｎで置
換する。その後無電解Ｎｉメッキ液（硫酸ニッケル２１
ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオン酸２ｇ／Ｌ、次亜
リン酸ナトリウム２１ｇ／Ｌ：９０℃）に浸漬し、第１
のＮｉメッキ層を厚さ８μｍ析出する。ついで弾性のあ
る導電性ボール（スチレン系粒子：平均粒子直径１μ
ｍ、被覆メッキ：Ｎｉ）を分散した無電解Ｎｉメッキ液
（硫酸ニッケル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオ
ン酸２ｇ／Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ、界面
活性剤：９０℃）に浸漬し、メッキ浴をプロペラ等で攪
拌し導電粒子を均一に共析させ、導電性ボールを均一に
取り込んだ第２のＮｉおよび導電性ボール共析メッキ層
を２μｍの厚さに形成する。さらに無電解Ｎｉメッキ液
（硫酸ニッケル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオ
ン酸２ｇ／Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ：９０
℃）に浸漬し、第３のＮｉメッキ層１６を厚さ５μｍ析
出する。最後に無電解Ａｕメッキ液（ジシアノ金酸カリ
ウム６ｇ／Ｌ、シアン化カリウム１３ｇ／Ｌ、水酸化カ
リウム１１ｇ／Ｌ、水素化ホウ素カリウム２２ｇ／Ｌ：
温度７５℃）に浸漬し第３のＮｉメッキ上にＡｕ薄膜を
１μｍ形成する。以上の方法により突起電極形成を行っ
た。さらにこの方法を用いて突起電極を形成した半導体
チップ（突起電極２００個／１半導体チップ）の突起電
極膜厚バラツキは５μｍであり、この半導体チップ（１
００チップ）をチップオンガラス（ＣＯＧ）の実装を行
ったところ、圧着による基板へのダメージ、接続不良が
認められた。
体素子のＡｌ電極上に無電解メッキ形成のための前処理
としてジンケート処理を行い、Ａｌ電極表面をＺｎで置
換する。その後無電解Ｎｉメッキ液（硫酸ニッケル２１
ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオン酸２ｇ／Ｌ、次亜
リン酸ナトリウム２１ｇ／Ｌ：９０℃）に浸漬し、第１
のＮｉメッキ層を厚さ８μｍ析出する。ついで弾性のあ
る導電性ボール（スチレン系粒子：平均粒子直径１μ
ｍ、被覆メッキ：Ｎｉ）を分散した無電解Ｎｉメッキ液
（硫酸ニッケル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオ
ン酸２ｇ／Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ、界面
活性剤：９０℃）に浸漬し、メッキ浴をプロペラ等で攪
拌し導電粒子を均一に共析させ、導電性ボールを均一に
取り込んだ第２のＮｉおよび導電性ボール共析メッキ層
を２μｍの厚さに形成する。さらに無電解Ｎｉメッキ液
（硫酸ニッケル２１ｇ／Ｌ、乳酸２８ｇ／Ｌ、プロピオ
ン酸２ｇ／Ｌ、次亜リン酸ナトリウム２１ｇ／Ｌ：９０
℃）に浸漬し、第３のＮｉメッキ層１６を厚さ５μｍ析
出する。最後に無電解Ａｕメッキ液（ジシアノ金酸カリ
ウム６ｇ／Ｌ、シアン化カリウム１３ｇ／Ｌ、水酸化カ
リウム１１ｇ／Ｌ、水素化ホウ素カリウム２２ｇ／Ｌ：
温度７５℃）に浸漬し第３のＮｉメッキ上にＡｕ薄膜を
１μｍ形成する。以上の方法により突起電極形成を行っ
た。さらにこの方法を用いて突起電極を形成した半導体
チップ（突起電極２００個／１半導体チップ）の突起電
極膜厚バラツキは５μｍであり、この半導体チップ（１
００チップ）をチップオンガラス（ＣＯＧ）の実装を行
ったところ、圧着による基板へのダメージ、接続不良が
認められた。
【００１３】
【発明の効果】以上のように、本発明の半導体素子の突
起電極構造および形成方法によれば、突起電極を弾性の
ある導電性ボールと金属メッキが共存する層で形成する
ため、突起電極に高さバラツキがあっても実装時に加圧
接続した場合、応力による変形が可能である。また無電
解メッキ法用いて突起電極を形成することで電解メッキ
用の電極形成とフォトリソグラフィ工程をなくすこと可
能である。これにより低コストで加圧によるダメージの
ないチップオンガラス（ＣＯＧ）などの実装に用いる半
導体素子の突起電極構造およいびその形成方法の提供が
可能になった。
起電極構造および形成方法によれば、突起電極を弾性の
ある導電性ボールと金属メッキが共存する層で形成する
ため、突起電極に高さバラツキがあっても実装時に加圧
接続した場合、応力による変形が可能である。また無電
解メッキ法用いて突起電極を形成することで電解メッキ
用の電極形成とフォトリソグラフィ工程をなくすこと可
能である。これにより低コストで加圧によるダメージの
ないチップオンガラス（ＣＯＧ）などの実装に用いる半
導体素子の突起電極構造およいびその形成方法の提供が
可能になった。
【図１】本発明の半導体素子の突起電極構造およびそれ
を形成する方法を説明するための図。
を形成する方法を説明するための図。
【図２】従来の半導体素子の実装状態を説明するための
図。
図。
【図３】従来の半導体素子の突起電極構造およびそれを
形成する方法を説明するための図。
形成する方法を説明するための図。
【図４】従来の半導体素子の突起電極構造およびそれを
形成する方法を説明するための図。
形成する方法を説明するための図。
１０半導体素子 １１電極 １２絶縁膜 １３金属メッキ層 １４導電性ボール １５導電性ボールと金属メッキの共析メッキ層 １６金属メッキ層 １７実装側基板の電極と密着性を確保する金属メッキ層 ２１半導体素子 ２２電極 ２３Ａｕ突起電極 ２４ガラス基板 ２５電極パッド ３１半導体素子 ３２Ａｌ電極 ３３絶縁膜 ３４Ｔｉ、Ｗ、Ａｕ薄膜層 ３５感光性レジスト ３６Ａｕ突起電極 ４１半導体素子 ４２Ａｌ電極 ４３絶縁膜 ４４Ｚｎ薄膜 ４５Ｎｉ突起電極 ４６Ａｕ薄膜
Claims (7)
- 【請求項１】 電極の周囲に絶縁膜が形成さた半導体素
子の電極上に金属メッキ法により形成される突起電極に
おいて、該電極上の該突起電極を形成するメッキ金属中
に弾性のあるボールに金属を被覆した導電性ボールと該
メッキ金属の共存する層が形成されることを特徴とする
半導体素子の突起電極構造。 - 【請求項２】 該突起電極の該メッキ金属中に該導電性
ボールと該メッキ金属の共存する層が少なくとも該導電
性ボールの直径よりも厚く形成され、さらに突起電極の
膜厚バラツキ量よりも厚く形成されることを特徴とする
請求項１記載の半導体素子の突起電極構造。 - 【請求項３】 該導電性ボールが無電解メッキ法により
Ｎｉ、Ａｕ、Ｃｕなどの金属が被覆された樹脂からなる
ことを特徴とする請求項１および請求項２記載の半導体
素子の突起電極構造。 - 【請求項４】 該突起電極の金属メッキが無電解メッキ
法により形成されたＮｉからなり、さらに該Ｎｉメッキ
上に無電解メッキ法で形成されたＡｕの薄膜メッキが積
層されることを特徴とする請求項１、請求項２および請
求項３記載の半導体素子の突起電極構造。 - 【請求項５】 電極の周囲に絶縁膜が形成さた半導体素
子の電極上に金属メッキ法により形成される突起電極に
おいて、該突起電極が（ａ）該電極上の第１の該金属メ
ッキ層からなり、（ｂ）さらに該金属メッキ上に弾性の
あるボールに金属を被覆した導電性ボールと該金属メッ
キの共存する第２の層からなり、（ｃ）さらに該導電性
ボールと金属メッキの共存する層上に該金属メッキの第
３の層からなり、（ｄ）さらに接続する基板の電極部分
と密着性の良い金属メッキが該金属メッキ上に第４の層
からなることを特徴とする請求項１記載の半導体素子の
突起電極構造。 - 【請求項６】 電極の周囲に絶縁膜が形成さた半導体素
子の電極上に金属メッキ法により形成される突起電極の
形成方法において、（ａ）弾性のあるボールに金属を被
覆した導電性ボールを該突起電極を形成するための金属
メッキ液中に分散し、（ｂ）さらに該電極上に該メッキ
金属と該導電性ボールを共析させて該メッキ金属中に導
電性ボールとメッキ金属が共存する層を形成した突起電
極を形成することを特徴とする半導体素子の突起電極形
成方法。 - 【請求項７】 電極の周囲に絶縁膜が形成さた半導体素
子の電極上に金属メッキ法により形成される突起電極の
形成方法において、該電極上に（ａ）無電解メッキ法に
より第１の該金属メッキを積層する工程、（ｂ）第１の
該金属メッキ上に該無電解メッキ浴中に該導電性ボール
を分散し該金属メッキと該導電性ボールを共析させて該
導電性ボールと該金属メッキが共存する第２の層を形成
する工程、（ｃ）第２の該導電性ボールと該金属メッキ
が共存する層上に無電解メッキ法により該金属メッキの
第３の層を積層する工程、（ｄ）接続する基板の電極部
分と密着性の良い金属を無電解メッキ法により第３の該
金属メッキ上に第４の層として形成する工程を特徴とす
る請求項６記載の半導体素子の突起電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07400699A JP3570280B2 (ja) | 1999-03-18 | 1999-03-18 | 半導体素子の突起電極構造およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07400699A JP3570280B2 (ja) | 1999-03-18 | 1999-03-18 | 半導体素子の突起電極構造およびその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269259A true JP2000269259A (ja) | 2000-09-29 |
| JP3570280B2 JP3570280B2 (ja) | 2004-09-29 |
Family
ID=13534571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07400699A Expired - Fee Related JP3570280B2 (ja) | 1999-03-18 | 1999-03-18 | 半導体素子の突起電極構造およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570280B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030094692A (ko) * | 2002-06-07 | 2003-12-18 | 삼성테크윈 주식회사 | 무전해 솔더범프 형성방법 |
| KR100486806B1 (ko) * | 2000-12-22 | 2005-05-03 | 샤프 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2007036236A (ja) * | 2005-07-27 | 2007-02-08 | Palo Alto Research Center Inc | 自己集合化電気的接点構造体の形成方法、自己集合化電気的接点構造体および電気的接点構造体 |
-
1999
- 1999-03-18 JP JP07400699A patent/JP3570280B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486806B1 (ko) * | 2000-12-22 | 2005-05-03 | 샤프 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| KR20030094692A (ko) * | 2002-06-07 | 2003-12-18 | 삼성테크윈 주식회사 | 무전해 솔더범프 형성방법 |
| JP2007036236A (ja) * | 2005-07-27 | 2007-02-08 | Palo Alto Research Center Inc | 自己集合化電気的接点構造体の形成方法、自己集合化電気的接点構造体および電気的接点構造体 |
| KR101262685B1 (ko) * | 2005-07-27 | 2013-05-15 | 팔로 알토 리서치 센터 인코포레이티드 | 자기 조립식 상호 연결 입자 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3570280B2 (ja) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028011A (en) | Method of forming electric pad of semiconductor device and method of forming solder bump | |
| TWI326912B (en) | Electronic parts packaging structure and method of manufacturing the same | |
| US7547850B2 (en) | Semiconductor device assemblies with compliant spring contact structures | |
| US7180006B2 (en) | Tape substrate and method for fabricating the same | |
| KR100639736B1 (ko) | 회로 장치의 제조 방법 | |
| US6989291B2 (en) | Method for manufacturing circuit devices | |
| CN101295692B (zh) | 半导体装置 | |
| US20060157850A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20040027345A (ko) | 회로 장치의 제조 방법 | |
| JP3758610B2 (ja) | 電子部品実装用フィルムキャリアテープ | |
| JPH04133330A (ja) | 半導体装置およびその接続方法 | |
| CN112928194A (zh) | 一种倒装Micro LED芯片与基板的键合方法 | |
| JP2000269259A (ja) | 半導体素子の突起電極構造およびその形成方法 | |
| US20030183416A1 (en) | Method of electrically coupling an electronic component to a substrate | |
| JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
| JPH09232506A (ja) | 半導体装置およびその製造方法 | |
| JPH04144190A (ja) | 配線基板およびその製造方法 | |
| JP2001160661A (ja) | ファインピッチ両面フィルム基板の製造方法と表示装置 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| JP3028413B1 (ja) | 電子回路装置 | |
| JPH05335315A (ja) | 電極の製造方法 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001352005A (ja) | 配線基板および半導体装置 | |
| JP3687658B2 (ja) | Ｃｏｆ用フィルムキャリアテープ | |
| JPH11111782A (ja) | 半導体装置用テープキャリア及びそのテープキャリアを使用した半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040614 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |