JP2001160661A - ファインピッチ両面フィルム基板の製造方法と表示装置 - Google Patents

ファインピッチ両面フィルム基板の製造方法と表示装置

Info

Publication number
JP2001160661A
JP2001160661A JP34222399A JP34222399A JP2001160661A JP 2001160661 A JP2001160661 A JP 2001160661A JP 34222399 A JP34222399 A JP 34222399A JP 34222399 A JP34222399 A JP 34222399A JP 2001160661 A JP2001160661 A JP 2001160661A
Authority
JP
Japan
Prior art keywords
pattern
hole
film substrate
film
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34222399A
Other languages
English (en)
Other versions
JP2001160661A5 (ja
Inventor
Tsutomu Matsudaira
努 松平
Nobukazu Koizumi
信和 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Maruwa Seisakusho KK
Original Assignee
Seiko Instruments Inc
Maruwa Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc, Maruwa Seisakusho KK filed Critical Seiko Instruments Inc
Priority to JP34222399A priority Critical patent/JP2001160661A/ja
Publication of JP2001160661A publication Critical patent/JP2001160661A/ja
Publication of JP2001160661A5 publication Critical patent/JP2001160661A5/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 ファインパターンのスルーホール付き両面配
線フィルム基板とそれを用いた液晶表示装置を実現す
る。 【解決手段】 第一のパターン面以外にスルーホール穴
を設け、その裏面の第二のパターン面側より、スルーホ
ールの導通をメッキまたは、導電ペーストで形成したフ
レキシブル基板。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ファインパターン
回路(パターンが100ミクロンピッチ以下を言う)を
形成した両面配線のフィルム基板の製造方法と携帯機器
等や、電子手帳に使用されている表示装置に関する。
【0002】
【従来の技術】液晶表示装置はドライバIC実装と、
C,R等のチップ部品やパッケージIC等の電子部品を
フィルム基板に混在実装したCOF(Chip On F
PC)を液晶パネルに実装した製品が量産され始めてい
る。従来、フィルム基板はポリイミドフィルムにフィル
ム状の接着剤をつけ、圧延や電解等の製法のCu箔を貼
りつけてパターニングして形成し、レジストコートや表
面保護のための電解メッキや無電解メッキをしていた。
【0003】この3層の構成のフィルム基板は、接着剤
が熱や湿度によって変形するため、100ミクロン以下
のファインパターンには寸法安定性の面で不向きであっ
た。そのため、この接着剤を取り除いたフィルム基板が
開発させるようになった。接着剤層のない2層フィルム
基板には、2つの製法がある。1つはCu箔にポリアミ
ック酸ワニスを塗り溶媒を除去した後硬化するキャステ
ィング法であり、もう1つはポリイミドフィルムに例え
ばニクロム合金、モリブデン、チタン、ニッケル、コバ
ルト、クロム、パラジウム、ジルコニウム、タングステ
ンなどの密着性改善のため金属薄膜を形成し、Cuをス
パッタリングもしくは蒸着よりCuの薄膜を形成した
後、電解メッキでCuを積層する蒸着法である。
【0004】これら製法のフィルム基板の違いは、Cu
箔の厚みである。キャスティング法に使われるCu箔の
厚みは、一般的には35ミクロンや18ミクロンであ
り、最近では12ミクロンが量産化されている。また、
9ミクロンが開発中である。蒸着法ではCu箔の厚み
は、1から18ミクロンまでは量産が可能である。パタ
ーンが100ミクロンピッチ以下のファインパターンを
形成するには、Cu箔の厚みが均一に薄くできる蒸着法
のフィルム基板の方が適していた。キャスティング法は
電解Cu箔をハーフエッチングしてからパターニングす
る方法があるが、Cu箔の表面粗さミクロン単位あるた
め、安定した歩留まりを得るのは容易でない。
【0005】また、ICのベアチップ実装は、接着を用
いて接続する場合、ICのパットにAuからなるバンプ
をメッキで形成したメッキバンプや、ワイヤーボンディ
ングを応用したスタッドバンプを用いて、回路基板に異
方性導電膜で圧着するか、または銀ペーストをバンプに
転写して基板と接続し、その間にアンダーフィルを充填
し接続していた。
【0006】また、金属拡散接続を用いた場合、ICの
バンプに半田を用い、基板の電極に半田付けしアンダー
フィルを充填する工法と、ICのバンプにAuを用い、
基板側の電極にSnメッキを行ない、Au−Sn拡散接
続を行いアンダーフィルを充填していた。ICの外部接
続電極のバンプピッチは、例えば液晶駆動ICでは80
ミクロンピッチが量産をされているが、ICのプロセス
開発が進み小型化へ進んでいる。そのため、ICの外部
接続電極のバンプピッチは50ミクロンピッチの量産が
始まり、40ミクロンピッチが開発され始めている。
【0007】一方、液晶表示装置はフィルム基板にIC
を接続したCOF(Chip OnFpc)を液晶パネ
ルに接続して液晶表示装置を製造していた。COFは液
晶駆動ICやC、Rのチップ部品、更に電源ICやオペ
アンプなどのパッケージを高密度に実装できるため、液
晶表示装置の小型化・薄型化が出来る。この液晶表示装
置は携帯機器に多く使用されており、中でも携帯電話や
PDAに代表される携帯情報端末の需要が近年大きく伸
びつつある。
【0008】
【発明が解決しようとする課題】40ミクロンピッチの
液晶駆動ICを用いるためには、接続するフィルム基板
のパターンの幅は10から15ミクロンとなる。しか
し、携帯情報端末で使用する液晶表示装置は例えば画素
数が320ドット×240ドットの場合、液晶駆動IC
はマルチチップ構成である。これらの液晶駆動ICを一
枚のフィルム基板に実装して信号を供給するには、片面
配線のフィルム基板であるとバスラインがクロスオーバ
ーできないため配線できない。そのため、両面配線のフ
ィルム基板が必要であり、両面配線のフィルム基板はス
ルーホールが必要である。
【0009】スルーホールを形成したファインピッチの
両面配線のフィルム基板は実用化できていない。それ
は、フィルム基板の製造工程によるものである。フィル
ム基板の製造工程は、片面配線であると例えばCuを蒸
着したポリイミドフィルムに感光性レジストを全面に5
〜8ミクロン程度塗布し、熱を加えて硬化する。この時
ドライフィルムのフォトレジストは膜厚が厚いためファ
インパターンを形成するには不向きであり使用できな
い。次にフォトマスクでパターン部分をUVで露光し水
酸化ナトリウムの5%水溶液等でフォトレジストの不要
部分を除去し、塩化第二鉄でエッチングしパターンを形
成する。この場合問題は無い。
【0010】しかし、両面配線のフィルム基板の場合
は、例えばポリイミドフィルム全面に密着性改善薄膜を
形成し、Cu箔4ミクロンを蒸着と電気メッキで形成し
たフィルムに穴あけし、更にCuメッキを4ミクロン形
成する。これで穴の内壁部分がCu箔で被覆されてスル
ーホールが完成する。または、ポリイミドフィルムにス
ルーホールの穴をあけ密着性改善薄膜を形成し、Cuを
蒸着してスルーホールの壁面にCu箔を同時に形成し、
更にCuメッキをトータル8ミクロン形成する。
【0011】次に液体フォトレジストを約5〜8ミクロ
ン塗布し熱を加えて硬化するが、スルーホールの内壁面
のフォトレジストが加熱により完全に硬化できない場合
があり、スルーホールの部分をフォトレジストは完全に
被覆できない。そのため、フォトマスクを用いて露光し
水酸化ナトリウムの5%水溶液でフォトレジストを除
去、塩化第二鉄でエッチングするとスルーホールの内壁
部分のCuがエッチングされ導通不良となる課題があ
る。フォトレジストの厚みはファインパターンを切るた
めに厚く出来ない。また、スルーホールメッキはファイ
ンパターンを切るために厚く出来ない。
【0012】フォトレジストを塗布する前にスルーホー
ル部分を針やディスペンサや印刷などで穴埋め樹脂を流
し込む方法があるが、FPCの場合フィルム総厚が薄い
ため、穴埋め材を流し込み出っ張った部分を表面を研磨
する工程で穴埋め材が取れてしまう問題があった。特に
今後の基板は高密度実装のため微細径のスルーホール化
が進むため穴埋め樹脂には限界がある。
【0013】このような背景より、フィルム基板の両
面に少なくともCu等の金属箔を1層形成した基板に、
スルーホール用の穴を開けその穴の壁面を含む全面にC
uメッキを形成する工程と、スルーホール部分にエッ
チング液に対して耐食性のあるメッキレジストをする工
程と、両面に液体フォトレジストを塗布,硬化しパタ
ーニングする工程とすることで、スルーホールをエッチ
ング液から保護することで、ファインパターンのスルー
ホール付きの両面配線フレキシブル基板は、安定して製
造できるようになったが、工程が長く高価であった。
【0014】つまり本発明は、このファインパターンの
両面配線のフィルム基板を製造するにあたり、生産性の
高い安価なフレキシブル基板を得ることにある。 そし
て、コストダウンのためICのチップシュリンクは必須
であり、そのためには、バンプのピッチはファイン化と
なる。このICを実装できるファインパターンの両面配
線のフィルム基板を用いて、安価な薄型で小型の液晶表
示装置を実現することにある。
【0015】
【問題が解決するための手段】本問題を解決するため
に、少なくともポリイミドなどの絶縁フィルムとその両
面に金属箔よりなるパターンを形成した基板において、
両面にあるパターンはスルーホールで導通がとられてお
り、その両面にあるパターンの一方の厚みを薄くしてそ
の面はファインパターンを形成することとした。つま
り、ファインパターンを必要とする部品面と必要としな
い面を分ける。
【0016】ファインパターンを必要としない面は、C
u等の金属箔の厚みは厚くともよい。スルーホールは、
Agペーストを壁面に塗布しても良く、またスルーホー
ル形成のためのCu等の金属箔を一方の面から形成す
る。例えば両面に蒸着とメッキにより8μmのCu箔を
ポリイミドなどの絶縁フィルムに形成し、一方の面のC
u箔を残して他方の面のCu箔と絶縁フィルムにスルー
ホールの穴を形成した後、一方の面にメッキレジストを
形成してCuメッキをすることでスルーホールが形成さ
れ、更に、片面のCu箔厚みが厚くなる。
【0017】パターニングはこのスルーホールメッキを
行う前でも後でもよい。パターニングを行った後、スル
ーホールメッキを行う場合は、各パターンはメッキリー
ドに短絡してあり、電解Cuメッキによりスルーホール
を形成する。フレキシブル基板完成時には、メッキリー
ドの短絡部分をパンチ等で打ちぬく必要がある。スルー
ホールメッキを行った後にパターニングする場合は、ス
ルーホールの穴は一方の面の銅箔に穴を開けずに、他方
のCu箔面と少なくともポリイミドからなる絶縁層に穴
をあけて、スルーホールの穴をあけない側のCu箔には
スルーホールのためのCuメッキをつけないようにメッ
キレジストの処理をしてメッキする。
【0018】薄い銅箔面側は、液体のパターニングレジ
ストを使用する。スルーホールの穴が無いため、スルー
ホールの壁面のCuがエッチングされる問題はない。ス
ルーホールメッキにより厚くなった方のCu箔面は、ド
ライフィルムレジストを使用して、エッチング液よりス
ルーホールの壁面のCuをバリアすることとした。この
構造にすることで、従来のスルーホールの壁面をエッチ
ング液よりバリアするためのメッキレジストが不要とな
った。
【0019】パターニングしてからスルーホールメッキ
する場合も上記スルーホール構造とすることで、信頼性
が向上する。また、該スルーホールの穴は、長穴もしく
は、多角形、星型などの円形とは異なる形状とすること
で壁面の面積を有効的に使用できるようになった。その
ため、スルーホールの信頼性を落とすことなく、小型化
が可能となった。
【0020】更に表示パネルと半導体ICとフィルム基
板からなる表示装置において、該フィルム基板は両面に
パターンとスルーホールを形成してあり、ICはベアチ
ップをフェイスダウンで実装しており、その実装したC
uよりなるパターンの厚みは、裏面より薄いこととした
構造とすることとした。
【0021】
【発明の実施の形態】以下に本発明の実施例を図面に基
づいて説明する。図1は本発明のフレキシブル基板の実
施例1の断面図である。25μmのポリイミドフィルム
2に第一のCu箔1−1が蒸着とメッキにより8μm形
成されているフィルムに、圧延で製造した18μmの第
二のCu箔1−2をフィルム状のエポキシ系接着剤3で
ラミネートで接着して形成した基板をパターニングし、
レーザーやエッチングによりポリイミドフィルム2と接
着剤3を除去しスルーホールのための穴を形成し、Ag
ペーストで導通をとりスルーホール5を形成した。導電
ペーストはAgに限るものではなくCu等の他の金属で
も良い。銅箔1−1は50μmpitchのパターンを
形成し、裏面は、最小で100μmの線幅でパターンを
形成した。
【0022】この構造であれば、スルーホールのメッキ
工程が無いため、第一の銅箔を厚くすること無い。この
ためファインパターンを形成できる。図2は本発明のフ
レキシブル基板の実施例2の断面図である。25μmの
ポリイミドフィルム2の両面に第一のCu箔1−1と第
二のCu箔1−2がそれぞれ蒸着とメッキにより8μm
形成されているフィルムを用いる。この場合はスルーホ
ールのための穴を第二の銅箔1−2とポリイミドフィル
ム2の両方開け、Cuメッキ1−3によりスルホール5
が完成する。
【0023】銅メッキ1−3は10μm形成する。第一
の銅箔1−1はスルーホールメッキが無い。銅箔の厚み
は8μmのままなのでファインパターンが形成でき、5
0μmpitchのパターンを、裏面は、18μmの厚
みなので最小で100μmの線幅でパターンを形成し
た。この構造であれば、スルーホール5のメッキ工程が
あったとしても、ファインパターンを形成する第一の銅
箔を厚くすること無いのでファインパターンが形成でき
る。
【0024】図3は本発明の製造方法の実施例である。
a)は材料の断面図である。ポリイミドフィルム2の両
面に第一のCu箔1−1と第二のCu箔1−2が形成さ
れている。この材料に感光剤6をb)工程で両面に塗布
する。c)工程でマスクを用いて露光と現像を行う。
d)工程でエッチングを行う。e)次にスルーホールの
穴を形成する。このときスルーホールを形成するところ
のポリイミド2をレーザー等により除去を行う。f)工
程で上側のCu箔1−1をメッキレジスト7でコートす
る。g)工程でCuメッキ3を10μm形成し、スルー
ホールの導通がとれる。h)工程でメッキレジスト7を
除去する。以降は必要に応じて,レジストコートやAu
や半田,スズなどのメッキ工程等を行って、フレキシブ
ル基板は完成する。本工法によって、片側のみスルホー
ルのためのメッキが形成でき片側のパターンはファイン
パターンを形成できる。
【0025】図4は、本発明のスルーホール形状の実施
例である。実施例3でのスルーホール穴を形成するとき
に図4のi、j、k、lの形状のスルーホールを形成し
た。一般的には丸型であるが、本構造で、断面の面積が
大きく取れるので信頼性向上や、微細形状、高密度化が
可能となる。図5は本発明の液晶モジュールの実施例で
ある。
【0026】実施例1のフレキシブル基板を用いて作成
した。ファインパターン面側にICを実装してある。液
晶ドライバIC9は、微細化が進み50μm前後のパタ
ーンピッチは必須である。そのため、Cu箔の薄い側の
パターンに微細パターンを形成し、ICをベアチップ実
装する。そのフレキシブル基板を液晶パネルに異方性導
電膜を使って圧着して接続し、フレキシブル基板の折り
曲げを行う。液晶ドライバIC9やチップ抵抗11など
の部品は一方の面に実装する。実装面はCu箔が薄い側
の面である。Cu箔が厚い側は部品を搭載していない。
電子部品を搭載していない面を液晶パネル10面側に配
置した。この構造により、電子部品を搭載したフレキシ
ブル基板を用いた複合実装の液晶モジュールの薄型、コ
ンパクト安価な液晶モジュールが完成する。
【0027】
【発明の効果】本発明は以上説明したように、ファイン
パターンのスルーホールを形成した両面配線のフィルム
基板を容易に製造が可能となった。よって上記フィルム
及びそれを用いた電子回路装置及び液晶表示装置を安価
に提供できるようになった。
【図面の簡単な説明】
【図1】本発明のフィルム基板の実施例1の断面図であ
る。
【図2】本発明のフィルム基板の実施例2の断面図であ
る。
【図3】本発明のフィルム基板の製造方法の実施例3の
フローチャートである。
【図4】本発明のスルーホール形状の実施例の正面図で
ある。
【図5】本発明の液晶モジュールの実施例の断面図であ
る。
【図6】従来技術のフィルム基板の製造方法のフローチ
ャートである。
【図7】従来技術のフィルム基板の断面図である。
【図8】従来技術のスルーホールの上面図である。
【符号の説明】
1−1 第一のCu箔 1−2 第二のCu箔 1−3 Cuメッキ 1−4 パターン 2 ポリイミドフィルム 3 接着剤 4 Agペースト 5 スルーホール 6 感光剤 7 メッキレジスト 8 液晶ドライバIC 10 液晶パネル 11 チップ抵抗
フロントページの続き (72)発明者 小泉 信和 神奈川県藤沢市村岡東1丁目18番地の2 株式会社丸和製作所内 Fターム(参考) 2H092 GA48 GA49 GA50 GA51 GA57 HA25 NA15 NA16 NA25 NA27 NA28 PA06 5C094 AA05 AA43 AA44 AA48 BA43 CA19 DA13 DB02 EA10 FB01 FB02 FB12 FB15 GB01 GB10 5E317 AA25 BB03 BB12 BB14 CC22 CC25 CD25 CD32 CD34 GG14 GG17 5E338 AA02 AA12 BB17 BB25 BB51 CC01 CD01 CD05 EE23 EE32

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくともポリイミドなどの絶縁フィル
    ムとその両面には金属箔よりなるパターンを形成した基
    板において、第一のパターンとその裏面の第二のパター
    ンはスルーホールで導通がとられており、第一のパター
    ンと第二のパターンの厚みが異なることを特徴とするフ
    ィルム基板。
  2. 【請求項2】 第一のパターンが第二のパターンより薄
    く、該スルーホールは、第一のパターンによって穴が貫
    通していないことを特徴とする請求項一記載のフィルム
    基板。
  3. 【請求項3】 該スルーホールの穴は、長穴もしくは、
    多角形、星型などの円形とは異なる形状であることを特
    徴とする請求項1記載のフィルム基板。
  4. 【請求項4】 絶縁フィルムの両面にパターンを形成し
    てスルーホールで接続してなるフィルム基板の製造方法
    において、パターニングを行う工程と第一のパターン面
    を除きスルーホール穴を形成する工程と第一のパターン
    面にメッキレジストをコートする工程と、Cuメッキを
    行う工程からなることを特徴とするフィルム基板の製造
    方法。
  5. 【請求項5】 少なくとも表示パネルと半導体ICとフ
    ィルム基板からなる表示装置において、該フィルム基板
    は両面にパターンを形成してあり、一方の面に半導体I
    Cが実装されており、その面のパターンの厚みが裏面の
    パターンの厚みより薄いことを特徴とする表示装置。
JP34222399A 1999-12-01 1999-12-01 ファインピッチ両面フィルム基板の製造方法と表示装置 Pending JP2001160661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34222399A JP2001160661A (ja) 1999-12-01 1999-12-01 ファインピッチ両面フィルム基板の製造方法と表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34222399A JP2001160661A (ja) 1999-12-01 1999-12-01 ファインピッチ両面フィルム基板の製造方法と表示装置

Publications (2)

Publication Number Publication Date
JP2001160661A true JP2001160661A (ja) 2001-06-12
JP2001160661A5 JP2001160661A5 (ja) 2005-07-07

Family

ID=18352077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34222399A Pending JP2001160661A (ja) 1999-12-01 1999-12-01 ファインピッチ両面フィルム基板の製造方法と表示装置

Country Status (1)

Country Link
JP (1) JP2001160661A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005018081A (ja) * 2003-06-27 2005-01-20 Samsung Electronics Co Ltd 薄膜トランジスタ表示板
JP2009069251A (ja) * 2007-09-11 2009-04-02 Casio Comput Co Ltd 表示パネル及びその製造方法
JP2009171080A (ja) * 2008-01-15 2009-07-30 Nippon Dempa Kogyo Co Ltd 水晶デバイス及び水晶デバイスの製造方法
JP2010135476A (ja) * 2008-12-03 2010-06-17 Autonetworks Technologies Ltd 回路構成体及び回路構成体の製造方法
JP2019114722A (ja) * 2017-12-25 2019-07-11 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
CN110767090A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005018081A (ja) * 2003-06-27 2005-01-20 Samsung Electronics Co Ltd 薄膜トランジスタ表示板
US7714820B2 (en) 2003-06-27 2010-05-11 Samsung Electronics Co., Ltd. Contact structure of conductive films and thin film transistor array panel including the same
US8068077B2 (en) 2003-06-27 2011-11-29 Samsung Electronics Co., Ltd. Contact structure of conductive films and thin film transistor array panel including the same
JP2009069251A (ja) * 2007-09-11 2009-04-02 Casio Comput Co Ltd 表示パネル及びその製造方法
JP2009171080A (ja) * 2008-01-15 2009-07-30 Nippon Dempa Kogyo Co Ltd 水晶デバイス及び水晶デバイスの製造方法
JP4647671B2 (ja) * 2008-01-15 2011-03-09 日本電波工業株式会社 水晶デバイス及び水晶デバイスの製造方法
US7932662B2 (en) 2008-01-15 2011-04-26 Nihon Dempa Kogyo Co., Ltd. Crystal devices and methods for manufacturing same
JP2010135476A (ja) * 2008-12-03 2010-06-17 Autonetworks Technologies Ltd 回路構成体及び回路構成体の製造方法
JP2019114722A (ja) * 2017-12-25 2019-07-11 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
JP7032128B2 (ja) 2017-12-25 2022-03-08 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
CN110767090A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN110767090B (zh) * 2019-10-31 2021-12-21 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Similar Documents

Publication Publication Date Title
US7185429B2 (en) Manufacture method of a flexible multilayer wiring board
US6734534B1 (en) Microelectronic substrate with integrated devices
US9856135B2 (en) Microelectronic interconnect element with decreased conductor spacing
KR100736635B1 (ko) 베어칩 내장형 인쇄회로기판 및 그 제조 방법
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
JPH10335569A (ja) リードフレーム、その製造方法、半導体装置及びその製造方法
CN108811301B (zh) 电路板结构及其制造方法
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
JP3860380B2 (ja) 配線基板及びこれを使用したチップモジュール
JPH10125819A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2001160661A (ja) ファインピッチ両面フィルム基板の製造方法と表示装置
JPH08330736A (ja) 多層基板およびその製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2001267376A (ja) Fpcの製造方法及び表示装置
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP3726891B2 (ja) 電子部品実装用フィルムキャリアテープの実装構造および電子部品実装用フィルムキャリアテープの製造方法
JP3028413B1 (ja) 電子回路装置
JP7412735B2 (ja) 半導体パッケージの製造方法
JP2003258147A (ja) 配線基板及びその製造方法、電子部品並びに電子機器
JP2000101216A (ja) フィルム基板の製造方法
JP2001148393A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003282615A (ja) バンプの構造、バンプの形成方法、半導体装置およびその製造方法並びに電子機器
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP2000332064A (ja) 微細配線テープキャリアの製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20040426

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A521 Written amendment

Effective date: 20040427

Free format text: JAPANESE INTERMEDIATE CODE: A821

A521 Written amendment

Effective date: 20041105

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Effective date: 20071005

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415