JP2003258147A - 配線基板及びその製造方法、電子部品並びに電子機器 - Google Patents
配線基板及びその製造方法、電子部品並びに電子機器Info
- Publication number
- JP2003258147A JP2003258147A JP2002053615A JP2002053615A JP2003258147A JP 2003258147 A JP2003258147 A JP 2003258147A JP 2002053615 A JP2002053615 A JP 2002053615A JP 2002053615 A JP2002053615 A JP 2002053615A JP 2003258147 A JP2003258147 A JP 2003258147A
- Authority
- JP
- Japan
- Prior art keywords
- land
- wiring board
- wiring
- protective film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims description 65
- 239000004065 semiconductor Substances 0.000 claims description 28
- 238000007747 plating Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 2
- 238000004299 exfoliation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 28
- 238000005219 brazing Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
膜の剥離を防止することにある。 【解決手段】 配線基板10は、ランド22及びランド
22に接続するライン28からなる配線20と、配線2
0を支持する基板12と、基板12に設けられ開口部4
2を有する保護膜40と、を含み、ランド22は、ライ
ン28との接続部26を含む部分であって保護膜40に
覆われてなる第1の部分23と、開口部42から露出す
る第2の部分24と、を含み、少なくともランド22の
第1の部分23に、基板12を露出する穴30が形成さ
れてなる。
Description
製造方法、電子部品並びに電子機器に関する。
(Chip On Film)実装が知られている。テープには配線
が形成されるとともに、配線を覆う保護膜(例えばソル
ダレジスト)が形成されている。配線の端子は、ライン
よりも幅の大きいランドになっている。そして、保護膜
は、ラインと、ランドにおけるラインとの接続部と、を
覆って保護するとともに、接続部を避けたランドの一部
を開口している。すなわち、保護膜の端部(開口端部)
の少なくとも一部が、ランド上に設けられている。
ド(金属)とは密着力が弱いため、両者の剥離が生じや
すかった。特に、保護膜を形成した後、ランドの露出部
にメッキ処理を施すと、保護膜とランドとの界面にメッ
キ液が染み込むことによって、保護膜が剥離することが
あった。保護膜が剥離すると、露出した配線によって、
マイグレーションや酸化などが起こり、半導体装置の信
頼性を損なうことがあった。
ものであり、その目的は、配線の断線を防止するととも
に基板上の保護膜の剥離を防止することにある。
基板は、基板と、前記基板の上に設けられ、ランド及び
前記ランドに接続するラインからなる配線と、前記基板
と前記配線との上に設けられ、開口部を有する保護膜
と、を含み、前記ランドは、前記ラインとの接続部を含
む部分であって前記保護膜に覆われてなる第1の部分
と、前記開口部から露出する第2の部分と、を含み、少
なくとも前記ランドの前記第1の部分に、前記基板を露
出する穴が形成されてなる。
の第1の部分に、基板を露出する穴が形成されている。
これによって、ランドの領域内で、保護膜の材料が基板
に密着するので、保護膜と基板との接着力が向上する。
したがって、基板上、ランド上の保護膜の剥離を防止す
ることができる。
けるラインとの接続部を覆っているので、熱ストレスな
どで配線が断線するのを防止することができる。
の端部の少なくとも一部は、前記ランドの上に設けられ
ており、少なくとも前記保護膜の端部が設けられた部分
における前記ランドの幅は、前記ランドと前記ラインの
接続部における前記ラインの幅よりも大きい。
前記第1の部分のみに形成されてもよい。
する穴が形成されていない。第2の部分は、端子として
使用される領域である。そのため、接合領域を大きくす
ることができる。例えば、ロウ材を設ける領域を大きく
することができる。
前記第1及び第2の部分に形成されてもよい。
する穴が形成されている。これによって、例えば、第2
の部分に設けられるメッキ液が第1の部分に進行するの
を、穴によって防止することができる。
前記第1の部分から前記第2の部分に連通してもよい。
前記第2の部分の方向に延びるスリットであってもよ
い。
複数形成されてもよい。
凸にかみ合うので、さらに効果的に、基板上の保護膜の
剥離を防止することができる。
穴は、前記第1及び第2の部分の境界線と平行な方向に
並んでもよい。
部分には、メッキ処理による金属皮膜が形成されてもよ
い。
行しにくくなっているので、保護膜と基板との剥離を防
止することができる。
は、少なくとも銅で形成され、前記金属皮膜は、金で形
成されてもよい。
は、フレキシブル基板であってもよい。
線基板と、前記ランドの前記第2の部分と電気的に接続
する端子を有し、前記配線基板に実装されてなる電子素
子と、を含む。
素子は、半導体チップであり、前記半導体チップは、前
記端子としてのバンプを有してもよい。
子部品を有する。
は、基板に、ランド及び前記ランドに接続するラインか
らなる配線を形成する工程と、前記ランドに、前記基板
を露出する穴を形成する工程と、開口部を有する保護膜
を形成することによって、前記ランドに、前記ラインと
の接続部及び前記穴の少なくとも一部を含む部分であっ
て前記保護膜に覆われてなる第1の部分と、前記開口部
から露出する第2の部分と、を設ける工程と、を含む。
基板を露出する穴を形成する。これによって、ランドの
領域内で、保護膜の材料が基板に密着するので、保護膜
と基板との接着力が向上する。したがって、基板上の保
護膜の剥離を防止することができるため、例えば、後の
工程でメッキ処理を施す際に、メッキ液が第1の部分に
進行することを防ぐことができる。
けるラインとの接続部を覆っているので、例えば、後の
工程で熱処理を施す際に、熱ストレスなどで配線が断線
するのを防止することができる。
て、前記配線となる導電膜に開口を有するレジストを設
け、前記レジストをマスクとして、前記導電膜の前記開
口から露出する部分をエッチングすることによって、前
記穴を形成してもよい。
できる。
て、前記穴を形成する工程を、前記配線を形成する工程
と同時に行ってもよい。
ができる。
て、前記保護膜を形成する工程後に、前記ランドの前記
第2の部分にメッキ処理を施すことをさらに含んでもよ
い。
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
の形態に係る配線基板を説明する図である。図1(A)
は、配線基板の部分拡大図であり、図1(B)は、図1
(A)のIB−IB線断面図である。なお、図2〜図4
は、本実施の形態の変形例を示す図である。配線基板
(又は回路基板)10は、基板12と、配線20と、保
護膜40と、を含む。
板)、無機系(例えばセラミック基板、ガラス基板)又
はそれらの複合構造(例えばガラスエポキシ基板)から
なるものであってもよく、材料は限定されない。図1
(A)及び図1(B)に示す例では、基板12は、フレ
キシブル基板(可撓性基板)である。フレキシブル基板
として、例えば、ポリエステル基板やポリイミド基板な
どが挙げられる。基板12は、COF(Chip On Film)
用基板やTAB(Tape Automated Bonding)用基板であ
ってもよい。
ている。すなわち、配線20は、基板12によって支持
されている。配線20は、図1(B)に示すように、基
板12の一方の面に形成されてもよく、あるいは両方の
面に形成されてもよい。配線20とは、少なくとも2点
の電気的な接続を図る部分を指し、独立して形成された
複数の配線20を配線パターンと称してもよい。配線2
0は、単一層(例えば銅層)で構成されてもよく、複数
層(例えば銅層及びニッケル層など)で構成されてもよ
い。
ンド22に接続するライン28からなる。ランド22
は、電子素子との電気的な接続を図るための端子であ
り、ライン28は、ランド22に信号を供給するための
信号線である。なお、図1(A)に示す例では、ランド
22は、表面実装用の端子である。変形例として、ラン
ド22は貫通穴を有する挿入実装用の端子(図示しな
い)であってもよい。
どの角形状(角部が丸くなっている形状も含む)をなし
てもよく、あるいは円形状をなしてもよい。図1(A)
に示す例では、ランド22は、矩形(詳しくは長方形)
をなしている。そして、ランド22の端部にはライン2
8が接続されている。ライン28は、ランド22の辺の
中間部(図1(A)では辺の中央部)に接続されてもよ
いし、ランド22の角部に接続されてもよい。
接続されることが多いが、1つのランド22に、複数の
ライン28が接続されてもよい。あるいは、1つのライ
ン28が複数本に分岐して、それら複数本の分岐部(図
示しない)が1つのランド22に接続されてもよい。あ
るいは、ライン28が他の部分よりも幅の大きい補強部
(図示しない)を有し、該補強部とランド22とが接続
されてもよい。これによれば、ランド22とライン28
との間の断線を防止することができる。
大きい。図1(A)に示す例でいえば、保護膜40の端
部(開口端部)うち少なくとも一部はランド22上に設
けられるが、少なくとも保護膜40の端部が設けられた
部分におけるランド22の幅は、ランド22とライン2
8との接続部におけるライン28の幅よりも大きくても
よい。ここで、ライン28の幅とはライン28の延びる
方向と直交方向の長さであり、ランド22の幅とはライ
ン28の幅と同一方向の長さをいう。ランド22を設け
ることで、ライン28を細くすることができる。したが
って、基板12上での配線20の引き回しの自由度を向
上させることができる。
ば樹脂)で形成される。保護膜40は、開口部42を有
する。開口部42は、ランド22の一部(詳しくは第2
の部分24)を露出する。開口部42は、1つのランド
22の第2の部分24を露出してもよいし、複数のラン
ド22の第2の部分24を露出してもよい。図1(A)
に示す例では、開口部42は、基板12の一部も露出す
る。保護膜40は、ライン28を覆うことが好ましい。
こうすることで、ライン28の断線を防止することがで
きる。保護膜40は、開口部42を除いて、基板10上
にも設けられる。本実施の形態では、保護膜40は、ロ
ウ材を選択的に設けるためのソルダレジストである。保
護膜40は、最終製品(半導体装置)として配線基板1
0上に残るので、所望の耐熱性などを有する材質を選択
することが好ましい。
24からなる。第1の部分23は、ランド22における
ライン28との接続部26を含む。すなわち、第1の部
分23は、ランド22におけるライン28側の基端部で
ある。第1の部分23は、保護膜40に覆われている。
第2の部分24は、第1の部分23を除く残りの部分で
ある。すなわち、第2の部分24は、ランド22の先端
部である。第2の部分24は、保護膜40の開口部42
から露出している。
は、第2の部分24の大きさとほぼ同じであってもよ
い。あるいは、第1の部分23の大きさは、第2の部分
24よりも大きくてもよい。これによれば、保護膜40
でランド22を覆う領域を大きくすることができるの
で、ランド22の剥離を防止するとともに、配線20の
断線を防止することができる。あるいは、第1の部分2
3の大きさは、第2の部分24よりも小さくてもよい。
これによれば、ランド22における露出領域を大きくす
ることができるので、後述するように、基板12に実装
される半導体チップ50や電子素子の端子との接合領域
を大きくすることができる。例えば、ロウ材を良好に設
けることができる。
形成されている。穴30は、基板12を露出する貫通穴
である。穴30は、少なくともランド22の第1の部分
23に形成される。
つ)の穴30が形成されている。複数の穴30は、第1
及び第2の部分23、24に形成されてもよい。こうす
ることで、例えば、第2の部分24にメッキ処理を施す
場合に、メッキ液が第2の部分24から第1の部分23
に進行するのを、穴30によって防止することができ
る。穴30の開口面積(又は個数)は、第1の部分23
の方が第2の部分24よりも大きい(又は多い)ことが
好ましい。こうすることで、第2の部分24におけるロ
ウ材を設ける領域を大きくすることができる。
24に連通していてもよい。言い換えれば、穴30は、
第1の部分23から第2の部分24に連続的に開口して
いてもよい。穴30は、第2の部分24の方向に延び
る、すなわち、第1及び第2の部分23、24の境界線
と交差する方向に穴30の長手方向を有するスリット
(又は長穴)であってもよい。こうすることで、簡単に
第1及び第2の部分23、24に渡る穴を形成すること
ができる。そして、図1(A)及び図1(B)に示すよ
うに、複数の穴30は、第1及び第2の部分23、24
の境界線と平行な方向に並んでいてもよい。あるいは、
複数の穴30は、第1及び第2の部分23、24の境界
線と交差する方向に並んでもよい。なお、穴30の形状
は、上述の例に限定されない。
膜25が形成されてもよい(図5参照)。金属皮膜25
は、メッキ処理によって形成される。本実施の形態で
は、ランド22に穴30が形成されているため、メッキ
液が第1の部分23に進行しない又は進行しにくいよう
になっている。すなわち、保護膜40とランド22との
間にメッキ液が染み込むのを防止することができる。そ
のため、保護膜40が基板12、ランド22から剥離す
るのを防止することができる。例えば、配線20の材料
が少なくとも銅を含む場合に、金属皮膜25は金で形成
されてもよい。金はロウ材に濡れやすい。したがって、
配線20と他の電子素子とのロウ接合を良好に達成する
ことができる。
れたランド22の第1の部分23に、基板12を露出す
る穴30が形成されている。これによって、図1(B)
に示すように、ランド22の領域内で、保護膜40の材
料が基板12に密着するので、保護膜40と基板12と
の接着力が向上する。したがって、基板12上の保護膜
40の剥離を防止することができる。さらに、保護膜4
0は、少なくともランド22におけるライン28との接
続部26を覆っているので、熱ストレスなどで配線20
が断線するのを防止することができる。複数の穴30を
形成することによって、図1(B)に示すように、保護
膜40の材料がランド22に凹凸にかみ合うので、さら
に効果的に、基板12上の保護膜40の剥離を防止する
ことができる。
なく、以下に示すように様々な変形が可能である。な
お、以下の変形例では、上述に説明した特定事項を可能
な限り適用することができる。
23のみに形成されてもよい。その場合、穴32の一部
は、第1及び第2の部分23、24の境界線に近い位置
(例えばほぼ接する位置)に設けられることが好まし
い。こうすることで、メッキ液が第2の部分24から第
1の部分23に進行するのを防止するとともに、第2の
部分24におけるロウ材を設けるための領域を大きくす
ることができる。これによれば、第2の部分24には基
板12を露出する穴32が形成されていない。第2の部
分24は、端子として使用される領域である。そのた
め、ロウ材を設ける領域を大きくすることができる。な
お、穴32のその他の構成は、上述の穴30で説明した
通りである。
1つの穴34が形成されてもよい。図3に示す例では、
穴34は、第1及び第2の部分23、24に(例えば連
通して)形成されているが、第1の部分23のみに形成
されてもよい。穴30の開口形状は、三角形、矩形、多
角形などの角形状又は円形などであってもよく、例えば
ランド22の形状の相似形であってもよい。
複数の穴36が密集して形成されてもよい。複数の穴3
6は、メッシュ状に形成されている。穴36は、保護膜
40の材料で埋められる程度の小穴である。図4に示す
例では、穴36は、第1及び第2の部分23、24に形
成されているが、第1の部分23のみに形成されてもよ
い。穴36は、円形状の丸穴であってもよく、その形状
は問わない。
果を達成することができる。
る半導体装置を説明する図である。半導体装置1は、配
線基板10と、半導体チップ50と、を含む。さらに、
これらの端子間にロウ材60(例えばハンダ)を含んで
もよい。
を有する。パッド52は、集積回路の形成された面側に
形成されることが多い。パッド52は、アルミニウム系
又は銅系の金属で形成されることが多い。各パッド52
上には、バンプ54が形成されることが多い。バンプ5
4は、金バンプであることが多い。金は、ロウ材60に
濡れやすい。したがって、バンプ54とランド22との
ロウ接合を良好に達成することができる。バンプ54と
ランド22との接合は、ロウ材による接合に限定され
ず、その他の金属接合、接着材接合等の一般の接合方式
が適用できる。
ースダウン実装される。図5に示す例では、バンプ54
とランド22(詳しくは第2の部分24)とは、ロウ接
合によって電気的に接続されている。
樹脂62が設けられてもよい。樹脂62は、例えばエポ
キシ系の材料からなるものであってもよい。半導体チッ
プ50が配線基板10にフェースダウン実装される場
合、樹脂62はアンダーフィル材と呼ばれる。樹脂62
は、保護膜40と別材料であってもよいし、同一材料で
あってもよい。
体チップ50が実装された例を示したが、本発明は、配
線基板10の両面に半導体チップ50が実装された形態
も含む。その場合、配線基板10の両面に、配線20及
び保護膜40が形成されてもよい。
素子(能動素子又は受動素子)を配線基板10に表面実
装して、電子部品を製造してもよい。詳しくは、電子素
子は、1つ又は複数の端子を有し、端子とランド22と
がロウ接合等の接合方式により接合されてもよい。その
場合、端子はバンプであることが好ましい。電子素子
は、例えば抵抗、コンデンサ又は光素子などであっても
よい。
(D)は、本実施の形態に係る配線基板の製造方法を示
す図である。本実施の形態では、基板12に配線20及
び穴30を形成し、保護膜40を形成する。図6(A)
〜図6(D)に示す例では、配線20及び穴30を同時
に形成する。
て、配線基板10を製造してもよい。その場合、基板1
2はフレキシブル基板である。そして、基板12は、長
尺状をなし、電気的に独立した複数の配線パターンを形
成できるようになっている。これによれば、製造工程を
流れ作業で行えるので、生産効率が向上し、製造コスト
を削減することができる。
となる導電膜14を基板12に設ける。その場合、導電
膜14は、接着材料(図示しない)を介して基板12に
貼り付けられて、3層基板を構成してもよい。その場
合、本実施の形態で説明するように、フォトリソグラフ
ィを適用した後にエッチングして配線20を形成しても
よい。変形例として、導電膜14を、接着剤なしで基板
12に形成して2層基板を構成してもよい。例えば、ス
パッタリング等によって配線20を形成してもよいし、
無電解メッキで配線20を形成するアディティブ法を適
用してもよい。
感光性のレジスト70(ポジ型又はネガ型を問わない)
を形成する。レジスト70は、導電膜14の全体に設け
た後に、所定の工程(露光及び現像など)を行い選択的
にパターニングする。詳しくは、レジスト70を、配線
20を形成する領域に残す。その場合、配線20とラン
ド22の穴30を同時に形成するために、レジスト70
の開口部72を、穴30を形成する領域に配置する。変
形例として、配線20をパターニングした後に、穴30
を形成するためのレジストを配線20上に設けてもよ
い。
ら露出する領域をエッチングする。すなわち、レジスト
70をマスクとして使用し、配線20及びランド22
(詳しくは第1の部分23)の穴30を同時に形成す
る。
成する。保護膜40のパターニング工程(開口部42の
形成工程)では、フォトリソグラフィ技術を適用して形
成してもよいし、印刷法又はインクジェット方式を適用
してもよい。
ッキ処理を施してもよい。例えば、配線基板10をメッ
キ浴に浸して、保護膜40の開口部42から露出する第
1の部分23に金属皮膜25を形成する。メッキ処理
は、電気メッキであってもよいし、無電解メッキであっ
てもよい。
の部分23に、基板12を露出する穴30を形成する。
これによって、図6(D)に示すように、ランド22の
領域内で、保護膜40の材料が基板12に密着するの
で、保護膜40と基板12との接着力が向上する。した
がって、基板12上の保護膜40の剥離を防止すること
ができる。
造方法は、上述の配線基板の製造方法を含み、配線基板
10に半導体チップ50を搭載する。配線基板10に
は、1つ又は複数の半導体チップ50を搭載する。詳細
は、上述の半導体装置において説明した通りである。
導体装置1又は配線基板10を有する電子機器として、
図7にはノート型パーソナルコンピュータ100が示さ
れ、図8には携帯電話200が示されている。
装置(図示しない)を有してもよい。電気光学装置は、
表示パネル(例えばガラス基板)に配線基板10が電気
的に接続されている。電気光学装置は、例えば、液晶装
置、プラズマディスプレイ装置、エレクトロルミネセン
スディスプレイ装置などであって、電気光学物質(液晶
・放電ガス・発光材料など)を有する。
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成(例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成)を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
係る配線基板を示す図である。
を示す図である。
を示す図である。
を示す図である。
図である。
る半導体装置の製造方法を示す図である。
である。
である。
Claims (18)
- 【請求項1】 基板と、 前記基板の上に設けられ、ランド及び前記ランドに接続
するラインを含む配線と、 前記基板と前記配線との上に設けられ、開口部を有する
保護膜と、 を含み、 前記ランドは、前記ラインとの接続部を含む部分であっ
て前記保護膜に覆われてなる第1の部分と、前記開口部
から露出する第2の部分と、を含み、 少なくとも前記ランドの前記第1の部分に、前記基板を
露出する穴が形成されてなる配線基板。 - 【請求項2】 請求項1記載の配線基板において、 前記保護膜の端部の少なくとも一部は、前記ランドの上
に設けられており、 少なくとも前記保護膜の端部が設けられた部分における
前記ランドの幅は、前記ランドと前記ラインの接続部に
おける前記ラインの幅よりも大きい配線基板。 - 【請求項3】 請求項1又は請求項2に記載の配線基板
において、 前記穴は、前記第1の部分のみに形成されてなる配線基
板。 - 【請求項4】 請求項1又は請求項2に記載の配線基板
において、 前記穴は、前記第1及び第2の部分に形成されてなる配
線基板。 - 【請求項5】 請求項4記載の配線基板において、 前記穴は、前記第1の部分から前記第2の部分に連通し
てなる配線基板。 - 【請求項6】 請求項1から請求項5のいずれかに記載
の配線基板において、 前記穴は、前記第2の部分の方向に延びるスリットであ
る配線基板。 - 【請求項7】 請求項1から請求項6のいずれかに記載
の配線基板において、 前記穴は、複数形成されてなる配線基板。 - 【請求項8】 請求項7記載の配線基板において、 複数の前記穴は、前記第1及び第2の部分の境界線と平
行な方向に並んでなる配線基板。 - 【請求項9】 請求項1から請求項8のいずれかに記載
の配線基板において、 前記第2の部分には、メッキ処理による金属皮膜が形成
されてなる配線基板。 - 【請求項10】 請求項9記載の配線基板において、 前記配線は、少なくとも銅で形成され、 前記金属皮膜は、金で形成されてなる配線基板。
- 【請求項11】 請求項1から請求項10のいずれかに
記載の配線基板において、 前記基板は、フレキシブル基板である配線基板。 - 【請求項12】 請求項1から請求項11のいずれかに
記載の配線基板と、 前記ランドの前記第2の部分と電気的に接続する端子を
有し、前記配線基板に実装されてなる電子素子と、 を含む電子部品。 - 【請求項13】 請求項12記載の電子部品において、 前記電子素子は、半導体チップであり、 前記半導体チップは、前記端子としてのバンプを有する
電子部品。 - 【請求項14】 請求項12又は請求項13に記載の電
子部品を有する電子機器。 - 【請求項15】 基板に、ランド及び前記ランドに接続
するラインからなる配線を形成する工程と、 前記ランドに、前記基板を露出する穴を形成する工程
と、 開口部を有する保護膜を形成することによって、前記ラ
ンドに、前記ラインとの接続部及び前記穴の少なくとも
一部を含む部分であって前記保護膜に覆われてなる第1
の部分と、前記開口部から露出する第2の部分と、を設
ける工程と、を含む配線基板の製造方法。 - 【請求項16】 請求項15記載の配線基板の製造方法
において、 前記配線となる導電膜に開口を有するレジストを設け、
前記レジストをマスクとして、前記導電膜の前記開口か
ら露出する部分をエッチングすることによって、前記穴
を形成する配線基板の製造方法。 - 【請求項17】 請求項15又は請求項16に記載の配
線基板において、 前記穴を形成する工程を、前記配線を形成する工程と同
時に行う配線基板の製造方法。 - 【請求項18】 請求項15から請求項17のいずれか
に記載の配線基板において、 前記保護膜を形成する工程後に、前記ランドの前記第2
の部分にメッキ処理を施すことをさらに含む配線基板の
製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002053615A JP2003258147A (ja) | 2002-02-28 | 2002-02-28 | 配線基板及びその製造方法、電子部品並びに電子機器 |
US10/359,014 US6731511B2 (en) | 2002-02-28 | 2003-02-04 | Wiring board, method of manufacturing the same, electronic component, and electronic instrument |
KR1020030012330A KR100556277B1 (ko) | 2002-02-28 | 2003-02-27 | 배선 기판 및 그 제조 방법, 전자 부품 및 전자기기 |
CNB031067980A CN1229862C (zh) | 2002-02-28 | 2003-02-28 | 布线基板及其制造方法、电子部件和电子仪器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002053615A JP2003258147A (ja) | 2002-02-28 | 2002-02-28 | 配線基板及びその製造方法、電子部品並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003258147A true JP2003258147A (ja) | 2003-09-12 |
Family
ID=27750924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002053615A Pending JP2003258147A (ja) | 2002-02-28 | 2002-02-28 | 配線基板及びその製造方法、電子部品並びに電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6731511B2 (ja) |
JP (1) | JP2003258147A (ja) |
KR (1) | KR100556277B1 (ja) |
CN (1) | CN1229862C (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI234258B (en) * | 2003-08-01 | 2005-06-11 | Advanced Semiconductor Eng | Substrate with reinforced structure of contact pad |
JP4981744B2 (ja) * | 2008-05-09 | 2012-07-25 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
JP5789431B2 (ja) * | 2011-06-30 | 2015-10-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6115147B2 (ja) * | 2013-01-22 | 2017-04-19 | 富士通株式会社 | 配線基板及びその設計方法 |
CN114390783A (zh) * | 2020-10-20 | 2022-04-22 | 深南电路股份有限公司 | 线路板的制作方法及线路板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4942452A (en) * | 1987-02-25 | 1990-07-17 | Hitachi, Ltd. | Lead frame and semiconductor device |
US6169253B1 (en) * | 1998-06-08 | 2001-01-02 | Visteon Global Technologies, Inc. | Solder resist window configurations for solder paste overprinting |
JP2001068836A (ja) * | 1999-08-27 | 2001-03-16 | Mitsubishi Electric Corp | プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法 |
-
2002
- 2002-02-28 JP JP2002053615A patent/JP2003258147A/ja active Pending
-
2003
- 2003-02-04 US US10/359,014 patent/US6731511B2/en not_active Expired - Lifetime
- 2003-02-27 KR KR1020030012330A patent/KR100556277B1/ko not_active IP Right Cessation
- 2003-02-28 CN CNB031067980A patent/CN1229862C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1441487A (zh) | 2003-09-10 |
KR100556277B1 (ko) | 2006-03-03 |
US6731511B2 (en) | 2004-05-04 |
US20030161120A1 (en) | 2003-08-28 |
KR20030071559A (ko) | 2003-09-03 |
CN1229862C (zh) | 2005-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4248761B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
JP4541763B2 (ja) | 回路基板の製造方法 | |
US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
US6896173B2 (en) | Method of fabricating circuit substrate | |
WO2000043834A1 (en) | Structure for mounting semiconductor device on liquid crystal display, and semiconductor device | |
JP4110391B2 (ja) | 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器 | |
JP2003258147A (ja) | 配線基板及びその製造方法、電子部品並びに電子機器 | |
KR20010033602A (ko) | 반도체 장치와 그 제조 방법 및 반도체 장치의 설치 구조및 설치 방법 | |
KR100560825B1 (ko) | 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기 | |
JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 | |
JP3977072B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
JPH10209612A (ja) | 回路基板およびその製造方法 | |
JP2001250842A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2001160661A (ja) | ファインピッチ両面フィルム基板の製造方法と表示装置 | |
JPH09293957A (ja) | 配線基板およびそのはんだ供給方法 | |
JP2007324232A (ja) | Bga型多層配線板及びbga型半導体パッケージ | |
JP4137295B2 (ja) | Csp用テープキャリアの製造方法 | |
JP2001358182A (ja) | 配線基板の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2002026174A (ja) | 回路基板の製造方法 | |
JP2004207303A (ja) | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
JP2004214704A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061220 |