JP2002026174A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JP2002026174A
JP2002026174A JP2000210429A JP2000210429A JP2002026174A JP 2002026174 A JP2002026174 A JP 2002026174A JP 2000210429 A JP2000210429 A JP 2000210429A JP 2000210429 A JP2000210429 A JP 2000210429A JP 2002026174 A JP2002026174 A JP 2002026174A
Authority
JP
Japan
Prior art keywords
copper
plating
layer
resist pattern
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000210429A
Other languages
English (en)
Inventor
Koichiro Hayashi
浩一郎 林
Masaki Uchikawa
正樹 内川
Masaaki Matsuoka
正晃 松岡
Eiji Yoda
英治 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000210429A priority Critical patent/JP2002026174A/ja
Publication of JP2002026174A publication Critical patent/JP2002026174A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 保護用のめっき被膜のオーバーハングを無く
して配線パターン間でのショートの発生を抑制し、ソル
ダーレジストの密着性を十分に確保して信頼性を高め
る。 【解決手段】 銅張り基板20の両面に、配線パターン
となる部分の銅層21のうち、表面にめっきを施す所要
部位が露出する第1のレジストパターン41を形成す
る。第1のレジストパターン41をマスクとしてめっき
を施し、銅層21の所要部位Wにめっき被膜42を形成
する。第1のレジストパターン41を除去した後、銅張
り基板20の両面に、めっき被膜42を覆うと共に配線
パターン14となる部位の銅層21を覆う第2のレジス
トパターン43を形成する。第2のレジストパターン4
3をマスクとして銅層21をエッチングして所要の配線
パターン14を形成する。第2のレジストパターン43
を除去し、銅張り基板20の両面にめっき被膜42が露
出するソルダーレジスト層32を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置等に用い
る回路基板の製造方法に関する。
【0002】
【従来の技術】図2はBGA(Ball Grid Array)型の半
導体装置の構成例を示す。この半導体装置は回路基板1
0の一方の面に半導体素子5を搭載し、他方の面に外部
接続端子としてはんだボール6を接合したものである。
回路基板10の一方の面には半導体素子5と電気的に接
続する配線パターン14が設けられ回路基板10の他方
の面には外部接続端子を接合するランドが設けられてい
る。配線パターン14とランドとの電気的接続は絶縁基
板12を貫通する貫通孔16の内壁面に設けた導体部を
介してなされる。18は回路基板10の表面を保護する
ソルダーレジストである。回路基板10の一方の面は半
導体素子を搭載した後、半導体素子の搭載部が点線で示
すように樹脂封止される。
【0003】図3は半導体装置に用いる回路基板の従来
の製造方法の一例を示す。この製造方法では、まず、B
Tレジン等の樹脂基板からなる絶縁基板12の両面に銅
箔を貼った銅箔付き基板20(図3(a))にドリル加工を
施し、貫通孔22を形成する(図3(b))。次に、絶縁基
板12の外面の銅箔21全体をエッチングにより除去し
(図3(c))、貫通孔22の内面を含む絶縁基板12の全
面に無電解銅めっきを施す(図3(d))。24が無電解銅
めっき層である。この無電解銅めっき層24は後に施す
電解めっきの下地となるもので、めっき給電層として使
用できる厚さに設ける。
【0004】次に、絶縁基板12の表面にレジストを塗
布し、形成すべき配線パターン14に従ってパターンニ
ングしてレジストパターン26を形成する(レジストパ
ターン26から露出する無電解銅めっき層24部分が配
線パターンとなる部分である)(図3(e))。次に、絶縁
基板12の表面、貫通孔22の内面に露出する無電解銅
めっき層24に電解銅めっきを施し、無電解銅めっき層
24の上に電解銅めっき層28を積み上げて形成する
(図3(f))。電解銅めっき層28は配線パターン14等
の導体部の主要部となるもので、ある程度の厚さに盛り
上げて形成する。電解めっきによりレジストパターン2
6によって形成されているパターンにしたがって導体部
が形成される。
【0005】次に、電解ニッケルめっき、電解金めっき
を施し、導体部の表面を金めっき層30によって被覆す
る(図3(g))。次に、レジストパターン26を除去した
後(図3(h))、無電解銅めっき層24をエッチングによ
り除去する(図3(i))。無電解銅めっき層24をエッチ
ングして除去する方法は金めっき層30をマスクとして
無電解銅めっき層24をエッチングする方法による。無
電解銅めっき層24の厚さは電解銅めっき層28にくら
べてはるかに薄いからレジストで被覆することなく金め
っき層30をマスクとして簡単に除去することができ
る。最後に、表面にソルダーレジスト32を塗布し、ボ
ンディング部A、ランドB等の所要部位を除いてソルダ
ーレジスト32によって被覆する。
【0006】
【発明が解決しようとする課題】上述した回路基板の製
造工程では無電解銅めっき層24をめっき給電層とし、
レジストパターン26によって所定のパターンを形成し
て電解銅めっき層28によって配線パターン14等を形
成することにより高密度配線を可能にしている。しかし
ながら、上述した製造方法の場合には以下のような問題
点がある。すなわち、めっき給電層として用いた無電解
銅めっき層24をエッチングして所定の配線パターン1
4、ランド等の独立した導体部を形成する際に金めっき
層30をマスクとしてエッチングすることから、露出し
ている電解銅めっき層28の側面もエッチングされて、
その上面に形成された保護用のめっき被膜としての金め
っき層30が電解銅めっき層28の側方に延出する、言
い換えればオーバーハングした状態となる。金めっき層
30のオーバーハング部分は、剥離しやすく、剥離した
際には導電性異物として配線パターン間のショートの原
因になる。
【0007】また、上述した製造方法の場合は、導体部
の表面が保護用のめっき被膜である金めっき層30によ
って被覆され、ソルダーレジスト32が金めっき層30
に接するが、金とソルダーレジスト32との密着性が銅
とソルダーレジストとの密着性と比較してさほど良くな
いため、ソルダーレジスト32と導体部との接着性につ
いての問題もあった。
【0008】本発明は、従来の回路基板の製造方法にお
けるこれらの問題点を解消すべくなされたものであり、
保護用のめっき被膜(金めっき層)のオーバーハングを
無くして配線パターン間でのショートの発生を抑制でき
ると共に、ソルダーレジストの密着性を十分に確保で
き、信頼性を高められる回路基板の製造方法を提供する
ことを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、両面に銅層
が設けられた絶縁基板の厚さ方向に貫通孔が形成され、
該貫通孔を介して前記両面の銅層が電気的に接続された
銅張り基板の両面に、配線パターンとなる部分の銅層の
うち、表面にめっきを施す所要部位が露出する第1のレ
ジストパターンを形成して、該第1のレジストパターン
をマスクとしてめっきを施し、該マスクから露出する前
記銅層の所要部位にめっき被膜を形成し、前記第1のレ
ジストパターンを除去した後、前記銅張り基板の両面
に、前記めっき被膜を覆うと共に前記配線パターンとな
る部位の銅層を覆う第2のレジストパターンを形成し
て、該第2のレジストパターンをマスクとして該マスク
から露出する前記両面の銅層をエッチングして所要の配
線パターンを形成し、前記第2のレジストパターンを除
去した後、前記銅張り基板の両面に、前記めっき被膜が
露出するソルダーレジスト層を形成することを特徴とす
る。
【0010】これによれば、めっき被膜を第2のレジス
トパターンで覆った状態で銅層をエッチングして配線パ
ターンを形成する。このため、めっき被膜は配線パター
ンの内側に常に配置されることになって、従来例のよう
なめっき被膜のオーバーハングが生じない。また、めっ
き被膜は配線パターンの全面に形成されず、必要な部位
にのみ形成される。このため、ソルダーレジストとの密
着性の良い銅層の領域が多くなり、ソルダーレジストの
密着性を十分に確保でき、信頼性を高められる
【0011】また、前記めっき被膜は、具体的には半導
体素子と電気的に接続される配線パターンのボンディン
グ部及び配線パターンの外部接続端子を接合する部位に
形成する。このようにソルダーレジストから露出してめ
っき被膜の必要な所要部位のみにめっきを施すことでめ
っきの消費量を低減でき、コスト削減が図れる。
【0012】前記めっき被膜は、ニッケルめっきの表面
に金めっきを施して形成することも考えられるし、また
パラジウムめっきを施して形成することも考えられる。
【0013】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図1は本発明に
係る回路基板の製造方法の一実施の形態を示す。図1で
は貫通孔を形成する部位の近傍を拡大して示す。また、
従来例で説明した構成と同じ構成については同じ符号を
付し、詳細な説明は省略する。図1(a) はBTレジン等
の樹脂製の絶縁基板12の両面に銅箔21を被着形成し
た銅箔付き基板20を示す。この銅箔付き基板20に対
し、まず貫通孔22を形成し(図1(b))、無電解銅めっ
きと電解銅めっきを施して銅めっき層38を形成する
(図1(c))。無電解銅めっきは貫通孔22の内壁面に電
解めっきを施すために設けるもので、0.1μm〜3μ
m程度の厚さに設ける。無電解銅めっきと電解銅めっき
により貫通孔22の内壁面では銅めっき層38が形成さ
れ、絶縁基板12の表面には銅箔21と銅めっき層38
によって銅層40が形成される。銅層40が形成された
状態で銅張り基板となる。
【0014】銅層40は配線パターン14等の導体部と
なるものであり、銅箔21と銅めっき層38を合わせて
所要の厚さになるようにする。本実施の形態では銅箔2
1の厚さが12μm程度、無電解銅めっきと電解銅めっ
きを合わせた銅めっき層38の厚さが15μm程度であ
る。なお、銅めっき層38を形成する際に、無電解銅め
っきを施さずに、たとえばパラジウムを触媒として電解
銅めっきを施すダイレクトプレーティング法によること
も可能である。
【0015】なお、上記工程は絶縁基板12の両面に導
体層を形成し、絶縁基板12の両面の導体層を貫通孔2
2を介して電気的に導通させる工程である。この製造工
程は上記工程に限らず、図3に示したように、銅箔付き
基板20に貫通孔を形成し、銅箔21をエッチングして
除去した後(若しくは銅箔21をエッチングした後、貫
通孔22を形成した後でも良い)、無電解銅めっき、電
解銅めっきを施すといった方法によることもできる。ま
た、銅箔付き基板を使用せず、絶縁基板12に貫通孔を
設けて、無電解銅めっき、電解銅めっきを施すといった
方法によって両面銅張り基板とすることもできる。本明
細書では絶縁基板に銅層が形成された状態を銅張り基板
という。
【0016】次に、銅張り基板の両面にめっきを施すた
めの第1のレジストパターン41を形成する(図1
(d))。めっきを施す部位は、銅層40をエッチングし
て形成される配線パターンの表面上の所要部位W、具体
的には図2で示すボンディング部A、ランドB等であ
る。よって、この所要部位Wに相当する銅層40の表面
のみが露出するように第1のレジストパターン41を形
成する。次に、第1のレジストパターン41をマスクと
してマスクから露出する銅層40の所要部位Wの表面に
めっきを施す(図1(e))。めっき被膜42は、ニッケ
ルめっき42aと金めっき42bをこの順に施して形成
する。めっき被膜42は、パラジウムめっきやはんだめ
っきを施して形成することも可能である。
【0017】次に、第1のレジストパターン41を除去
する(図1(f))。図示した状態は、銅張り基板の銅層
40の所要部位Wにめっき被膜42が形成された状態で
ある。次に、銅張り基板の両面に、両面の銅層40をエ
ッチングして配線パターンを形成するための第2のレジ
ストパターン43を形成する。よって、第2のレジスト
パターン43は、配線パターンとなる銅層40表面上の
所要部位Wに形成されためっき被膜42をも覆う(図1
(g))。この工程では、めっき被膜42の側面も第2の
レジストパターン43で覆うため、めっき被膜42が形
成された部位の銅層40の周囲も第2のレジストパター
ン43により覆われることになる。
【0018】次に、第2のレジストパターン43をマス
クとしてマスクから露出する両面の銅層40をエッチン
グして配線パターン14を形成する(図1(h))。次
に、第2のレジストパターン43を除去し(図1
(i))、最後に銅張り基板の両面全面に、めっき被膜4
2のみを露出させてソルダーレジスト32を塗布して回
路基板10が得られる(図1(j))。なお、ソルダーレ
ジスト32を塗布する際には、貫通孔22内にも充填す
る。また、めっき被膜42の側面が露出しないように、
ソルダーレジスト32がめっき被膜42の周縁部表面を
全周に亘って覆うようにする。得られた回路基板10は
基板に形成したボンディング部A、ランドB等を含む配
線パターン14が貫通孔22の内壁面に形成した導体部
を介して電気的に接続されたものとなる。
【0019】本実施の形態の製造方法によって得られた
回路基板10は、ソルダーレジスト32により被覆され
た配線パターン14の表面の一部(所要部位)にしかめ
っき被膜42が施されていない。このため、ソルダーレ
ジスト32が直接接する配線パターン14の多くの領域
は銅層40となることから、ソルダーレジスト32と配
線パターン(導体部)との密着性が良好な回路基板とな
る。また、配線パターン14は、図1(g)に示すよう
に、めっき被膜42を第2のレジストパターン43で完
全に覆った後に(めっき被膜42の側面も、まためっき
被膜42が形成された部位の銅層40の周囲も第2のレ
ジストパターン43で覆った後に)、第2のレジストパ
ターン43をマスクとしてマスクから露出する両面の銅
層40をエッチングして図1(h)のように形成される。
このため、めっき被膜42は常に配線パターン14の領
域内(内側)に位置することになる。言い換えれば配線
パターン14の周縁部はめっき被膜42に覆われずに銅
層40が露出する。さらに言い換えれば配線パターン1
4の幅はめっき被膜42の幅よりも広くなる。よって、
従来のようなオーバーハングが発生しない。よって、オ
ーバーハング部分の剥離による配線パターン14間のシ
ョートという不具合が生じない。
【0020】
【発明の効果】本発明に係る回路基板の製造方法によれ
ば、めっき被膜を第2のレジストパターンで覆った状態
で銅層をエッチングして配線パターンを形成する。この
ため、めっき被膜は配線パターンの内側に常に配置され
ることになって、従来例のような保護用のめっき被膜
(金めっき層)のオーバーハングが生じない。よって、
オーバーハング部分の剥離による配線パターン間のショ
ートという不具合が生じないようにすることができ回路
基板の信頼性が上がるという効果がある。また、めっき
被膜は配線パターンの全面に形成されず、必要な部位に
のみ形成される。このため、ソルダーレジストとの密着
性の良い銅層の領域が多くなり、ソルダーレジストの密
着性を十分に確保でき、回路基板の信頼性を高められる
という効果がある。
【図面の簡単な説明】
【図1】本発明に係る回路基板の製造方法の一実施の形
態を示す説明図である。
【図2】回路基板に半導体素子を搭載した状態の断面図
である。
【図3】回路基板の製造方法の従来例を示す説明図であ
る。
【符号の説明】
10 回路基板 12 絶縁基板 14 配線パターン 20 銅張り基板 21 銅箔 22 貫通孔 32 ソルダーレジスト 40 銅層 41 第1のレジストパターン 42 めっき被膜 43 第2のレジストパターン W 所要部位
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松岡 正晃 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 依田 英治 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Fターム(参考) 4K024 AA03 AA09 AA11 AA12 AB02 AB03 AB08 AB17 BA09 BA12 BB11 DB10 FA05 FA07 GA16 5E339 AB02 AC01 AD03 BC01 BC02 BD08 BE11 CD01 CE02 CE04 CE12 CE15 GG02 5E343 AA02 AA07 AA12 BB09 BB15 BB17 BB23 BB24 BB44 BB61 BB67 BB71 CC61 DD43 DD76 DD80 ER01 ER11 ER60 GG01

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 両面に銅層が設けられた絶縁基板の厚さ
    方向に貫通孔が形成され、該貫通孔を介して前記両面の
    銅層が電気的に接続された銅張り基板の両面に、配線パ
    ターンとなる部分の銅層のうち、表面にめっきを施す所
    要部位が露出する第1のレジストパターンを形成して、 該第1のレジストパターンをマスクとしてめっきを施
    し、該マスクから露出する前記銅層の所要部位にめっき
    被膜を形成し、 前記第1のレジストパターンを除去した後、 前記銅張り基板の両面に、前記めっき被膜を覆うと共に
    前記配線パターンとなる部位の銅層を覆う第2のレジス
    トパターンを形成して、 該第2のレジストパターンをマスクとして該マスクから
    露出する前記両面の銅層をエッチングして所要の配線パ
    ターンを形成し、 前記第2のレジストパターンを除去した後、 前記銅張り基板の両面に、前記めっき被膜が露出するソ
    ルダーレジスト層を形成することを特徴とする回路基板
    の製造方法。
  2. 【請求項2】 前記めっき被膜を、半導体素子と電気的
    に接続される配線パターンのボンディング部及び配線パ
    ターンの外部接続端子を接合する部位に形成することを
    特徴とする請求項1記載の回路基板の製造方法。
  3. 【請求項3】 前記めっき被膜を、ニッケルめっきの表
    面に金めっきを施して形成することを特徴とする請求項
    1または2記載の回路基板の製造方法。
  4. 【請求項4】 前記めっき被膜を、パラジウムめっきを
    施して形成することを特徴とする請求項1または2記載
    の回路基板の製造方法。
JP2000210429A 2000-07-11 2000-07-11 回路基板の製造方法 Pending JP2002026174A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000210429A JP2002026174A (ja) 2000-07-11 2000-07-11 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000210429A JP2002026174A (ja) 2000-07-11 2000-07-11 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2002026174A true JP2002026174A (ja) 2002-01-25

Family

ID=18706702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000210429A Pending JP2002026174A (ja) 2000-07-11 2000-07-11 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2002026174A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142312A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置およびその製造方法ならびに配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142312A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置およびその製造方法ならびに配線基板の製造方法

Similar Documents

Publication Publication Date Title
US6107683A (en) Sequentially built integrated circuit package
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
JP3855320B2 (ja) 半導体装置用基板の製造方法及び半導体装置の製造方法
JPH10335337A (ja) 半導体装置及びその製造方法
US6248612B1 (en) Method for making a substrate for an integrated circuit package
US6896173B2 (en) Method of fabricating circuit substrate
JP4110391B2 (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
JP2000114412A (ja) 回路基板の製造方法
JP2002026174A (ja) 回路基板の製造方法
KR100560825B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기
JP2005079129A (ja) プラスチックパッケージ及びその製造方法
KR100688697B1 (ko) 패키지 기판의 제조방법
KR101351188B1 (ko) 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법
JP2003258147A (ja) 配線基板及びその製造方法、電子部品並びに電子機器
JPH08316360A (ja) Ic実装構造
JP2006294825A (ja) 半導体集積回路装置
KR20090016257A (ko) 도금 인입선이 제거된 패키지 기판 및 그 제조 방법
JPH057071A (ja) 面実装用多層型配線板
KR20030075824A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
JP4137295B2 (ja) Csp用テープキャリアの製造方法
JP3074667B2 (ja) チップキャリア及びその製造方法
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
JPH11354473A (ja) 半導体素子基板およびその製造方法