KR100560825B1 - 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기 - Google Patents

배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기 Download PDF

Info

Publication number
KR100560825B1
KR100560825B1 KR1020030011997A KR20030011997A KR100560825B1 KR 100560825 B1 KR100560825 B1 KR 100560825B1 KR 1020030011997 A KR1020030011997 A KR 1020030011997A KR 20030011997 A KR20030011997 A KR 20030011997A KR 100560825 B1 KR100560825 B1 KR 100560825B1
Authority
KR
South Korea
Prior art keywords
conductor pattern
substrate
protective film
wiring board
hole
Prior art date
Application number
KR1020030011997A
Other languages
English (en)
Other versions
KR20030070855A (ko
Inventor
유자와히데키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030070855A publication Critical patent/KR20030070855A/ko
Application granted granted Critical
Publication of KR100560825B1 publication Critical patent/KR100560825B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 목적은, 도체 패턴의 노출을 제한하고, 배선 기판의 신뢰성을 향상시키는 것에 있다.
기판(10)에 지지된 도체 패턴(20) 중, 기판(10) 상의 보호막(30)에 의해 덮여진 부분의 일부를 기판(10) 및 보호막(30)과 함께 펀칭함으로써 관통구멍(40)을 형성한다.

Description

배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기{WIRING BOARD AND METHOD OF FABRICATING THE SAME, SEMICONDUCTOR DEVICE, AND ELECTRONIC INSTRUMENT}
도 1A 및 도 1B는 본 실시형태에 관한 배선 기판의 제조 방법을 설명하는 도면,
도 2A 및 도 2B는 본 실시형태에 관한 배선 기판의 제조 방법을 나타내는 도면,
도 3은 본 실시형태의 변형예에 관한 배선 기판의 제조 방법을 나타내는 도면,
도 4는 본 실시형태의 다른 변형예에 관한 배선 기판의 제조 방법을 나타내는 도면,
도 5는 본 실시형태에 관한 반도체 장치를 도시하는 도면,
도 6은 본 실시형태에 관한 전자기기를 도시하는 도면,
도 7은 본 실시형태에 관한 전자기기를 도시하는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 배선 기판 3 : 반도체 장치
10 : 기판 20 : 도체 패턴
24 : 단자 25 : 금속 피막
26 : 도금 리드 28 : 분기부
29 : 분기부 30 : 보호막
32 : 개구부 40 : 관통구멍
50 : 반도체 칩
본 발명은, 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기에 관한 것이다.
반도체 칩을 테이프에 실장하는 COF(Chip On Film) 실장이 알려져 있다. 테이프에는 배선 패턴이 형성되는 동시에, 배선 패턴을 덮는 보호막(예를 들면, 솔더 레지스터)이 형성된다. 보호막은 배선 패턴의 다수의 단자를 노출시켜 형성되고, 단자에는 전기 도금에 의한 금속 피막이 형성된다. 테이프에는 전기 도금을 실시하기 위해 배선 패턴의 각 리드를 전기적으로 접속하는 도금 리드가 형성되어 있다. 도금 리드는 도금 공정 종료 후에 테이프의 일부를 펀칭함으로써 절단된다. 종래, 도금 리드의 절단 공정은 미리 보호막에 개구부를 형성하여 도금 리드를 노출시키고, 개구부의 내측에서 테이프를 펀칭하고 있었다.
그러나, 이것에 의하면, 보호막의 개구부와 테이프의 구멍을 다른 공정으로 형성하기 때문에, 테이프의 구멍이 보호막의 개구부의 직경보다 작은 경우에, 보호 막의 개구부 내에 도금 리드가 노출되기 쉬웠다. 도금 리드의 노출부는 배선과 전기적으로 접속되어 있기 때문에, 이동에 의한 전류의 누설이 발생하여, 배선 기판의 신뢰성을 손상시키는 경우가 있었다.
본 발명의 목적은, 도체 패턴의 노출을 제한하여, 배선 기판의 신뢰성을 향상시키는 것에 있다.
(1) 본 발명에 관한 배선 기판의 제조 방법은, 기판에 지지된 도체 패턴 중, 상기 기판 상의 보호막에 의해 덮여진 부분의 일부를 상기 기판 및 상기 보호막과 함께 펀칭함으로써 관통구멍을 형성하는 것을 포함한다.
본 발명에 의하면, 도체 패턴의 일부를 기판 및 보호막과 함께 펀칭함으로써, 배선 기판에 관통구멍을 형성한다. 그 때문에, 관통구멍의 축 방향에 있어서, 보호막, 도체 패턴 및 기판의 각각의 개구경을 동일 크기로 할 수 있다. 즉, 배선 기판의 평면에서 보았을 때, 관통구멍의 내측에서의 도체 패턴의 노출을 방지할 수 있다. 따라서, 배선 기판의 신뢰성을 향상시킬 수 있다.
(2) 이 배선 기판의 제조 방법에 있어서,
상기 도체 패턴은 상기 보호막에 의해 덮여져 이루어지는 도금 리드를 포함하고,
상기 관통구멍의 형성 공정에서, 상기 도금 리드의 일부를 펀칭해도 된다.
이것에 의해, 관통구멍 내에서 도금 리드가 노출되는 것을 방지할 수 있다.
(3) 이 배선 기판의 제조 방법에 있어서,
상기 도금 리드는 2개 이상의 부분으로 분기하는 분기부를 갖고,
상기 관통구멍의 형성 공정에서, 상기 분기부를 펀칭해도 된다.
(4) 이 배선 기판의 제조 방법에 있어서,
상기 보호막은 상기 도체 패턴을 노출시키는 개구부를 갖고,
상기 도체 패턴은 상기 개구부로부터 노출되어 이루어지는 단자를 갖고,
상기 관통구멍의 형성 공정 전에, 전기 도금을 행함으로써, 상기 단자에 금속 피막을 형성하는 것을 더 포함해도 된다.
(5) 이 배선 기판의 제조 방법에 있어서,
상기 관통 구멍의 형성 공정 후에, 세정하는 것을 더 포함해도 된다.
이것에 의해서, 펀칭된 부분의 절단 부스러기를 제거할 수 있다.
(6) 본 발명에 관한 배선 기판은, 도체 패턴,
상기 도체 패턴을 지지하는 기판, 및
상기 기판 상에 설치되어, 상기 도체 패턴을 부분적으로 덮는 보호막을 갖고,
상기 도체 패턴, 상기 기판 및 상기 보호막에는 각각에 형성된 개구가 일치하여 이루어지는 관통구멍이 형성되어 이루어진다.
본 발명에 의하면, 관통구멍의 축 방향에 있어서, 보호막, 도체 패턴 및 기판의 각각의 개구경이 동일 크기로 된다. 즉, 배선 기판의 평면에서 보았을 때, 관통구멍의 내측에서의 도체 패턴의 노출을 방지할 수 있다. 따라서, 배선 기판의 신뢰성을 향상시킬 수 있다.
(7) 이 배선 기판에 있어서,
상기 도체 패턴은 상기 보호막에 의해 덮여져 이루어지는 도금 리드를 포함하고,
상기 관통구멍은 상기 도금 리드를 절단하도록 형성되어도 된다.
이것에 의해, 관통구멍 내에서 도금 리드가 노출되는 것을 방지할 수 있다.
(8) 이 배선 기판에 있어서,
상기 도금 리드는 상기 관통구멍에 이르는 2개 이상의 부분을 가져도 된다.
(9) 이 배선 기판에 있어서,
상기 보호막에는 상기 도체 패턴을 노출시키는 개구부가 형성되고,
상기 도체 패턴은 상기 개구부로부터 노출되어 이루어지는 단자를 갖고,
상기 단자에는 금속 피막이 형성되어도 된다.
(10) 본 발명에 관한 반도체 장치는, 상기 배선 기판과, 상기 배선 기판에 실장되어 이루어지는 반도체 칩을 포함한다.
(11) 본 발명에 관한 전자기기는 상기 반도체 장치를 갖는다.
이 배선 기판의 제조 방법에 있어서,
상기 기판은 플렉시블 기판이어도 된다.
이 배선 기판의 제조 방법에 있어서,
상기 보호막은 솔더 레지스터이어도 된다.
이 배선 기판의 제조 방법에 있어서,
상기 보호막의 재료는 폴리이미드 수지이어도 된다.
폴리이미드 수지는 부드럽기 때문에, 관통구멍의 형성 공정에서 보호막이 쪼개지는 것을 방지할 수 있다.
이 배선 기판에 있어서,
상기 기판은 플렉시블 기판이어도 된다.
이 배선 기판에 있어서,
상기 보호막은 솔더 레지스터이어도 된다.
이 배선 기판에 있어서,
상기 보호막의 재료는 폴리이미드 수지이어도 된다.
이하, 본 발명의 실시형태에 관해 도면을 참조하여 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것은 아니다.
도 1A∼도 4는 본 실시형태에 관한 배선 기판의 제조 방법을 설명하는 도면이다. 도 1A는 배선 기판의 부분 확대도이고, 도 1B는 도 1A의 IB-IB선 단면도이다. 마찬가지로, 도 2A는 배선 기판의 부분 확대도이고, 도 2B는 도 2A의 ⅡB-ⅡB선 단면도이다. 도 3 및 도 4는 본 실시형태의 변형예에 관한 도면이다.
본 실시형태에서는 기판(10)을 준비하고, 기판(10)에 도체 패턴(20) 및 보호막(30)을 형성한다.
기판(베이스 기판)(10)은 유기계(예를 들면 에폭시 기판), 무기계(예를 들면 세라믹 기판, 글라스 기판) 또는 그것들의 복합 구조(예를 들면 글라스 에폭시 기판)로 이루어지는 것이어도 되고, 재료는 한정되지 않는다. 도 1A 및 도 1B에 도 시하는 예에서는 기판(10)은 플렉시블 기판(예를 들면 필름 또는 테이프)이다. 플렉시블 기판으로서, 예를 들면 폴리에스테르 기판이나 폴리이미드 기판 등을 들 수 있다. 기판(10)은 COF(Chip On Film)용 기판이나 TAB(Tape Automated Bonding)용 기판이어도 된다.
기판(10)이 플렉시블 기판인 경우에는, 릴·투·릴 반송의 방식을 적용하여 배선 기판을 제조하는 것이 바람직하다. 그 경우, 기판(10)은 장척형상을 이룬다. 이것에 의하면, 제조 공정을 컨베이어 작업으로 하기 때문에, 생산 효율이 향상되고, 제조 비용을 절감할 수 있다.
먼저, 기판(10)에 도체 패턴(20)을 형성한다. 기판(10)의 면(예를 들면 한쪽 면)에 도체 패턴(20)의 재료가 되는 도전박을 설치한다. 도전박은 접착 재료를 통해 기판(10)에 부착되고, 3층 기판을 구성해도 된다. 그 경우, 포토리소그래피를 적용한 후에 에칭하여 도체 패턴(20)을 형성해도 된다. 혹은, 도전박을 접착제 없이 기판(10)에 형성하여 2층 기판을 구성해도 된다. 예를 들면, 스퍼터링 등에 의해서 도체 패턴(20)을 형성해도 되고, 무전해 도금으로 도체 패턴(20)을 형성하는 애디티브법을 적용해도 된다.
도체 패턴(20)은 단일층(예를 들면 구리층)으로 구성해도 되고, 다수층(예를 들면 구리층 및 니켈층 등)으로 구성해도 된다. 도체 패턴(20)은 독립하여 구성된 다수의 리드를 가리킨다. 기판(10)에 다수의 도체 패턴(20)을 형성해도 된다. 도체 패턴(20)은 기판(10)에 지지된다.
도 1A에 도시하는 바와 같이, 도체 패턴(20)은 배선 패턴(22)(리드(23)를 포 함하는 2점 점선의 영역)과, 도금 리드(26)(분기부(28)를 포함하는 2점 점선의 영역)를 포함한다. 배선 패턴(22)은 배선 기판의 완성품으로서, 적어도 2점의 전기적인 접속을 도모하기 위한 다수의 리드(23)의 집합체이다. 각 리드(23)는 2개 이상의 단자(단자(24)를 포함한다)를 포함한다. 단자(24)는 반도체 칩(도 5 참조)과의 전기적인 접속을 도모하는 것이다. 단자(24)는 보호막(30)의 개구부(32)에 의해서 노출되어 있다. 단자(24)는 도 1A에 도시하는 예에서는 표면 실장용의 단자이지만, 삽입 구멍을 갖는 삽입 실장용의 단자이어도 상관없다. 단자(24)는 도 1A에 도시하는 바와 같이, 랜드(또는 패드)로 되어도 된다. 랜드는 신호를 공급하기 위한 라인보다 큰 폭을 갖는다.
도금 리드(26)는 배선 패턴(22)과 전기적으로 접속되어 있다. 이렇게 함으로써, 배선 패턴(22)(예를 들면 단자(24))에 전기 도금을 행할 수 있다. 도 1A에 도시하는 예에서는 도금 리드(26)는 전체가 전기적으로 접속되어 있다.
도금 리드(26)는 2개 이상으로 분기되어 이루어지는 분기부(28)를 갖는다. 분기부(28)란, 도금 리드(26) 중 1개의 라인을 다수의 라인으로 분기시키는 분기점의 부분을 가리킨다. 도 1A에 도시하는 바와 같이, 1개의 분기부(28)로부터 가능한 한 많은 라인을 분기시키는 것이 바람직하다. 이렇게 함으로써, 도금 리드(26)의 분기부(28)의 개수를 적게 하고, 도금 리드(26)의 펀칭 부분의 개수를 적게 할 수 있다. 따라서, 도금 리드(26)를 펀칭하는 수고를 적게 할 수 있다. 도 1A에 도시하는 예에서는, 분기부(28)는 각 라인보다 폭이 커지고 있다. 이렇게 함으로써, 분기부(28)로부터 다수의 라인을 동일 방향으로 연장시킬 수 있다.
도금 리드(26)는 도시하지 않는 도금 전극에 전기적으로 접속되어 있다. 즉, 도체 패턴(20)은 도금 전극에 전기적으로 접속되어 있다. 도금 전극은 예를 들면 장척형상을 이루는 기판(10)의 양단부(완성품으로서의 배선 기판의 외형보다 외측 부분)에 그 길이 방향을 따라서 형성되어 있다. 배선 패턴(22)을 도금 리드(26)에 의해 합쳐서 도금 전극에 접속하기 때문에, 배선 패턴(22)의 각 리드(23)를 도금 전극까지 끌고 다니지 않고 종료한다. 따라서, 도체 패턴(20)의 재료를 낭비하지 않고 종료하고, 도체 패턴(20)의 패터닝 공정도 간단하게 된다.
다음에, 기판(10)에 보호막(30)을 형성한다. 보호막(30)은 절연성을 갖는 재료(수지 등)로 형성한다. 예를 들면, 보호막(30)의 재료는 폴리이미드 수지이어도 된다. 폴리이미드 수지는 예를 들면 에폭시 수지보다 부드럽기 때문에, 후술하는 관통구멍의 형성 공정에서 보호막(30)이 쪼개지는 것을 방지할 수 있다.
도 1A 및 도 1B에 도시하는 바와 같이, 보호막(30)은 도체 패턴(20)의 일부를 덮도록 형성한다. 상세하게는, 보호막(30)은 도금 리드(26)와 배선 패턴(22)의 일부(단자(24)를 제외한 부분)를 덮도록 형성한다. 도 1A에 도시하는 바와 같이, 보호막(30)은 기판(10)에서의 도체 패턴(20)이 형성되지 않는 영역도 덮어도 된다. 또한, 보호막(30)은 도금 전극을 피해서 그 내측에 설치된다.
보호막(30)은 개구부(32)를 갖는다. 개구부(32)는 배선 패턴(22)의 다수의 단자(24)를 노출시킨다. 도 1A에 도시하는 바와 같이, 1개의 개구부(32)에 다수의 단자(24)가 노출되어도 된다. 본 실시형태에서는, 보호막(30)은 납 재질을 선택적으로 설치하기 위한 솔더 레지스트이다. 보호막(30)은 최종 제품(배선 기판)으로 서 남기 때문에, 원하는 내열성 등을 갖는 재질을 선택하는 것이 바람직하다.
또한, 보호막(30)의 패터닝 방법(개구부(32)의 형성 방법)은, 포토리소그래피 기술을 적용하여 형성해도 되고, 인쇄법 또는 잉크젯 방식 등을 적용해도 된다.
다음에, 도체 패턴(20)에 전기 도금을 실시한다. 이것에 의해서, 다수의 단자(24)에 금속 피막(도 5 참조)을 형성한다. 도체 패턴(20)이 형성된 기판(10)을 도금액에 담그고, 도금액 중의 전극(도시하지 않음)의 전압보다 낮은 전압을 도금 전극에 인가하여, 도금액 중의 전극 및 도체 패턴(20) 사이에 전류를 흐르게 한다. 도체 패턴(20)은 도금 전극에 전기적으로 접속되고, 또한 그 전체가 전기적으로 도통하고 있기 때문에, 보호막(30)으로부터 노출된 부분에만 금속 피막을 형성할 수 있다.
도 2A 및 도 2B에 도시하는 바와 같이, 관통구멍(40)을 형성한다. 상세하게는, 도체 패턴(20)의 일부를 기판(10) 및 보호막(30)과 함께 펀칭함으로써 관통구멍(40)을 형성한다. 도시하는 예에서는 도금 리드(26)의 분기부(28)를 펀칭한다. 그 경우, 분기부(28)를 포함하는 영역을 펀칭해도 되지만, 배선 패턴(22)의 각 단자(24)가 전기적으로 독립된(전기적으로 도통하지 않는) 상태가 되면 되고, 펀칭하는 영역 및 형상은 한정되지 않는다.
관통구멍(40)의 형성 공정에 있어서, 도금 리드(26)와 도금 전극과의 접속부(도시하지 않음)도 펀칭해도 된다. 도금 리드(26)와 도금 전극과의 접속부는 보호막(30)으로부터 노출되어 있다. 이것에 의하면, 보호막(30)으로부터 노출되는 이 접속부를 펀칭하는 동시에, 보호막(30)으로 덮여진 도금 리드(26)의 일부 도 펀칭할 수 있다. 따라서, 도체 패턴(20)을 도금 공정 후에 펀칭하는 것을 고려하여, 무리하게 보호막(30)으로부터 노출되는 영역으로 끌고 다니지 않고 종료한다.
관통구멍의 형성 공정의 변형예로서, 도 3에 도시하는 바와 같이, 보호막(30)에 의해 덮여진 1방향으로 연장되는 도금 리드(26)의 일부를 부호 42의 위치에서 펀칭해도 된다. 이렇게 함으로써, 도금 리드(26)의 한쪽 단부에 접속되는 배선 패턴의 단자와, 다른 쪽 단부에 접속되는 배선 패턴의 단자를 전기적으로 독립시킬 수 있다.
관통구멍의 형성 공정의 다른 변형예로서, 도 4에 도시하는 바와 같이, 보호막(30)에 의해 덮여진 도금 리드(26)의 분기부(29)를 부호 44의 위치에서 펀칭해도 된다. 분기부(29)는 다수의 라인이 교차된 크기로 구성되어 있다. 도 4에 도시하는 예에서는, 1개의 라인이 분기부(29)를 기점으로 하여, 다른 방향으로 연장되는 2개의 라인으로 분기되어 있다. 분기부(29)를 펀칭함으로써, 도금 리드(26)의 각 라인에 접속되는 배선 패턴의 단자 끼리를 전기적으로 독립시킬 수 있다.
이렇게 해서, 도 2A 및 도 2B에 도시하는 바와 같이, 배선 기판(1)이 제조된다. 배선 기판(1)에는 관통구멍(40)이 형성되어 있다. 도 2B에 도시하는 바와 같이, 관통구멍(40)은 보호막(30), 도체 패턴(20) 및 기판(10)을 관통하고 있다. 관통구멍(40)은 개구의 축 방향을 따라서, 동일한 크기의 개구경이 되도록 형성되어 있다. 즉, 도 2A에 도시하는 바와 같이, 배선 기판(10)의 평면에서 보았을 때, 관통구멍(40)의 내측에서의 도체 패턴(20)이 노출되지 않도록 되어 있다. 관통구멍(40)의 형상은 한정되지 않고, 도 2A에 도시하는 바와 같이 긴 구멍이어도 되고, 둥근 형상 또는 각 형상의 구멍이어도 된다. 또한, 배선 기판(1)은 제조 방법의 기재로부터 선택한 어느 하나의 특정 사항으로부터 도출되는 구성을 포함한다.
또한, 관통구멍(40)의 형성 공정 후에, 배선 기판(1)을 세정하는 것이 바람직하다. 이것에 의해서, 펀칭된 부분의 절단 부스러기를 제거할 수 있다.
본 실시형태의 배선 기판의 제조 방법에 의하면, 도체 패턴(20)의 일부(상세하게는 도금 리드(26)의 일부)를 기판(10) 및 보호막(30)과 함께 펀칭함으로써 배선 기판(1)에 관통구멍(40)을 형성한다. 그 때문에, 관통구멍(40)의 축 방향에 있어서, 보호막(30), 도체 패턴(20) 및 기판(10)의 각각의 개구경을 동일 크기로 할 수 있다. 즉, 배선 기판(1)의 평면에서 보았을 때, 관통구멍(40)의 내측에서의 도체 패턴(20)의 노출을 방지할 수 있다. 따라서, 이동에 의한 전류의 누설의 발생을 방지하여, 배선 기판의 신뢰성을 향상시킬 수 있다.
도 5는 본 실시형태에 관한 반도체 장치를 설명하는 도면이다. 반도체 장치(3)는 배선 기판(1)과, 배선 기판(1)에 실장된 반도체 칩(50)을 포함한다.
반도체 칩(50)에는 집적 회로가 형성되어 있다. 반도체 칩(50)은 패드(52)를 갖고, 패드(52) 상에 범프(54)가 형성되어 있다. 반도체 칩(50)은 배선 기판(1) 표면에 실장해도 된다. 그 경우, 반도체 칩은 배선 기판(1)에 표면을 아래로 하여 실장된다. 또, 배선 기판(1)에 다른 전자 소자(능동 소자 또는 수동 소자)를 실장해도 된다. 예를 들면, 전자 소자는 저항, 콘덴서 또는 광소자 등의 주 지의 소자이어도 된다.
도 5에 도시하는 예에서는, 범프(54)와 단자(24)는 납 재질(60)(예를 들면 땜납)에 의해서 전기적으로 접속되어 있다. 범프(54)와 단자(24)는 그 외의 금속 접합(예를 들면 금끼리의 압착 접합)이나, 절연 수지의 경화 수축을 이용한 접합이나, 이방성 도전 재료의 도전 필러에 의한 접합 등 중 어느 하나의 형태를 적용해도 된다. 또한, 단자(24)에는 상술한 전기 도금이 행해져 금속 피막(25)이 형성되어 있다.
반도체 칩(50)과 배선 기판(1) 사이에 수지(62)가 설치되어도 된다. 수지(62)는 언더필재라고 불러도 된다. 수지(62)에 의해서 범프(54)와 단자(24)와의 전기적인 접속부를 밀봉할 수 있다.
본 실시형태의 반도체 장치의 구성 및 효과는 이미 기술한 바와 같다.
본 발명의 실시형태에 관한 반도체 장치(또는 배선 기판)를 갖는 전자기기로서, 도 6에는 노트형 퍼스널 컴퓨터(100)가 도시되고, 도 7에는 휴대 전화(200)가 도시되어 있다.
본 실시형태에 관한 전자기기는, 전기 광학 장치(도시하지 않음)를 가져도 된다. 전기 광학 장치는, 표시 패널(예를 들면 글라스 기판)에 반도체 장치(3)가 전기적으로 접속되어 있다. 전기 광학 장치는, 예를 들면 액정 장치, 플라즈마 디스플레이 장치, 일렉트로 루미네선스 디스플레이 장치 등에 있어서, 전기 광학 물질(액정·방전 가스·발광 재료 등)을 갖는다.
본 발명은, 상술한 실시형태에 한정되는 것이 아니라, 다양한 변형이 가능하 다. 예를 들면, 본 발명은 실시형태에서 설명한 구성과 실질적으로 동일한 구성(예를 들면, 기능, 방법 및 결과가 동일한 구성, 혹은 목적 및 결과가 동일한 구성)을 포함한다. 또, 본 발명은 실시형태에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또, 본 발명은 실시형태에서 설명한 구성과 동일한 작용 효과를 이루는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또, 본 발명은 실시형태에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
본 실시형태에 의하면, 도체 패턴의 일부를 기판 및 보호막과 함께 펀칭함으로써 배선 기판에 관통구멍을 형성한다. 그 때문에, 관통구멍의 축 방향에 있어서, 보호막, 도체 패턴 및 기판의 각각의 개구경을 동일 크기로 할 수 있다. 즉, 배선 기판의 평면에서 보았을 때, 관통구멍의 내측에서의 도체 패턴의 노출을 방지할 수 있다. 따라서, 이동에 의한 전류의 누설의 발생을 방지하여, 배선 기판의 신뢰성을 향상시킬 수 있다.

Claims (11)

  1. 배선 기판의 제조 방법에 있어서,
    기판에 지지된 도체 패턴 중, 상기 기판 상의 보호막에 의해 덮여진 부분의 일부를 상기 기판 및 상기 보호막과 함께 펀칭함으로써, 관통구멍을 형성하는 것을 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 도체 패턴은 상기 보호막에 의해 덮여져 이루어지는 도금 리드를 포함하고,
    상기 관통구멍의 형성 공정에서, 상기 도금 리드의 일부를 펀칭하는 것을 특징으로 하는 배선 기판의 제조 방법.
  3. 제2항에 있어서,
    상기 도금 리드는 2개 이상의 부분으로 분기하는 분기부를 갖고,
    상기 관통구멍의 형성 공정에서, 상기 분기부를 펀칭하는 것을 특징으로 하는 배선 기판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 보호막은 상기 도체 패턴을 노출시키는 개구부를 갖고,
    상기 도체 패턴은 상기 개구부로부터 노출되어 이루어지는 단자를 갖고,
    상기 관통구멍의 형성 공정 전에, 전기 도금을 행함으로써, 상기 단자에 금속 피막을 형성하는 것을 더 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 관통구멍의 형성 공정 후에, 세정하는 것을 더 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  6. 배선 기판에 있어서,
    도체 패턴,
    상기 도체 패턴을 지지하는 기판, 및
    상기 기판 상에 설치되어, 상기 도체 패턴을 부분적으로 덮는 보호막을 갖고,
    상기 도체 패턴, 상기 기판 및 상기 보호막에는, 각각에 형성된 개구가 일치하여 이루어지는 관통구멍이 형성되어 이루어지는 것을 특징으로 하는 배선 기판.
  7. 제6항에 있어서,
    상기 도체 패턴은 상기 보호막에 의해 덮여져 이루어지는 도금 리드를 포함하고,
    상기 관통구멍은 상기 도금 리드를 절단하도록 형성되어 이루어지는 것을 특 징으로 하는 배선 기판.
  8. 제6항 또는 제7항에 있어서,
    상기 도금 리드는 상기 관통구멍에 이르는 2개 이상의 부분을 갖는 것을 특징으로 하는 배선 기판.
  9. 제6항 또는 제7항에 있어서,
    상기 보호막에는 상기 도체 패턴을 노출시키는 개구부가 형성되고,
    상기 도체 패턴은 상기 개구부로부터 노출되어 이루어지는 단자를 갖고,
    상기 단자에는 금속 피막이 형성되어 이루어지는 것을 특징으로 하는 배선 기판.
  10. 반도체 장치에 있어서,
    도체 패턴, 상기 도체 패턴을 지지하는 기판, 및 상기 기판 상에 설치되어, 상기 도체 패턴을 부분적으로 덮는 보호막을 갖고, 상기 도체 패턴, 상기 기판 및 상기 보호막에는 각각에 형성된 개구가 일치하여 이루어지는 관통구멍이 형성되어 이루어지는 배선 기판과,
    상기 배선 기판에 실장되어 이루어지는 반도체 칩을 포함하는 것을 특징으로 하는 반도체 장치.
  11. 삭제
KR1020030011997A 2002-02-26 2003-02-26 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기 KR100560825B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00049512 2002-02-26
JP2002049512A JP2003249743A (ja) 2002-02-26 2002-02-26 配線基板及びその製造方法、半導体装置並びに電子機器

Publications (2)

Publication Number Publication Date
KR20030070855A KR20030070855A (ko) 2003-09-02
KR100560825B1 true KR100560825B1 (ko) 2006-03-13

Family

ID=27750794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030011997A KR100560825B1 (ko) 2002-02-26 2003-02-26 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기

Country Status (4)

Country Link
US (1) US20030159282A1 (ko)
JP (1) JP2003249743A (ko)
KR (1) KR100560825B1 (ko)
CN (1) CN1317750C (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4799274B2 (ja) * 2006-05-26 2011-10-26 京セラ株式会社 フレキシブル基板モジュール
JP4814750B2 (ja) * 2006-09-29 2011-11-16 京セラ株式会社 多層配線基板及び電子装置、並びにこれらの製造方法
JP5345023B2 (ja) * 2009-08-28 2013-11-20 日東電工株式会社 配線回路基板およびその製造方法
WO2018058844A1 (zh) * 2016-09-27 2018-04-05 华为技术有限公司 一种投影方法和设备
JP7088749B2 (ja) * 2018-05-29 2022-06-21 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
US4959119A (en) * 1989-11-29 1990-09-25 E. I. Du Pont De Nemours And Company Method for forming through holes in a polyimide substrate
US5250470A (en) * 1989-12-22 1993-10-05 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device with corrosion resistant leads
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
US5467253A (en) * 1994-06-30 1995-11-14 Motorola, Inc. Semiconductor chip package and method of forming
JP2720865B2 (ja) * 1996-01-22 1998-03-04 日立エーアイシー株式会社 多層印刷配線板およびその製造方法
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
US5990564A (en) * 1997-05-30 1999-11-23 Lucent Technologies Inc. Flip chip packaging of memory chips
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3683434B2 (ja) * 1999-04-16 2005-08-17 富士通株式会社 半導体装置
KR20020065705A (ko) * 2001-02-07 2002-08-14 삼성전자 주식회사 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
JP2002359347A (ja) * 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
US20030159282A1 (en) 2003-08-28
KR20030070855A (ko) 2003-09-02
CN1441470A (zh) 2003-09-10
CN1317750C (zh) 2007-05-23
JP2003249743A (ja) 2003-09-05

Similar Documents

Publication Publication Date Title
US8383950B1 (en) Metal etch stop fabrication method and structure
KR20040051310A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
US7384566B2 (en) Fabrication method for printed circuit board
KR101068539B1 (ko) 전해 도금을 이용한 배선 기판의 제조 방법
US6403895B1 (en) Wiring substance and semiconductor
KR101614856B1 (ko) 반도체 칩의 실장 기판, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
CN102270619A (zh) 用于电子封装组件的焊盘配置
KR100560825B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기
US6896173B2 (en) Method of fabricating circuit substrate
KR100556277B1 (ko) 배선 기판 및 그 제조 방법, 전자 부품 및 전자기기
US20030089522A1 (en) Low impedance / high density connectivity of surface mount components on a printed wiring board
CN106024755B (zh) 半导体装置
JP2004221404A (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
US6210746B1 (en) Method of fabricating a solder resist mask
JP2005079129A (ja) プラスチックパッケージ及びその製造方法
JP2000114412A (ja) 回路基板の製造方法
US7951697B1 (en) Embedded die metal etch stop fabrication method and structure
KR20030075824A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
KR20030075823A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
KR100593763B1 (ko) 회로 장치
JP4396863B2 (ja) 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器
JP4400755B2 (ja) 半導体装置、実装基板及びその製造方法、回路基板並びに電子機器
JP4396862B2 (ja) 半導体装置、回路基板および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee