JP5345023B2 - 配線回路基板およびその製造方法 - Google Patents

配線回路基板およびその製造方法 Download PDF

Info

Publication number
JP5345023B2
JP5345023B2 JP2009198288A JP2009198288A JP5345023B2 JP 5345023 B2 JP5345023 B2 JP 5345023B2 JP 2009198288 A JP2009198288 A JP 2009198288A JP 2009198288 A JP2009198288 A JP 2009198288A JP 5345023 B2 JP5345023 B2 JP 5345023B2
Authority
JP
Japan
Prior art keywords
plating
lead wire
wiring pattern
width
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009198288A
Other languages
English (en)
Other versions
JP2011049462A (ja
Inventor
徹也 大澤
満 本上
大輔 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43623166&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5345023(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2009198288A priority Critical patent/JP5345023B2/ja
Priority to US12/862,338 priority patent/US8895870B2/en
Priority to CN201711037358.1A priority patent/CN107846773B/zh
Priority to CN201410203201.1A priority patent/CN103957662B/zh
Priority to CN201010266986.9A priority patent/CN102006718B/zh
Priority to CN201410204120.3A priority patent/CN103945642B/zh
Publication of JP2011049462A publication Critical patent/JP2011049462A/ja
Publication of JP5345023B2 publication Critical patent/JP5345023B2/ja
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C25D5/06—Brush or pad plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)

Description

本発明は、配線回路基板およびその製造方法に関する。
配線回路基板の製造時には、基板上にサブトラクティブ法等により導体パターンが配線パターンとして形成される。また、導体パターンの一部に電解めっきを施すことにより接続端子が形成される。電解めっきを行うためには、導体パターンに給電を行う必要がある。そのため、導体パターンの形成時に、接続端子を形成すべき部分から基板上の一端部まで延びる給電用の配線部（以下、めっき用リード線と呼ぶ）が形成される。このめっき用リード線から導体パターンに給電が行われる。
例えば、特許文献１によれば、半導体装置に用いられるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれる配線回路基板を製造する場合、サブトラクティブ法により形成された導体パターンのボンディングパッド上に電解ニッケルめっきおよび電解金めっきが施されることにより接続端子が形成される。
基板上のボンディングパッドから基板上の一端部まで延びるめっき用リード線が外部のめっき用電極と電気的に接続されることにより給電が行われる。そして、ボンディングパッド上に電解ニッケルめっきが行われた後、電解金めっきが行われる。
特開２００６−２８７０３４号公報
しかしながら、上記方法では、電解めっきが終了した後もめっき用リード線が不要な部分として配線回路基板上に残存する。配線回路基板の接続端子に他の電子回路が接続された状態で、導体パターンを電気信号が伝送される場合、上記のめっき用リード線は伝送線路から枝分かれしたスタブとなる。このようなスタブでは、特定の周波数で共振が起こる。それにより、電気信号の特定の周波数成分が減衰する。その結果、電気信号の波形が鈍る等の不都合が生じる場合がある。
めっき用リード線は電解めっきの終了後には不要である。そこで、電解めっきの終了後に、めっき用リード線を除去することも考えられる。しかしながら、めっき用リード線を除去する工程が必要となるため製造コストが増加する。
本発明の目的は、めっき用リード線が電気信号の波形に与える影響が低減された配線回路基板およびその製造方法を提供することである。
（１）第１の発明に係る配線回路基板は、絶縁層と、絶縁層上に形成される配線パターンと、配線パターンの一部に設けられる端子部と、配線パターンから延びるように絶縁層上に形成されるめっき用リード線と、端子部を除いて配線パターンおよびめっき用リード線を覆うように絶縁層上に形成されるカバー絶縁層とを備え、めっき用リード線は、配線パターンから延びるように設けられ、第１の幅を有する第１の線状部と、第１の線状部から延びるように設けられ、第１の幅よりも大きい第２の幅を有する第２の線状部とを含むものである。
その配線回路基板においては、絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード線が形成される。この場合、めっき用リード線として、配線パターンから延びかつ第１の幅を有する第１の線状部および第１の線状部から延びかつ第１の幅よりも大きい第２の幅を有する第２の線状部が形成される。
配線パターンを通して電気信号が伝送される場合、めっき用リード線において第１の線状部の第１の幅より第２の線状部の第２の幅が大きいことにより、めっき用リード線における共振周波数が低くなる。
そのため、めっき用リード線における共振周波数を配線パターンを伝送する電気信号の周波数よりも低くすることができる。それにより、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。
また、配線回路基板のレイアウト上の制約からめっき用リード線の長さに制限がある場合でも、めっき用リード線の第１の幅よりも第２の幅を大きく設定することにより、めっき用リード線の長さを調整することなくめっき用リード線における共振周波数を電気信号の周波数よりも低くすることができる。
（３）第１の幅は第２の幅よりも大きくてもよい。この場合、めっき用リード線における共振周波数が高くなる。それにより、めっき用リード線における共振周波数を配線パターンを伝送する電気信号の周波数よりも高くすることができる。したがって、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。
参考発明に係る配線回路基板は、絶縁層と、絶縁層上に形成される配線パターンと、配線パターンの一部に設けられる端子部と、配線パターンから延びるように絶縁層上に形成されるめっき用リード線とを備え、めっき用リード線は、複数の線状部に分岐するものである。
その配線回路基板においては、絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード線が形成される。この場合、めっき用リード線が、複数の線状部に分岐するように形成される。
配線パターンを通して電気信号が伝送される場合、めっき用リード線が複数の線状部に分岐することにより、めっき用リード線における共振周波数が低くなる。
そのため、めっき用リード線における共振周波数を配線パターンを伝送する電気信号の周波数よりも低くすることができる。それにより、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。
また、配線回路基板のレイアウト上の制約からめっき用リード線の長さに制限がある場合でも、めっき用リード線を分岐させることにより、めっき用リード線の長さを調整することなくめっき用リード線における共振周波数を電気信号の周波数よりも低くすることができる。
（５）めっき用リード線は、配線パターンから延びる第３の線状部と、第３の線状部から分岐して延びる複数の第４の線状部とを備えてもよい。
この場合、めっき用リード線の配置スペースの増大を抑制しつつめっき用リード線における共振周波数を低くすることができる。
参考発明に係る配線回路基板は、絶縁層と、絶縁層上に形成される配線パターンと、配線パターンの一部に設けられる端子部と、配線パターンから延びるように絶縁層上に形成されるめっき用リード線とを備え、めっき用リード線の幅が、配線パターンの幅よりも大きいものである。
その配線回路基板においては、絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード線が形成される。この場合、めっき用リード線の幅が、配線パターンの幅よりも大きく設定される。
配線パターンを通して電気信号が伝送される場合、めっき用リード線の幅が配線パターンの幅よりも大きいことにより、めっき用リード線における共振周波数が低くなる。
そのため、めっき用リード線における共振周波数が配線パターンを伝送する電気信号の周波数よりも低くなるようにめっき用リード線の幅を設定することにより、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。
また、配線回路基板のレイアウト上の制約からめっき用リード線の長さに制限がある場合でも、めっき用リード線の幅を配線パターンの幅よりも大きくすることにより、めっき用リード線の長さを調整することなくめっき用リード線における共振周波数を電気信号の周波数よりも低くすることができる。
（２）第２の発明に係る配線回路基板の製造方法は、絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード線を含む導体パターンを形成する工程と、端子部を除いて導体パターンを覆うように絶縁層上にカバー絶縁層を形成する工程と、めっき用リード線を通して配線パターンに給電することにより端子部上にめっき層を形成する工程とを備え、導体パターンを形成する工程において、配線パターンから延びかつ第１の幅を有する第１の線状部および第１の線状部から延びかつ第１の幅よりも大きい第２の幅を有する第２の線状部をめっき用リード線として形成するものである。
その配線回路基板の製造方法においては、絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード線を含む導体パターンが形成される。この場合、配線パターンから延びかつ第１の幅を有する第１の線状部および第１の線状部から延びかつ第１の幅よりも大きい第２の幅を有する第２の線状部がめっき用リード線として形成される。めっき用リード線を通して配線パターンに給電されることにより、端子部上にめっき層が形成される。
このように製造された配線回路基板において、配線パターンを通して電気信号が伝送される場合、めっき用リード線において第１の線状部の第１の幅よりも第２の線状部の第２の幅が大きいことにより、めっき用リード線における共振周波数が低くなる。
そのため、めっき用リード線における共振周波数を配線パターンを伝送する電気信号の周波数よりも低くすることができる。それにより、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。
また、配線回路基板のレイアウト上の制約からめっき用リード線の長さに制限がある場合でも、めっき用リード線の第１の幅よりも第２の幅を大きく設定することにより、めっき用リード線の長さを調整することなくめっき用リード線における共振周波数を電気信号の周波数よりも低くすることができる。
参考発明に係る配線回路基板の製造方法は、絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード線を含む導体パターンを形成する工程と、めっき用リード線を通して配線パターンに給電することにより端子部上にめっき層を形成する工程とを備え、導体パターンを形成する工程において、めっき用リード線を複数の線状部に分岐させるものである。
その配線回路基板の製造方法においては、絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード線を含む導体パターンが形成される。この場合、めっき用リード線が、複数の線状部に分岐するように形成される。めっき用リード線を通して配線パターンに給電されることにより、端子部上にめっき層が形成される。
このように製造された配線回路基板において、配線パターンを通して電気信号が伝送される場合、めっき用リード線が複数の線状部に分岐することにより、めっき用リード線における共振周波数が低くなる。
そのため、めっき用リード線における共振周波数を配線パターンを伝送する電気信号の周波数よりも低くすることができる。それにより、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。
また、配線回路基板のレイアウト上の制約からめっき用リード線の長さに制限がある場合でも、めっき用リード線を分岐させることにより、めっき用リード線の長さを調整することなくめっき用リード線における共振周波数を電気信号の周波数よりも低くすることができる。
参考発明に係る配線回路基板の製造方法は、絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード線を含む導体パターンを形成する工程と、めっき用リード線を通して配線パターンに給電することにより端子部上にめっき層を形成する工程とを備え、導体パターンを形成する工程において、めっき用リード線の幅を、配線パターンの幅よりも大きくするものである。
その配線回路基板の製造方法においては、絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード線を含む導体パターンが形成される。この場合、めっき用リード線の幅が、配線パターンの幅よりも大きく設定される。めっき用リード線を通して配線パターンに給電されることにより、端子部上にめっき層が形成される。
このように製造された配線回路基板において、配線パターンを通して電気信号が伝送される場合、めっき用リード線の幅が配線パターンの幅よりも大きいことにより、めっき用リード線における共振周波数が低くなる。
そのため、めっき用リード線における共振周波数が配線パターンを伝送する電気信号の周波数よりも低くなるようにめっき用リード線の幅を設定することにより、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。
また、配線回路基板のレイアウト上の制約からめっき用リード線の長さに制限がある場合でも、めっき用リード線の幅を配線パターンの幅よりも大きくすることにより、めっき用リード線の長さを調整することなくめっき用リード線における共振周波数を電気信号の周波数よりも低くすることができる。
本発明によれば、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線での共振による電気信号の波形の鈍りを抑制することができる。
サスペンション基板の上面図である。 めっき用リード線およびその周辺部分の模式的縦断面図である。 めっき用リード線およびその周辺部分の拡大平面図である。 サスペンション基板の製造工程を示す模式的工程断面図である。 ＦＰＣ基板の模式的断面図である。 サスペンション基板の電極パッドとＦＰＣ基板の端子部との接続状態を示す模式的断面図である。 めっき用リード線およびその周辺部分の拡大平面図である。 めっき用リード線およびその周辺部分の拡大平面図である。 めっき用リード線およびその周辺部分の拡大平面図である。
以下、本発明の参考形態および実施の形態に係る配線回路基板およびその製造方法について図面を参照しながら説明する。以下の参考形態および実施の形態においては、配線回路基板の一例として、ハードディスクの読み取りおよび書き込みに用いられるサスペンション基板について説明する。
（１）サスペンション基板の構造
図１は本発明の参考形態に係るサスペンション基板の上面図である。図１に示すように、サスペンション基板１は、金属製の長尺状基板により形成されるサスペンション本体部１０を備える。サスペンション本体部１０には複数の孔部Ｈが形成されている。サスペンション本体部１０上には、複数の配線パターン２０が形成されている。各配線パターン２０の一端部および他端部には、電極パッド２３，３０がそれぞれ設けられている。
サスペンション本体部１０の先端部には、Ｕ字状の開口部２１を形成することにより磁気ヘッド搭載部（以下、タング部と呼ぶ）１２が設けられている。タング部１２は、サスペンション本体部１０に対して所定の角度をなすように破線Ｒの箇所で折り曲げ加工される。タング部１２の端部に複数の電極パッド２３が形成されている。
タング部１２上に、ハードディスクに対して読み取りおよび書き込みを行う磁気ヘッド（図示せず）が実装される。磁気ヘッドの端子部は、複数の電極パッド２３にそれぞれ接続される。
サスペンション本体部１０の他端部に複数の電極パッド３０が形成されている。また、複数の電極パッド３０から配線パターン２０と逆側に延びるように複数のめっき用リード線Ｓがそれぞれ形成されている。
製造時には、金属製の支持基板５０に複数のサスペンション基板１が同時に形成された後、各サスペンション基板１が支持基板５０の他の領域から分離される。この場合、サスペンション本体部１０は支持基板５０の一部分からなる。
各サスペンション基板１の複数のめっき用リード線Ｓは、各サスペンション基板１の外側の支持基板５０上の領域まで延び、図示しない給電端子に接続されている。各サスペンション基板１が完成した後、一点鎖線Ｚ１において各サスペンション本体部１０が支持基板５０の他の領域から分離される。
図２は、めっき用リード線Ｓおよびその周辺部分の模式的断面図である。また、図３は、めっき用リード線Ｓおよびその周辺部分の拡大平面図である。
図２に示すように、例えばステンレス鋼（ＳＵＳ）からなるサスペンション本体部１０上に、例えばポリイミドからなるベース絶縁層１１が形成される。
ベース絶縁層１１上に、例えば銅からなる複数の配線パターン２０および複数のめっき用リード線Ｓが形成される。なお、図２においては、１つの配線パターン２０および１つのめっき用リード線Ｓのみが示される。
各配線パターン２０と各めっき用リード線Ｓとは、互いに一体的に形成される。この場合、各配線パターン２０の端部に電極パッド３０が設けられ、各電極パッド３０から配線パターン２０と逆側に延びるようにめっき用リード線Ｓが設けられる。
複数のめっき用リード線Ｓおよび複数の配線パターン２０を覆うように、ベース絶縁層１１上に、例えばポリイミドからなるカバー絶縁層１３が形成される。
各配線パターン２０の電極パッド３０上におけるカバー絶縁層１３の部分には、各電極パッド３０の上面に達する孔部１４が形成される。孔部１４を埋めるように、例えば金からなるめっき層３０ａが形成される。
図３に示すように、各めっき用リード線Ｓの幅Ｈ１は、各配線パターン２０の幅Ｈ２よりも大きく設定される。各めっき用リード線Ｓの幅Ｈ１は、各配線パターン２０の幅Ｈ２の１倍より大きく１０倍以下であることが好ましい。ここで、配線パターン２０の幅が均一でない場合において、配線パターン２０の幅Ｈ２とは、配線パターン２０の幅の最小値をいう。
（２）サスペンション基板の製造方法
以下、本参考形態に係るサスペンション基板１の製造方法について説明する。ここでは、図１のタング部１２、複数の電極パッド２３および孔部Ｈの形成工程についての説明は省略する。
図４は、本発明の参考形態に係るサスペンション基板１の製造工程を示す模式的工程断面図である。なお、図４には、図２と同じ箇所の断面における製造工程が示される。
最初に、例えばステンレス鋼（ＳＵＳ）からなる支持基板５０を用意する。次に、図４（ａ）に示すように、支持基板５０上に、例えばポリイミドからなるベース絶縁層１１を形成する。
支持基板５０の材料としては、ステンレス鋼に代えてアルミニウム等の他の材料を用いてもよい。支持基板５０の厚みは、５μｍ以上２００μｍ以下であることが好ましく、１０μｍ以上５０μｍ以下であることがより好ましい。
ベース絶縁層１１の材料としては、ポリイミドに代えてエポキシ等の他の絶縁材料を用いてもよい。ベース絶縁層１１の厚みは、１μｍ以上１００μｍ以下であることが好ましく、２μｍ以上２５μｍ以下であることがより好ましい。
次に、図４（ｂ）に示すように、ベース絶縁層１１上に例えば銅からなる複数（図４では１つ）の配線パターン２０および複数（図４では１つ）のめっき用リード線Ｓを形成する。この場合、各配線パターン２０の端部に電極パッド３０が設けられ、各電極パッド３０から配線パターン２０と逆側に延びるようにめっき用リード線Ｓが設けられる。
配線パターン２０およびめっき用リード線Ｓは、例えばセミアディティブ法を用いて形成してもよく、サブトラクティブ法等の他の方法を用いて形成してもよい。配線パターン２０およびめっき用リード線Ｓの材料としては、銅に代えて金、アルミニウム等の他の金属、または銅合金、アルミニウム合金等の合金を用いてもよい。
配線パターン２０およびめっき用リード線Ｓの厚みは、例えば２μｍ以上１００μｍ以下であることが好ましく、３μｍ以上２５μｍ以下であることがより好ましい。配線パターン２０の幅は、例えば５μｍ以上１０００μｍ以下であることが好ましく、１０μｍ以上２５０μｍ以下であることがより好ましい。めっき用リード線Ｓの幅は、例えば５μｍ以上１０００μｍ以下であることが好ましく、１０μｍ以上２５０μｍ以下であることがより好ましい。
次に、図４（ｃ）に示すように、複数の配線パターン２０およびめっき用リード線Ｓを覆うように、ベース絶縁層１１上に例えばポリイミドからなるカバー絶縁層１３を形成する。カバー絶縁層１３の材料としては、ポリイミドに代えてエポキシ等の他の材料を用いてもよい。
次に、図４（ｄ）に示すように、例えばエッチングまたはレーザ加工により、各配線パターン２０の電極パッド３０上におけるカバー絶縁層１３の部分に、電極パッド３０の上面に達する孔部１４を形成する。
次に、図４（ｅ）に示すように、電解めっきにより、孔部１４を埋めるように例えば金からなるめっき層３０ａを形成する。この場合、めっき用リード線Ｓを通して、電解めっきのための給電が行われる。めっき層３０ａが形成された後、一点鎖線Ｚ１において、支持基板５０、ベース絶縁層１１、めっき用リード線Ｓおよびカバー絶縁層１３を切断する。それにより、サスペンション本体部１０を有するサスペンション基板１が完成する。
（３）サスペンション基板とＦＰＣ基板との接合
サスペンション基板１の複数の電極パッド３０は、他の配線回路基板（例えばフレキシブル配線回路基板）の端子部と接合される。以下、サスペンション基板１の電極パッド３０とフレキシブル配線回路基板（以下、ＦＰＣ基板と呼ぶ）の端子部との接合例について説明する。
図５は、ＦＰＣ基板の模式的断面図であり、図６は、サスペンション基板１の電極パッド３０とＦＰＣ基板の端子部との接続状態を示す模式的断面図である。なお、図６においては、図５のＦＰＣ基板の上下が逆に示される。
図５に示すように、ＦＰＣ基板１００ａは、例えばポリイミドからなるベース絶縁層４１を備える。ベース絶縁層４１上に、例えば銅からなる複数の配線パターン４２が形成される。なお、図５および図６には、１つの配線パターン４２のみが示される。
各配線パターン４２の端部に、端子部４５が形成される。複数の配線パターン４２を覆うように、ベース絶縁層４１上に例えばポリイミドからなるカバー絶縁層４３が形成される。各配線パターン４２の端子部４５上におけるカバー絶縁層４３の部分には、孔部４４が形成される。各孔部４４を埋めるように、例えば金からなるめっき層４５ａが形成される。
図６に示すように、サスペンション基板１の電極パッド３０とＦＰＣ基板１００ａの端子部４５とが互いに接触するようにサスペンション基板１およびＦＰＣ基板１００ａが配置され、例えば超音波または半田を用いて電極パッド３０（めっき層３０ａ）と端子部４５（めっき層４５ａ）とが互いに接合される。
（４）めっき用リード線Ｓによる周波数成分の減衰
ここで、サスペンション基板１とＦＰＣ基板１００ａとの間で電気信号が伝送される際のめっき用リード線Ｓによる周波数成分の減衰について説明する。
サスペンション基板１の配線パターン２０およびＦＰＣ基板１００ａの配線パターン４２を電気信号が伝送される場合、配線パターン２０および配線パターン４２が伝送経路となり、めっき用リード線Ｓは伝送経路から枝分かれするスタブとなる。
この場合、スタブにおいて特定の周波数で共振が起こる。それにより、伝送経路を伝送する電気信号の共振周波数の成分が減衰する。
デジタル信号には複数の周波数成分が含まれる。例えば、矩形波からなるデジタル信号にはその周波数の整数倍の複数の周波数成分が含まれる。そのため、デジタル信号に含まれる特定の周波数成分が減衰すると、デジタル信号の波形が鈍り、立上がりエッジおよび立下がりエッジの傾きが穏やかになる。
本参考形態では、めっき用リード線Ｓの幅Ｈ１（図３）が配線パターン２０の幅Ｈ２（図３）より大きく設定される。この場合、めっき用リード線Ｓの幅Ｈ１が配線パターン２０の幅Ｈ２と等しい場合に比べて、めっき用リード線Ｓにおける共振周波数が低くなる。
本参考形態では、めっき用リード線Ｓにおける共振周波数が配線パターン２０を伝送する電気信号の周波数よりも低くなるように、めっき用リード線Ｓの幅Ｈ１が設定される。
（５）本参考形態の効果
本参考形態に係るサスペンション基板１においては、めっき用リード線Ｓの幅Ｈ１が配線パターン２０の幅Ｈ２より大きく設定されることにより、めっき用リード線Ｓの幅Ｈ１が配線パターン２０の幅Ｈ２と等しい場合に比べて、めっき用リード線Ｓの共振周波数が低くなる。めっき用リード線Ｓの幅Ｈ１を大きくすることによってめっき用リード線Ｓにおける共振周波数を電気信号の周波数よりも低くすることにより、めっき用リード線Ｓにおける共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線Ｓでの共振による電気信号の波形の鈍りを抑制することができる。
また、サスペンション基板１のレイアウト上の制約からめっき用リード線Ｓの長さに制限がある場合でも、めっき用リード線Ｓの長さを調整することなくめっき用リード線Ｓの幅Ｈ１を調整することにより、めっき用リード線Ｓにおける共振周波数を電気信号の周波数よりも低くすることができる。
（６）めっき用リード線の他の例
上記のサスペンション基板１において、めっき用リード線Ｓの代わりに、以下に示すめっき用リード線を設けてもよい。
（６−１）
図７は、めっき用リード線Ｓａおよびその周辺部分の拡大平面図である。なお、図７には、複数のめっき用リード線Ｓａのうちの１つのめっき用リード線Ｓａのみが示される。本発明の実施の形態に係るサスペンション基板１は、上記のめっき用リード線Ｓの代わりに図７のめっき用リード線Ｓａを備える。
図７に示すように、めっき用リード線Ｓａは、互いに一体的に形成された線状部Ｓ１，Ｓ２からなる。線状部Ｓ１は、電極パッド３０から配線パターン２０と逆側に所定の長さ延びるように設けられる。線状部Ｓ２は、第１の線状部Ｓ１の端部からサスペンション本体部１０の端部まで延びるように設けられる。
線状部Ｓ２の幅Ｈ４は、線状部Ｓ１の幅Ｈ３よりも大きく設定される。線状部Ｓ２の幅Ｈ４は、線状部Ｓ１の幅Ｈ３の例えば１．１倍以上１０倍以下であり、１．５倍以上８倍以下であることが好ましい。
また、めっき用リード線Ｓａの全体の長さに対する線状部Ｓ２の長さの比率は、例えば０．１以上０．９以下であり、０．２以上０．８以下であることが好ましい。
めっき用リード線Ｓａの線状部Ｓ２の幅Ｈ４が線状部Ｓ１の幅Ｈ３よりも大きく設定されることにより、線状部Ｓ２の幅Ｈ４が線状部Ｓ１の幅Ｈ３と等しい場合に比べて、めっき用リード線Ｓａにおける共振周波数が低くなる。この場合、めっき用リード線Ｓａの線状部Ｓ２の幅Ｈ４を線状部Ｓ１の幅Ｈ３よりも大きくすることによってめっき用リード線Ｓａにおける共振周波数を電気信号の周波数よりも低くすることにより、めっき用リード線Ｓａにおける共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線Ｓａでの共振による電気信号の波形の鈍りを抑制することができる。
また、サスペンション基板１のレイアウト上の制約からめっき用リード線Ｓａの長さに制限がある場合でも、めっき用リード線Ｓａの長さを調整することなく線状部Ｓ１，Ｓ２の幅Ｈ３，Ｈ４を調整することにより、めっき用リード線Ｓａにおける共振周波数を電気信号の周波数よりも低くすることができる。
（６−２）
図８は、めっき用リード線Ｓｂおよびその周辺部分の拡大平面図である。なお、図８には、複数のめっき用リード線Ｓｂのうちの１つのめっき用リード線Ｓｂのみが示される。
図８に示すように、めっき用リード線Ｓｂは、互いに一体的に形成された線状部Ｓ３，Ｓ４からなる。線状部Ｓ３は、電極パッド３０から配線パターン２０と逆側に所定の長さ延びるように設けられる。線状部Ｓ４は、線状部Ｓ３の端部からサスペンション本体部１０の端部まで延びるように設けられる。
線状部Ｓ３の幅Ｈ５は、線状部Ｓ４の幅Ｈ６よりも大きく設定される。線状部Ｓ３の幅Ｈ５は、線状部Ｓ４の幅Ｈ６の例えば１．１倍以上１０倍以下であり、１．５倍以上８倍以下であることが好ましい。
また、めっき用リード線Ｓｂの全体の長さに対する線状部Ｓ３の長さの比率は、例えば０．１以上０．９以下であり、０．２以上０．８以下であることが好ましい。
めっき用リード線Ｓｂの線状部Ｓ３の幅Ｈ５が線状部Ｓ４の幅Ｈ６よりも大きく設定されることにより、線状部Ｓ３の幅Ｈ５が線状部Ｓ４の幅Ｈ６と等しい場合に比べて、めっき用リード線Ｓｂの共振周波数が高くなる。この場合、めっき用リード線Ｓｂの線状部Ｓ３の幅Ｈ５を線状部Ｓ４の幅Ｈ６よりも大きくすることによってめっき用リード線Ｓｂにおける共振周波数を電気信号の周波数よりも高くすることにより、めっき用リード線Ｓｂにおける共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線Ｓｂでの共振による電気信号の波形の鈍りを抑制することができる。
また、サスペンション基板１のレイアウト上の制約からめっき用リード線Ｓｂの長さに制限がある場合でも、めっき用リード線Ｓｂの長さを調整することなく線状部Ｓ３，Ｓ４の幅Ｈ５，Ｈ６を調整することにより、めっき用リード線Ｓｂにおける共振周波数を電気信号の周波数よりも高くすることができる。
（６−３）
図９は、めっき用リード線Ｓｃのおよびその周辺部分の拡大平面図である。なお、図９には、複数のめっき用リード線Ｓｃのうちの１つのめっき用リード線Ｓｃのみが示される。
図９に示すように、めっき用リード線Ｓｃは、互いに一体的に形成された線状部Ｓ５，Ｓ６，Ｓ７からなる。線状部Ｓ５は、電極パッド３０から配線パターン２０と逆側に所定の長さ延びるように設けられる。線状部Ｓ６，Ｓ７は、線状部Ｓ５の端部からサスペンション本体部１０の端部までそれぞれ延びるように設けられる。
めっき用リード線Ｓｃの全体の長さ（線状部Ｓ５，Ｓ６，Ｓ７の長さの合計）に対する線状部Ｓ５の長さの比率は、例えば０．１以上０．９以下であり、０．２以上０．８以下であることが好ましい。また、線状部Ｓ６，Ｓ７の長さは、互いに等しいことが好ましい。
めっき用リード線Ｓｃの線状部Ｓ５が線状部Ｓ６，Ｓ７に分岐することにより、めっき用リード線Ｓｃが分岐しない場合に比べて、めっき用リード線Ｓｃにおける共振周波数が低くなる。この場合、めっき用リード線Ｓｃの線状部Ｓ５を線状部Ｓ６，Ｓ７に分岐させることによってめっき用リード線Ｓｃにおける共振周波数を電気信号の周波数よりも低くすることにより、めっき用リード線Ｓｃにおける共振が電気信号の波形に与える影響を小さくすることができる。その結果、めっき用リード線Ｓｃでの共振による電気信号の波形の鈍りを抑制することができる。
また、サスペンション基板１のレイアウト上の制約からめっき用リード線Ｓｃの長さに制限がある場合でも、めっき用リード線Ｓｃの長さを調整することなくめっき用リード線Ｓｃを分岐させることにより、めっき用リード線Ｓｃにおける共振周波数を電気信号の周波数よりも低くすることができる。
（７）参考例、実施例および比較例
めっき用リード線での共振による電気信号への影響をシミュレーションにより求めた。この場合、サスペンション本体部１０が設けられず、ポリイミドからなるベース絶縁層１１上に銅からなる配線パターン２０および銅からなるめっき用リード線Ｓ（Ｓａ〜Ｓｄ）のみが設けられた状態で、配線パターン２０を電気信号が伝送する場合を想定した。
なお、以下の参考例１〜６、実施例および比較例においては、ベース絶縁層１１の厚さを２０μｍとし、配線パターン２０の厚さを１２μｍとし、配線パターン２０の幅Ｈ２を１００μｍとした。
（７−１）参考例１
参考例１では、図３のめっき用リード線Ｓが設けられる場合を想定した。
参考例１では、めっき用リード線Ｓの厚さを１２μｍとし、めっき用リード線Ｓの幅Ｈ１を３００μｍとし、めっき用リード線Ｓの長さを４８００μｍとした。
（７−２）実施例
実施例では、図７のめっき用リード線Ｓａが設けられる場合を想定した。
実施例では、めっき用リード線Ｓａの厚さを１２μｍとし、線状部Ｓ１の幅Ｈ３を１００μｍとし、線状部Ｓ２の幅Ｈ４を３００μｍとし、線状部Ｓ１の長さを２４００μｍとし、線状部Ｓ２の長さを２４００μｍとした。
（７−３）参考例２〜４
参考例２〜４では、図８のめっき用リード線Ｓｂが設けられる場合を想定した。
参考例２〜４では、めっき用リード線Ｓｂの厚さを１２μｍとし、線状部Ｓ３の幅Ｈ５を３００μｍとし、線状部Ｓ４の幅Ｈ６を１００μｍとした。
また、参考例２では、線状部Ｓ３の長さを２４００μｍとし、線状部Ｓ４の長さを２４００μｍとした。参考例３では、線状部Ｓ３の長さを１２００μｍとし、線状部Ｓ４の長さを３６００μｍとした。参考例４では、線状部Ｓ３の長さを６００μｍとし、線状部Ｓ４の長さを４２００μｍとした。
（７−４）参考例５および６
参考例５および６では、図９のめっき用リード線Ｓｃが設けられる場合を想定した。
参考例５および６では、めっき用リード線Ｓｃの厚さを１２μｍとし、線状部Ｓ５の幅Ｈ７を１００μｍとし、線状部Ｓ６の幅Ｈ８を１００μｍとし、線状部Ｓ７の幅Ｈ９を１００μｍとした。
また、参考例５では、線状部Ｓ５の長さを２４００μｍとし、線状部Ｓ６，Ｓ７の長さをそれぞれ２４００μｍとした。参考例６では、線状部Ｓ５の長さを３６００μｍとし、線状部Ｓ６，Ｓ７の長さをそれぞれ１２００μｍとした。
（７−５）比較例
比較例では、めっき用リード線Ｓの代わりに配線パターン２０と同じ幅のめっき用リード線が設けられる点を除いて、上記参考例１と同様の構成を想定した。
（７−６）参考例１〜６、実施例および比較例の評価
参考例１〜６、実施例および比較例における電気信号の透過性をシミュレーションにより求めた。
なお、参考例１のめっき用リード線Ｓの長さ、実施例のめっき用リード線Ｓａの長さ（線状部Ｓ１，Ｓ２の長さの合計）、参考例２〜４のめっき用リード線Ｓｂの長さ（線状部Ｓ３，Ｓ４の長さの合計）、参考例５および６のめっき用リード線Ｓｃの長さ（線状部Ｓ５，Ｓ６（Ｓ７）の長さの合計）ならびに比較例のめっき用リード線の長さは、互いに等しい。
シミュレーションの結果、参考例１では約９．４ＧＨｚをピークとして電気信号の大きな減衰が生じた。実施例では約６．７ＧＨｚをピークとして電気信号の大きな減衰が生じた。参考例２では約１２．２ＧＨｚをピークとして電気信号の大きな減衰が生じた。参考例３では約１１．２ＧＨｚをピークとして電気信号の大きな減衰が生じた。参考例４では約１０．４ＧＨｚをピークとして電気信号の大きな減衰が生じた。参考例５では約７．４ＧＨｚをピークとして電気信号の大きな減衰が生じた。参考例６では約７．７ＧＨｚをピークとして電気信号の大きな減衰が生じた。一方、比較例では、約９．６ＧＨｚをピークとして電気信号の大きな減衰が生じた。
このように、参考例１、５および６ならびに実施例においては、比較例に比べて、より低い周波数領域で電気信号の大きな減衰が生じ、参考例２〜４においては、比較例に比べて、より高い周波数領域で電気信号の大きな減衰が生じた。
これにより、めっき用リード線Ｓの幅Ｈ１が配線パターン２０の幅Ｈ２より大きいことにより、めっき用リード線Ｓの幅Ｈ１が配線パターン２０の幅Ｈ２と等しい場合に比べて、電気信号の大きな減衰が生じる周波数領域がより低くなることがわかった。
また、めっき用リード線Ｓａの線状部Ｓ２の幅Ｈ４が線状部Ｓ１の幅Ｈ３よりも大きく設定されることにより、線状部Ｓ２の幅Ｈ４が線状部Ｓ１の幅Ｈ３と等しい場合に比べて、電気信号の大きな減衰が生じる周波数領域がより低くなることがわかった。
また、めっき用リード線Ｓｂの線状部Ｓ４の幅Ｈ６が線状部Ｓ３の幅Ｈ５よりも大きく設定されることにより、線状部Ｓ４の幅Ｈ６が線状部Ｓ３の幅Ｈ５と等しい場合に比べて、電気信号の大きな減衰が生じる周波数領域がより高くなることがわかった。
また、めっき用リード線Ｓｃが線状部Ｓ６，Ｓ７に分岐することにより、めっき用リード線Ｓｃが分岐しない場合に比べて、電気信号の大きな減衰が生じる周波数領域がより低くなることがわかった。
したがって、所定の周波数領域（本例では、約９．６ＧＨｚ）において、めっき用リード線における共振が電気信号の波形に与える影響を小さくすることができることがわかった。
（８）請求項の各構成要素と実施の形態および参考形態の各部との対応関係
以下、請求項の各構成要素と実施の形態および参考形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
上記実施の形態および参考形態においては、ベース絶縁層１１が絶縁層の例であり、電極パッド３０が端子部の例であり、サスペンション基板１が配線回路基板の例であり、幅Ｈ３，Ｈ５が第１の幅の例であり、線状部Ｓ１，Ｓ３が第１の線状部の例であり、幅Ｈ４，Ｈ６が第２の幅の例であり、線状部Ｓ２，Ｓ４が第２の線状部の例であり、線状部Ｓ５が第３の線状部の例であり、線状部Ｓ６，Ｓ７が第４の線状部の例である。
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
本発明は種々の配線回路基板に有効に利用することができる。
１ サスペンション基板
１０ サスペンション本体部
１１ ベース絶縁層
１２ タング部
１３ カバー絶縁層
２０ 配線パターン
２３，３０ 電極パッド
３０ａ，４５ａ めっき層
５０ 支持基板
１００ａ ＦＰＣ基板
Ｓ めっき用リード線
Ｓ１〜Ｓ７ 線状部

Claims (2)

  1. 絶縁層と、
    前記絶縁層上に形成される配線パターンと、
    前記配線パターンの一部に設けられる端子部と、
    前記配線パターンから延びるように前記絶縁層上に形成されるめっき用リード線と、
    前記端子部を除いて前記配線パターンおよび前記めっき用リード線を覆うように前記絶縁層上に形成されるカバー絶縁層とを備え、
    前記めっき用リード線は、 前記配線パターンから延びるように設けられ、第１の幅を有する第１の線状部と、
    前記第１の線状部から延びるように設けられ、前記第１の幅よりも大きい第２の幅を有する第２の線状部とを含むことを特徴とする配線回路基板。
  2. 絶縁層上に、配線パターン、前記配線パターンの一部に設けられる端子部および前記配線パターンから延びるめっき用リード線を含む導体パターンを形成する工程と、
    前記端子部を除いて前記導体パターンを覆うように前記絶縁層上にカバー絶縁層を形成する工程と、
    前記めっき用リード線を通して前記配線パターンに給電することにより前記端子部上にめっき層を形成する工程とを備え、
    前記導体パターンを形成する工程において、前記配線パターンから延びかつ第１の幅を有する第１の線状部および前記第１の線状部から延びかつ前記第１の幅よりも大きい第２の幅を有する第２の線状部を前記めっき用リード線として形成することを特徴とする配線回路基板の製造方法。
JP2009198288A 2009-08-28 2009-08-28 配線回路基板およびその製造方法 Active JP5345023B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009198288A JP5345023B2 (ja) 2009-08-28 2009-08-28 配線回路基板およびその製造方法
US12/862,338 US8895870B2 (en) 2009-08-28 2010-08-24 Printed circuit board and method of manufacturing the same
CN201010266986.9A CN102006718B (zh) 2009-08-28 2010-08-27 布线电路基板及其制造方法
CN201410203201.1A CN103957662B (zh) 2009-08-28 2010-08-27 布线电路基板及其制造方法
CN201711037358.1A CN107846773B (zh) 2009-08-28 2010-08-27 布线电路基板及其制造方法
CN201410204120.3A CN103945642B (zh) 2009-08-28 2010-08-27 布线电路基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009198288A JP5345023B2 (ja) 2009-08-28 2009-08-28 配線回路基板およびその製造方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2013167411A Division JP5653492B2 (ja) 2013-08-12 2013-08-12 サスペンション基板およびその製造方法
JP2013167412A Division JP5591384B2 (ja) 2013-08-12 2013-08-12 配線回路基板およびその製造方法
JP2013167413A Division JP5639238B2 (ja) 2013-08-12 2013-08-12 サスペンション基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011049462A JP2011049462A (ja) 2011-03-10
JP5345023B2 true JP5345023B2 (ja) 2013-11-20

Family

ID=43623166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198288A Active JP5345023B2 (ja) 2009-08-28 2009-08-28 配線回路基板およびその製造方法

Country Status (3)

Country Link
US (1) US8895870B2 (ja)
JP (1) JP5345023B2 (ja)
CN (3) CN107846773B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5249870B2 (ja) * 2009-07-17 2013-07-31 日東電工株式会社 配線回路基板およびその製造方法
JP5830382B2 (ja) * 2012-01-05 2015-12-09 日本発條株式会社 ディスク装置用フレキシャのインターリーブ配線部
JP5887143B2 (ja) * 2012-01-05 2016-03-16 日本発條株式会社 ディスク装置用フレキシャのインターリーブ配線部
CN102548207B (zh) * 2012-03-09 2014-06-04 昆山亿富达电子有限公司 柔性线路板金手指电镀结构
JP6157968B2 (ja) * 2013-07-25 2017-07-05 日東電工株式会社 配線回路基板およびその製造方法
JP2015075559A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 電子装置
JP6460882B2 (ja) 2015-03-30 2019-01-30 日東電工株式会社 配線回路基板およびその製造方法
JP6802688B2 (ja) * 2016-11-02 2020-12-16 日東電工株式会社 配線回路基板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559795A (en) * 1978-10-30 1980-05-06 Nippon Electric Co Printed circuit board and method of manufacturing same
JPH03245593A (ja) 1990-02-23 1991-11-01 Matsushita Electric Works Ltd プリント配線板の製造方法
JP2863322B2 (ja) 1990-12-07 1999-03-03 三井化学株式会社 ジメチルアミンボランの造粒方法
JPH0685341B2 (ja) 1991-09-27 1994-10-26 帝国通信工業株式会社 フレキシブル基板の端子構造
JPH0726859Y2 (ja) 1991-11-28 1995-06-14 国際電気株式会社 プリント基板の接栓引出部
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JPH11340609A (ja) 1998-05-26 1999-12-10 Eastern Co Ltd プリント配線板、および単位配線板の製造方法
JP4222690B2 (ja) * 1999-07-12 2009-02-12 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル配線基板素片及び配線シート
JP2002020898A (ja) 2000-07-07 2002-01-23 Nitto Denko Corp 長尺基板のめっき方法およびめっき装置
US6493190B1 (en) 2000-08-16 2002-12-10 Magnecomp Corporation Trace flexure with controlled impedance
JP2003249743A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 配線基板及びその製造方法、半導体装置並びに電子機器
TWI246375B (en) * 2004-05-06 2005-12-21 Siliconware Precision Industries Co Ltd Circuit board with quality-identified mark and method for identifying the quality of circuit board
JP2005340676A (ja) 2004-05-31 2005-12-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2006049751A (ja) 2004-08-09 2006-02-16 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスク装置と、その配線接続構造及び端子構造
JP2006287034A (ja) 2005-04-01 2006-10-19 Shinko Electric Ind Co Ltd 電解めっきを利用した配線基板の製造方法
JP4717604B2 (ja) * 2005-11-17 2011-07-06 パナソニック株式会社 配線基板およびそれを用いた半導体装置
CN100552937C (zh) * 2006-03-31 2009-10-21 株式会社东芝 半导体器件及使用它的存储卡
JP4843447B2 (ja) * 2006-03-31 2011-12-21 株式会社東芝 半導体装置とそれを用いたメモリカード
JP5005307B2 (ja) 2006-09-27 2012-08-22 日東電工株式会社 配線回路基板およびその製造方法
JP4560026B2 (ja) * 2006-10-04 2010-10-13 セイコーエプソン株式会社 フレキシブル基板及びこれを備えた電気光学装置、並びに電子機器
US7694416B2 (en) 2006-12-08 2010-04-13 Nitto Denko Corporation Producing method of wired circuit board
JP2008227376A (ja) * 2007-03-15 2008-09-25 Toshiba Corp 伝送基板及びコンピュータ
US7782572B2 (en) 2007-05-04 2010-08-24 Hutchinson Technology Incorporated Disk drive head suspension flexures having alternating width stacked leads
JP4882857B2 (ja) * 2007-05-08 2012-02-22 住友ベークライト株式会社 フレキシブルプリント回路板
US8110752B2 (en) * 2008-04-08 2012-02-07 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
JP5175609B2 (ja) * 2008-05-14 2013-04-03 日東電工株式会社 配線回路基板およびその製造方法

Also Published As

Publication number Publication date
CN103957662B (zh) 2017-07-18
CN103945642A (zh) 2014-07-23
JP2011049462A (ja) 2011-03-10
CN107846773B (zh) 2020-09-18
CN102006718A (zh) 2011-04-06
CN102006718B (zh) 2016-01-20
US8895870B2 (en) 2014-11-25
CN107846773A (zh) 2018-03-27
US20110048791A1 (en) 2011-03-03
CN103957662A (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
JP5345023B2 (ja) 配線回路基板およびその製造方法
JP5249870B2 (ja) 配線回路基板およびその製造方法
KR20060086296A (ko) 접전 단자를 갖는 프린트 기판, 전자 기기 및 그 제조 방법
US20090195997A1 (en) Printed circuit board and method of manufacturing the same
US9686869B2 (en) Printed circuit board and method of manufacturing printed circuit board
JP5188289B2 (ja) プリント基板の製造方法
JP5591384B2 (ja) 配線回路基板およびその製造方法
JP2010141252A (ja) エッジコネクタおよびその製造方法
JP5653492B2 (ja) サスペンション基板およびその製造方法
JP5639238B2 (ja) サスペンション基板およびその製造方法
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
JP2006100301A (ja) 配線回路基板装置および接続構造
JP4064091B2 (ja) 電気コネクタの製造方法
JP5469261B2 (ja) 配線回路基板およびその製造方法
CN105976836B (zh) 带电路的悬挂基板及其制造方法
KR101351188B1 (ko) 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법
JP3928152B2 (ja) プリント配線板
JP5890978B2 (ja) 配線基板の製造方法
JP5561591B2 (ja) 配線回路基板および配線回路基板の製造方法
KR200274707Y1 (ko) 인쇄회로기판의 표면실장 구조
JP3619358B2 (ja) 変換モジュール
JP3573989B2 (ja) 半導体装置用回路基板の製造方法及びこれに使用する半導体装置用回路パターンを備えた半導体装置用回路基板
JP3929302B2 (ja) 大型回路基板
CN114642085A (zh) 布线电路基板
JP2006032580A (ja) 半導体装置用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130813

R150 Certificate of patent or registration of utility model

Ref document number: 5345023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250