JP5249870B2 - 配線回路基板およびその製造方法 - Google Patents
配線回路基板およびその製造方法 Download PDFInfo
- Publication number
- JP5249870B2 JP5249870B2 JP2009170960A JP2009170960A JP5249870B2 JP 5249870 B2 JP5249870 B2 JP 5249870B2 JP 2009170960 A JP2009170960 A JP 2009170960A JP 2009170960 A JP2009170960 A JP 2009170960A JP 5249870 B2 JP5249870 B2 JP 5249870B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- insulating layer
- wiring pattern
- dielectric constant
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000007747 plating Methods 0.000 claims description 192
- 239000000463 material Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 21
- 239000000725 suspension Substances 0.000 description 63
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 57
- 230000002238 attenuated effect Effects 0.000 description 20
- 239000000758 substrate Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 12
- 239000004642 Polyimide Substances 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Description
本発明は、配線回路基板およびその製造方法に関する。
配線回路基板の製造時には、基板上にサブトラクティブ法等により導体パターンが配線パターンとして形成される。また、導体パターンの一部に電解めっきを施すことにより接続端子が形成される。電解めっきを行うためには、導体パターンに給電を行う必要がある。そのため、導体パターンの形成時に、接続端子を形成すべき部分から基板上の一端部まで延びる給電用の配線部（以下、めっき用リード線と呼ぶ）が形成される。このめっき用リード線から導体パターンに給電が行われる。
例えば、特許文献１によれば、半導体装置に用いられるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれる配線回路基板を製造する場合、サブトラクティブ法により形成された導体パターンのボンディングパッド上に電解ニッケルめっきおよび電解金めっきが施されることにより接続端子が形成される。
基板上のボンディングパッドから基板上の一端部まで延びるめっき用リード線を外部のめっき用電極と電気的に接続することにより給電を行う。そして、ボンディングパッド上に電解ニッケルめっきが行われた後、電解金めっきが行われる。
しかしながら、上記方法では、電解めっきが終了した後もめっき用リード線が不要な部分として配線回路基板上に残存する。配線回路基板の接続端子に他の電子回路が接続された状態で、導体パターンを電気信号が伝送される場合、上記のめっき用リード線は伝送線路から枝分かれしたスタブとなる。このようなスタブでは、特定の周波数で共振が起こる。それにより、電気信号の特定の周波数成分が減衰する。その結果、電気信号の波形が鈍る等の不都合が生じる場合がある。
めっき用リード線は電解めっきの終了後には不要である。そこで、電解めっきの終了後に、めっき用リード線を除去することも考えられる。しかしながら、めっき用リード線を除去する工程が必要となるため製造コストが増加する。
本発明の目的は、めっき用リード部が電気信号の波形に与える影響が低減された配線回路基板およびその製造方法を提供することである。
（１）第１の発明に係る配線回路基板は、第１の絶縁層と、第１の絶縁層上に形成される配線パターンと、配線パターンの一部に設けられる端子部と、第１の絶縁層上に配線パターンから延びるように形成されるめっき用リード部と、端子部を除いて配線パターンおよびめっき用リード部を覆うように第１の絶縁層上に形成される第２の絶縁層とを備え、めっき用リード部に重なる領域の実効比誘電率が配線パターンに重なる領域の実効比誘電率よりも小さくなるように、めっき用リード部に重なる第２の絶縁層の部分の厚さが配線パターンに重なる第２の絶縁層の部分の厚さよりも小さく設定されたものである。
その配線回路基板においては、第１の絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード部が形成される。また、端子部を除いて配線パターンおよびめっき用リード部を覆うように第１の絶縁層上に第２の絶縁層が形成される。さらに、配線パターンに重なる領域の実効比誘電率よりもめっき用リード部に重なる領域の実効比誘電率が小さく設定される。
この状態で、配線パターンを通して電気信号が伝送される場合、めっき用リード部における共振周波数が高くなり、共振により減衰される信号成分の周波数が高くなる。それにより、めっき用リード部における共振による信号成分の減衰が電気信号の波形に与える影響を低減することができる。その結果、めっき用リード部を除去することなく電気信号の波形の歪みを低減することができる。
また、めっき用リード部に重なる第２の絶縁層の部分の厚さが配線パターンに重なる第２の絶縁層の部分の厚さよりも小さく設定される。
そのため、めっき用リード部に重なる一定の厚みの領域における空気層の厚さを大きくすることができる。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。
（２）めっき用リード部に重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分に開口部が形成されてもよい。
この場合、めっき用リード部に重なる一定の厚みの領域に空間が形成される。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。
（３）開口部内に第１または第２の絶縁層よりも低い比誘電率を有する材料が充填されてもよい。
この場合、開口部内の実効比誘電率を第１および第２の絶縁層の比誘電率よりも小さくすることができる。それにより、めっき用リード部を露出させることなくめっき用リード部に重なる領域の実効比誘電率を小さくすることができる。その結果、配線回路基板の信頼性を確保することができる。
第１および第２の絶縁層のうち少なくとも一方は、めっき用リード部が露出するように形成されてもよい。
この場合、めっき用リード部に重なる領域を空気層に置き換えることができる。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を十分に小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく、共振により減衰される信号成分の周波数を十分に高くすることができる。
（４）第２の発明に係る配線回路基板の製造方法は、第１の絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード部を含む導体パターンを形成する工程と、端子部を除いて配線パターンおよびめっき用リード部を覆うように第１の絶縁層上に第２の絶縁層を形成する工程と、めっき用リード部を通して配線パターンに給電することにより配線パターンの一部にめっき層で被覆された端子部を形成する工程と、配線パターンに重なる領域の実効比誘電率よりもめっき用リード部に重なる領域の実効比誘電率を小さくする工程とを備え、実効比誘電率を小さくする工程は、めっき用リード部に重なる第２の絶縁層の部分の厚さを配線パターンに重なる第２の絶縁層の部分の厚さよりも小さく設定する工程を含むものである。
その配線回路基板の製造方法においては、第１の絶縁層上に導体パターンが形成される。導体パターンは、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード部を含む。また、端子部を除いて配線パターンおよびめっき用リード部を覆うように第１の絶縁層上に第２の絶縁層が形成される。この場合、第１の絶縁層を形成する工程および第２の絶縁層を形成する工程の少なくとも一方では、配線パターンに重なる領域の実効比誘電率よりもめっき用リード部に重なる領域の実効比誘電率が小さく設定される。めっき用リード部を通して配線パターンに給電されることにより、配線パターンの一部にめっき層で被覆された端子部が形成される。
このように製造された配線回路基板において、配線パターンを通して電気信号が伝送される場合、めっき用リード部における共振周波数が高くなり、共振により減衰される信号成分の周波数が高くなる。それにより、共振による信号成分の減衰が電気信号の波形に与える影響を低減することができる。その結果、めっき用リード部を除去することなく電気信号の波形の歪みを低減することができる。
また、実効比誘電率を小さくする工程は、めっき用リード部に重なる第２の絶縁層の部分の厚さを配線パターンに重なる第２の絶縁層の部分の厚さよりも小さく設定する工程を含む。
そのため、めっき用リード部に重なる一定の厚みの領域における空気層の厚さを大きくすることができる。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。
（５）実効比誘電率を小さくする工程は、めっき用リード部に重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分に開口部を形成する工程を含んでもよい。
この場合、めっき用リード部に重なる一定の厚みの領域に空間が形成される。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。
（６）実効比誘電率を小さくする工程は、開口部内に第１また第２の絶縁層よりも低い比誘電率を有する材料を充填する工程をさらに含んでもよい。
この場合、開口部内の実効比誘電率を第１および第２の絶縁層の比誘電率よりも小さくすることができる。それにより、めっき用リード部を露出させることなくめっき用リード部に重なる領域の実効比誘電率を小さくすることができる。その結果、配線回路基板の信頼性が向上する。
実効比誘電率を小さくする工程は、第１および第２の絶縁層のうち少なくとも一方を、めっき用リード部が露出するように形成する工程を含んでもよい。
この場合、めっき用リード部に重なる領域を空気層に置き換えることができる。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく、共振により減衰される信号成分の周波数を高くすることができる。
参考形態に係る配線回路基板は、第１の絶縁層と、第１の絶縁層上に形成される配線パターンと、配線パターンの一部に設けられる端子部と、第１の絶縁層上に配線パターンから延びるように形成されるめっき用リード部と、端子部を除いて配線パターンおよびめっき用リード部を覆うように第１の絶縁層上に形成される第２の絶縁層とを備え、めっき用リード部に重なる領域の実効比誘電率が配線パターンに重なる領域の実効比誘電率よりも小さく設定されたものである。
その配線回路基板においては、第１の絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード部が形成される。また、端子部を除いて配線パターンおよびめっき用リード部を覆うように第１の絶縁層上に第２の絶縁層が形成される。さらに、配線パターンに重なる領域の実効比誘電率よりもめっき用リード部に重なる領域の実効比誘電率が小さく設定される。
この状態で、配線パターンを通して電気信号が伝送される場合、めっき用リード部における共振周波数が高くなり、共振により減衰される信号成分の周波数が高くなる。それにより、めっき用リード部における共振による信号成分の減衰が電気信号の波形に与える影響を低減することができる。その結果、めっき用リード部を除去することなく電気信号の波形の歪みを低減することができる。
めっき用リード部に重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分の厚さが配線パターンに重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分の厚さよりも小さく設定されてもよい。
この場合、めっき用リード部に重なる一定の厚みの領域における空気層の厚さを大きくすることができる。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。
めっき用リード部に重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分に開口部が形成されてもよい。
この場合、めっき用リード部に重なる一定の厚みの領域に空間が形成される。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。
開口部内に第１または第２の絶縁層よりも低い比誘電率を有する材料が充填されてもよい。
この場合、開口部内の実効比誘電率を第１および第２の絶縁層の比誘電率よりも小さくすることができる。それにより、めっき用リード部を露出させることなくめっき用リード部に重なる領域の実効比誘電率を小さくすることができる。その結果、配線回路基板の信頼性を確保することができる。
第１および第２の絶縁層のうち少なくとも一方は、めっき用リード部が露出するように形成されてもよい。
この場合、めっき用リード部に重なる領域を空気層に置き換えることができる。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を十分に小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく、共振により減衰される信号成分の周波数を十分に高くすることができる。
参考形態に係る配線回路基板の製造方法は、第１の絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード部を含む導体パターンを形成する工程と、端子部を除いて配線パターンおよびめっき用リード部を覆うように第１の絶縁層上に第２の絶縁層を形成する工程と、めっき用リード部を通して配線パターンに給電することにより配線パターンの一部にめっき層で被覆された端子部を形成する工程と、配線パターンに重なる領域の実効比誘電率よりもめっき用リード部に重なる領域の実効比誘電率を小さくする工程とを備えたものである。
その配線回路基板の製造方法においては、第１の絶縁層上に導体パターンが形成される。導体パターンは、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード部を含む。また、端子部を除いて配線パターンおよびめっき用リード部を覆うように第１の絶縁層上に第２の絶縁層が形成される。この場合、第１の絶縁層を形成する工程および第２の絶縁層を形成する工程の少なくとも一方では、配線パターンに重なる領域の実効比誘電率よりもめっき用リード部に重なる領域の実効比誘電率が小さく設定される。めっき用リード部を通して配線パターンに給電されることにより、配線パターンの一部にめっき層で被覆された端子部が形成される。
このように製造された配線回路基板において、配線パターンを通して電気信号が伝送される場合、めっき用リード部における共振周波数が高くなり、共振により減衰される信号成分の周波数が高くなる。それにより、共振による信号成分の減衰が電気信号の波形に与える影響を低減することができる。その結果、めっき用リード部を除去することなく電気信号の波形の歪みを低減することができる。
実効比誘電率を小さくする工程は、めっき用リード部に重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分の厚さを配線パターンに重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分の厚さよりも小さく設定する工程を含んでもよい。
この場合、めっき用リード部に重なる一定の厚みの領域における空気層の厚さを大きくすることができる。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。
実効比誘電率を小さくする工程は、めっき用リード部に重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分に開口部を形成する工程を含んでもよい。
この場合、めっき用リード部に重なる一定の厚みの領域に空間が形成される。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。
実効比誘電率を小さくする工程は、開口部内に第１また第２の絶縁層よりも低い比誘電率を有する材料を充填する工程をさらに含んでもよい。
この場合、開口部内の実効比誘電率を第１および第２の絶縁層の比誘電率よりも小さくすることができる。それにより、めっき用リード部を露出させることなくめっき用リード部に重なる領域の実効比誘電率を小さくすることができる。その結果、配線回路基板の信頼性が向上する。
実効比誘電率を小さくする工程は、第１および第２の絶縁層のうち少なくとも一方をめっき用リード部が露出するように形成する工程を含んでもよい。
この場合、めっき用リード部に重なる領域を空気層に置き換えることができる。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく、共振により減衰される信号成分の周波数を高くすることができる。
参考形態に係る配線回路基板は、第１の絶縁層と、第１の絶縁層上に形成される配線パターンと、配線パターンの一部に設けられる端子部と、第１の絶縁層上に配線パターンから延びるように形成されるめっき用リード部と、端子部を除いて配線パターンおよびめっき用リード部を覆うように第１の絶縁層上に形成される第２の絶縁層とを備え、めっき用リード部に重なる領域の実効比誘電率が配線パターンに重なる領域の実効比誘電率よりも小さく設定されたものである。
その配線回路基板においては、第１の絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード部が形成される。また、端子部を除いて配線パターンおよびめっき用リード部を覆うように第１の絶縁層上に第２の絶縁層が形成される。さらに、配線パターンに重なる領域の実効比誘電率よりもめっき用リード部に重なる領域の実効比誘電率が小さく設定される。
この状態で、配線パターンを通して電気信号が伝送される場合、めっき用リード部における共振周波数が高くなり、共振により減衰される信号成分の周波数が高くなる。それにより、めっき用リード部における共振による信号成分の減衰が電気信号の波形に与える影響を低減することができる。その結果、めっき用リード部を除去することなく電気信号の波形の歪みを低減することができる。
めっき用リード部に重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分の厚さが配線パターンに重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分の厚さよりも小さく設定されてもよい。
この場合、めっき用リード部に重なる一定の厚みの領域における空気層の厚さを大きくすることができる。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。
めっき用リード部に重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分に開口部が形成されてもよい。
この場合、めっき用リード部に重なる一定の厚みの領域に空間が形成される。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。
開口部内に第１または第２の絶縁層よりも低い比誘電率を有する材料が充填されてもよい。
この場合、開口部内の実効比誘電率を第１および第２の絶縁層の比誘電率よりも小さくすることができる。それにより、めっき用リード部を露出させることなくめっき用リード部に重なる領域の実効比誘電率を小さくすることができる。その結果、配線回路基板の信頼性を確保することができる。
第１および第２の絶縁層のうち少なくとも一方は、めっき用リード部が露出するように形成されてもよい。
この場合、めっき用リード部に重なる領域を空気層に置き換えることができる。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を十分に小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく、共振により減衰される信号成分の周波数を十分に高くすることができる。
参考形態に係る配線回路基板の製造方法は、第１の絶縁層上に、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード部を含む導体パターンを形成する工程と、端子部を除いて配線パターンおよびめっき用リード部を覆うように第１の絶縁層上に第２の絶縁層を形成する工程と、めっき用リード部を通して配線パターンに給電することにより配線パターンの一部にめっき層で被覆された端子部を形成する工程と、配線パターンに重なる領域の実効比誘電率よりもめっき用リード部に重なる領域の実効比誘電率を小さくする工程とを備えたものである。
その配線回路基板の製造方法においては、第１の絶縁層上に導体パターンが形成される。導体パターンは、配線パターン、配線パターンの一部に設けられる端子部および配線パターンから延びるめっき用リード部を含む。また、端子部を除いて配線パターンおよびめっき用リード部を覆うように第１の絶縁層上に第２の絶縁層が形成される。この場合、第１の絶縁層を形成する工程および第２の絶縁層を形成する工程の少なくとも一方では、配線パターンに重なる領域の実効比誘電率よりもめっき用リード部に重なる領域の実効比誘電率が小さく設定される。めっき用リード部を通して配線パターンに給電されることにより、配線パターンの一部にめっき層で被覆された端子部が形成される。
このように製造された配線回路基板において、配線パターンを通して電気信号が伝送される場合、めっき用リード部における共振周波数が高くなり、共振により減衰される信号成分の周波数が高くなる。それにより、共振による信号成分の減衰が電気信号の波形に与える影響を低減することができる。その結果、めっき用リード部を除去することなく電気信号の波形の歪みを低減することができる。
実効比誘電率を小さくする工程は、めっき用リード部に重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分の厚さを配線パターンに重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分の厚さよりも小さく設定する工程を含んでもよい。
この場合、めっき用リード部に重なる一定の厚みの領域における空気層の厚さを大きくすることができる。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。
実効比誘電率を小さくする工程は、めっき用リード部に重なる第１および第２の絶縁層の部分のうち少なくとも一方の部分に開口部を形成する工程を含んでもよい。
この場合、めっき用リード部に重なる一定の厚みの領域に空間が形成される。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく共振により減衰される信号成分の周波数を高くすることができる。
実効比誘電率を小さくする工程は、開口部内に第１また第２の絶縁層よりも低い比誘電率を有する材料を充填する工程をさらに含んでもよい。
この場合、開口部内の実効比誘電率を第１および第２の絶縁層の比誘電率よりも小さくすることができる。それにより、めっき用リード部を露出させることなくめっき用リード部に重なる領域の実効比誘電率を小さくすることができる。その結果、配線回路基板の信頼性が向上する。
実効比誘電率を小さくする工程は、第１および第２の絶縁層のうち少なくとも一方をめっき用リード部が露出するように形成する工程を含んでもよい。
この場合、めっき用リード部に重なる領域を空気層に置き換えることができる。空気（大気）の比誘電率は第１および第２の絶縁層の比誘電率よりも小さいので、めっき用リード部に重なる領域の実効比誘電率を小さくすることができる。それにより、比誘電率が小さい追加の材料を用いることなく、共振により減衰される信号成分の周波数を高くすることができる。
本発明によれば、めっき用リード部における共振周波数が高くなり、共振により減衰される信号成分の周波数が高くなる。それにより、めっき用リード部における共振による信号成分が電気信号の波形に与える影響を低減することができる。
以下、本発明の実施の形態に係る配線回路基板およびその製造方法について図面を参照しながら説明する。以下の実施の形態においては、配線回路基板の一例として、ハードディスクの読み取りおよび書き込みに用いられるサスペンション基板について説明する。
（１）実施の形態
（１−１）サスペンション基板の構造
図１は本発明の実施の形態に係るサスペンション基板の上面図である。図１に示すように、サスペンション基板１は、金属製の長尺状基板により形成されるサスペンション本体部１０を備える。サスペンション本体部１０には複数の孔部Ｈが形成されている。サスペンション本体部１０上には、複数の配線パターン２０が形成されている。各配線パターンの一端部および他端部には、電極パッド２３，３０がそれぞれ設けられている。
（１−１）サスペンション基板の構造
図１は本発明の実施の形態に係るサスペンション基板の上面図である。図１に示すように、サスペンション基板１は、金属製の長尺状基板により形成されるサスペンション本体部１０を備える。サスペンション本体部１０には複数の孔部Ｈが形成されている。サスペンション本体部１０上には、複数の配線パターン２０が形成されている。各配線パターンの一端部および他端部には、電極パッド２３，３０がそれぞれ設けられている。
サスペンション本体部１０の先端部には、Ｕ字状の開口部２１を形成することにより磁気ヘッド搭載部（以下、タング部と呼ぶ）１２が設けられている。タング部１２は、サスペンション本体部１０に対して所定の角度をなすように破線Ｒの箇所で折り曲げ加工される。タング部１２の端部に複数の電極パッド２３が形成されている。
タング部１２上に、ハードディスクに対して読み取りおよび書き込みを行う磁気ヘッドが実装される。磁気ヘッドの端子部は、複数の電極パッド２３にそれぞれ接続される。
サスペンション本体部１０の他端部に複数の電極パッド３０が形成されている。また、複数の電極パッド３０から配線パターン２０と逆側に延びるように複数のめっき用リード線Ｓが形成されている。
製造時には、金属製の支持基板５０に複数のサスペンション基板１が同時に形成された後、各サスペンション基板１が支持基板５０の他の領域から分離される。この場合、サスペンション本体部１０は支持基板５０の一部分からなる。
各サスペンション基板１の複数のめっき用リード線Ｓは、各サスペンション基板１の外側の支持基板５０上の領域まで延び、給電端子に接続されている。各サスペンション基板１が完成した後、一点鎖線Ｚ１において各サスペンション本体部１０が支持基板５０の他の領域から分離される。
図２および図３は、めっき用リード線Ｓおよびその周辺部分の模式的縦断面図である。なお、図２には、めっき用リード線Ｓに垂直な方向における断面が示され、図３には、めっき用リード線Ｓおよび配線パターン２０に沿った方向における断面が示される。
図２および図３に示すように、例えばステンレス鋼（ＳＵＳ）からなるサスペンション本体部１０上に、例えばポリイミドからなるベース絶縁層１１が形成される。
ベース絶縁層１１上に、例えば銅からなる複数のめっき用リード線Ｓ（配線パターン２０）が互いに所定距離を隔てて形成される。なお、図３に示すように、各配線パターン２０と各めっき用リード線Ｓとは互いに一体的に形成される。
複数のめっき用リード線Ｓおよび複数の配線パターン２０を覆うように、ベース絶縁層１１上に、例えばポリイミドからなるカバー絶縁層１３が形成される。複数のめっき用リード線Ｓが形成されるベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みは、ベース絶縁層１１の他の領域上におけるカバー絶縁層１３の部分の厚みよりも小さく設定される。
図３に示すように、各配線パターン２０の電極パッド３０上におけるカバー絶縁層１３の部分には、各電極パッド３０の上面に達する孔部１４が形成される。孔部１４を埋めるように、例えば金からなるめっき層３０ａが形成される。
（１−２）サスペンション基板の製造方法
以下、実施の形態に係るサスペンション基板１の製造方法について説明する。ここでは、図１のタング部１２、複数の電極パッド２３および孔部Ｈの形成工程についての説明は省略する。
以下、実施の形態に係るサスペンション基板１の製造方法について説明する。ここでは、図１のタング部１２、複数の電極パッド２３および孔部Ｈの形成工程についての説明は省略する。
図４〜図６は、本発明の実施の形態に係るサスペンション基板１の製造工程を示す模式的工程断面図である。なお、図４には、図２と同じ箇所の断面における製造工程が示され、図５および図６には、図３と同じ箇所の断面における製造工程が示される。
最初に、例えばステンレス鋼（ＳＵＳ）からなる支持基板５０を用意する。次に、図４（ａ）および図５（ａ）に示すように、支持基板５０上に、例えばポリイミドからなるベース絶縁層１１を形成する。
支持基板５０の材料としては、ステンレス鋼に代えてアルミニウム等の他の材料を用いてもよい。支持基板５０の厚みは、５μｍ以上２０００μｍ以下であることが好ましく、１０μｍ以上１０００μｍ以下であることがより好ましい。
ベース絶縁層１１の材料としては、ポリイミドに代えてエポキシ等の他の絶縁材料を用いてもよい。ベース絶縁層１１の厚みは、５μｍ以上２０００μｍ以下であることが好ましく、１０μｍ以上１０００μｍ以下であることがより好ましい。
次に、図４（ｂ）および図５（ｂ）に示すように、ベース絶縁層１１上に例えば銅からなる複数の配線パターン２０および複数のめっき用リード線Ｓを形成する。この場合、各配線パターン２０の端部に電極パッド３０が設けられ、各電極パッド３０から配線パターン２０と逆側に延びるようにめっき用リード線Ｓが設けられる。
配線パターン２０およびめっき用リード線Ｓは、例えばセミアディティブ法を用いて形成してもよく、サブトラクティブ法等の他の方法を用いて形成してもよい。配線パターン２０およびめっき用リード線Ｓの材料としては、銅に代えて金、アルミニウム等の他の金属、または銅合金、アルミニウム合金等の合金を用いてもよい。
配線パターン２０およびめっき用リード線Ｓの厚みは、例えば４μｍ以上２００μｍ以下であることが好ましく、１０μｍ以上５０μｍ以下であることがより好ましい。配線パターン２０およびめっき用リード線Ｓの幅は、例えば１０μｍ以上１０００μｍ以下であることが好ましく、２０μｍ以上２００μｍ以下であることがより好ましい。
次に、図４（ｃ）および図５（ｃ）に示すように、複数の配線パターン２０およびめっき用リード線Ｓを覆うように、ベース絶縁層１１上に例えばポリイミドからなるカバー絶縁層１３を形成する。カバー絶縁層１３の材料としては、ポリイミドに代えてエポキシ等の他の材料を用いてもよい。
次に、図４（ｄ）および図５（ｄ）に示すように、複数のめっき用リード線Ｓが形成されるベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の上面をエッチングすることにより、ベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みを、ベース絶縁層１１の他の領域上におけるカバー絶縁層１３の部分の厚みよりも小さくする。
エッチング深さは、エッチングを行わないカバー絶縁層１３の部分の厚みの７０％以下であることが好ましく、５０％以下であることがより好ましい。ベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みは、１μｍ以上１０００μｍ以下であることが好ましく、２μｍ以上５０μｍ以下であることがより好ましい。
なお、エッチングの代わりに、階調露光技術またはレーザ加工によりベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みを小さくしてもよい。
なお、ベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みを小さくする代わりに、ベース絶縁層１１の領域Ｒ１の厚みを小さくしてもよい。
次に、図５（ｅ）に示すように、例えばエッチングまたはレーザ加工により、各配線パターン２０の電極パッド３０上におけるカバー絶縁層１３の部分に、電極パッド３０の上面に達する孔部１４を形成する。
次に、図６に示すように、電解めっきにより、孔部１４を埋めるように例えば金からなるめっき層３０ａを形成する。この場合、めっき用リード線Ｓを通して、電解めっきのための給電が行われる。めっき層３０ａが形成された後、一点鎖線Ｚ１において、支持基板５０、ベース絶縁層１１、めっき用リード線Ｓおよびカバー絶縁層１３を切断する。それにより、サスペンション本体部１０を有するサスペンション基板１が完成する。
（１−３）サスペンション基板とＦＰＣ基板との接合
サスペンション基板１の複数の電極パッド３０は、他の配線回路基板（例えばフレキシブル配線回路基板）の端子部と接合される。以下、サスペンション基板１の電極パッド３０とフレキシブル配線回路基板（以下、ＦＰＣ基板と呼ぶ）の端子部との接合例について説明する。
サスペンション基板１の複数の電極パッド３０は、他の配線回路基板（例えばフレキシブル配線回路基板）の端子部と接合される。以下、サスペンション基板１の電極パッド３０とフレキシブル配線回路基板（以下、ＦＰＣ基板と呼ぶ）の端子部との接合例について説明する。
図７は、ＦＰＣ基板の模式的断面図であり、図８は、サスペンション基板１の電極パッド３０とＦＰＣ基板の端子部との接続状態を示す模式的断面図である。なお、図８においては、図７のＦＰＣ基板の上下が逆に示される。
図７に示すように、ＦＰＣ基板１００ａは、例えばポリイミドからなるベース絶縁層４１を備える。ベース絶縁層４１上に、例えば銅からなる複数の配線パターン４２が形成される。なお、図７および図８には、１つの配線パターン４２のみが示される。
各配線パターン４２の端部に、端子部４５が形成される。複数の配線パターン４２を覆うように、ベース絶縁層４１上に例えばポリイミドからなるカバー絶縁層４３が形成される。各配線パターン４２の端子部４５上におけるカバー絶縁層４３の部分には、孔部４４が形成される。各孔部４４を埋めるように、例えば金からなるめっき層４５ａが形成される。
図８に示すように、サスペンション基板１の電極パッド３０とＦＰＣ基板１００ａの端子部４５とが互いに接触するようにサスペンション基板１およびＦＰＣ基板１００ａが配置され、例えば超音波または半田を用いて電極パッド３０と端子部４５（めっき層４５ａ）とが互いに接合される。
（１−４）めっき用リード線Ｓによる周波数成分の減衰
ここで、サスペンション基板１とＦＰＣ基板１００ａとの間で電気信号が伝送される際のめっき用リード線Ｓによる周波数成分の減衰について説明する。
ここで、サスペンション基板１とＦＰＣ基板１００ａとの間で電気信号が伝送される際のめっき用リード線Ｓによる周波数成分の減衰について説明する。
サスペンション基板１の配線パターン２０およびＦＰＣ基板１００ａの配線パターン４２を電気信号が伝送される場合、配線パターン２０および配線パターン４２が伝送経路となり、めっき用リード線Ｓは伝送経路から枝分かれするスタブとなる。
この場合、スタブにおいて特定の周波数で共振が起こる。それにより、伝送経路を伝送する電気信号の共振周波数の成分が減衰する。
デジタル信号には複数の周波数成分が含まれる。例えば、矩形波からなるデジタル信号の周波数をｆとすると、そのデジタル信号には周波数ｆの整数倍の複数の周波数成分が含まれる。そのため、デジタル信号に含まれる特定の周波数成分が減衰すると、デジタル信号の波形が鈍り、立上がりエッジおよび立下がりエッジの傾きが穏やかになる。
ここで、サスペンション基板１の配線パターン２０およびＦＰＣ基板１００ａの配線パターン４２を電気信号が伝送する場合におけるめっき用リード線Ｓの有無による電気信号の透過性の違いをシミュレーションにより求めた。
図９は、めっき用リード線Ｓがある場合およびない場合の電気信号の透過特性のシミュレーション結果を示す図である。
縦軸は、差動モード入力および差動モード出力（Ｓｄｄ２１）での減衰量を示し、横軸は周波数を示す。
図９において、サスペンション基板１にめっき用リード線Ｓが形成されている
場合の電気信号の透過特性が実線で示され、めっき用リード線Ｓが形成されていない場合の電気信号の透過特性が点線で示される。
場合の電気信号の透過特性が実線で示され、めっき用リード線Ｓが形成されていない場合の電気信号の透過特性が点線で示される。
図９に示すように、めっき用リード線Ｓが形成されていない場合は、全周波数領域でほとんど減衰が生じない。一方、めっき用リード線Ｓが形成されている場合、特定の周波数領域（共振周波数領域）で大きな減衰が生じる。
ここで、めっき用リード線Ｓの長さをＬとし、波長をλとすると、Ｌ＝λ／４を満たす周波数で共振が起こる。共振周波数をｆｒとし、電気信号の伝送速度をｖとすると、めっき用リード線Ｓによる共振周波数ｆｒは次式（１）で表される。
ｆｒ＝ｖ／（４Ｌ）・・・（１）
めっき用リード線Ｓの周囲の実効比誘電率をεｒとすると、電気信号の伝送速度ｖは、次式（２）で表される。ここで、実効比誘電率εｒは、めっき用リード線Ｓの周囲の要素（例えば、ベース絶縁層１１、カバー絶縁層１３および大気を含む）の比誘電率の合成値である。
めっき用リード線Ｓの周囲の実効比誘電率をεｒとすると、電気信号の伝送速度ｖは、次式（２）で表される。ここで、実効比誘電率εｒは、めっき用リード線Ｓの周囲の要素（例えば、ベース絶縁層１１、カバー絶縁層１３および大気を含む）の比誘電率の合成値である。
ｖ＝３×１０８／（√εｒ）・・・（２）
式（１）および式（２）から次式（３）が導かれる。
式（１）および式（２）から次式（３）が導かれる。
ｆｒ＝３×１０８／（４Ｌ√εｒ）・・・（３）
式（３）からわかるように、実効比誘電率εｒを小さくすることにより、めっき用リード線Ｓにおける電気信号の共振周波数ｆｒを高くすることができる。それにより、めっき用リード線Ｓの共振周波数ｆｒを、電気信号の波形に与える影響が小さい値に設定することが可能となる。
式（３）からわかるように、実効比誘電率εｒを小さくすることにより、めっき用リード線Ｓにおける電気信号の共振周波数ｆｒを高くすることができる。それにより、めっき用リード線Ｓの共振周波数ｆｒを、電気信号の波形に与える影響が小さい値に設定することが可能となる。
（１−５）実施の形態の効果
本実施の形態に係るサスペンション基板１においては、複数のめっき用リード線Ｓが形成されるベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みが、ベース絶縁層１１の他の領域上におけるカバー絶縁層１３の厚みよりも小さく設定される。それにより、複数のめっき用リード線Ｓの周囲の実効比誘電率εｒが小さくなり、めっき用リード線Ｓにおける電気信号の共振周波数が高くなる。したがって、めっき用リード線Ｓにおける共振が電気信号の波形に与える影響が小さくなる。その結果、めっき用リード線Ｓでの共振による電気信号の波形の鈍りが抑制される。
本実施の形態に係るサスペンション基板１においては、複数のめっき用リード線Ｓが形成されるベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みが、ベース絶縁層１１の他の領域上におけるカバー絶縁層１３の厚みよりも小さく設定される。それにより、複数のめっき用リード線Ｓの周囲の実効比誘電率εｒが小さくなり、めっき用リード線Ｓにおける電気信号の共振周波数が高くなる。したがって、めっき用リード線Ｓにおける共振が電気信号の波形に与える影響が小さくなる。その結果、めっき用リード線Ｓでの共振による電気信号の波形の鈍りが抑制される。
（２）第１の参考形態
第１の参考形態に係るサスペンション基板について、上記実施の形態と異なる点を説明する。
第１の参考形態に係るサスペンション基板について、上記実施の形態と異なる点を説明する。
図１０は、第１の参考形態に係るサスペンション基板１ａの断面図である。図１０に示すように、第１の参考形態に係るサスペンション基板１ａにおいては、ベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みがベース絶縁層１１の他の領域上におけるカバー絶縁層１３の厚みよりも小さく設定される代わりに、ベース絶縁層１１
の領域Ｒ１上におけるカバー絶縁層１３の部分に複数の開口部１５が形成されている。例えば、メッシュ状に複数の開口部１５が形成されてもよく、スリット状に複数の開口部１５が形成されてもよい。
の領域Ｒ１上におけるカバー絶縁層１３の部分に複数の開口部１５が形成されている。例えば、メッシュ状に複数の開口部１５が形成されてもよく、スリット状に複数の開口部１５が形成されてもよい。
ここで、ベース絶縁層１１の領域Ｒ１とは、ベース絶縁層１１上のめっき用リード線Ｓが形成された部分の領域をいう。
サスペンション基板１ａの製造時には、上記実施の形態における図４（ｃ）および図５（ｃ）の工程の後、例えばエッチングにより、カバー絶縁層１３に複数の開口部１５を形成する。なお、フォトリソグラフィー技術またはレーザを用いてカバー絶縁層１３に複数の開口部１５を形成してもよい。めっき用リード線Ｓに重なる開口部１５の部分の面積の合計は、めっき用リード線Ｓに接するベース絶縁層１１の部分の面積の３割以上であることが好ましく、５割以上であることがより好ましい。
この場合も、上記実施の形態と同様に複数のめっき用リード線Ｓの周囲の実効比誘電率εｒが小さくなり、めっき用リード線Ｓにおける電気信号の共振周波数が高くなる。したがって、めっき用リード線Ｓにおける共振が電気信号の波形に与える影響が小さくなる。その結果、めっき用リード線Ｓでの共振による電気信号の波形の鈍りが抑制される。
なお、ベース絶縁層１１の領域Ｒ１に複数の開口部１５を形成してもよい。
（３）第２の参考形態
本発明の第２の参考形態に係るサスペンション基板１ｂについて、上記実施の形態と異なる点を説明する。
本発明の第２の参考形態に係るサスペンション基板１ｂについて、上記実施の形態と異なる点を説明する。
図１１は、第２の参考形態に係るサスペンション基板１ｂの断面図である。図１１に示すように、第２の参考形態に係るサスペンション基板１ｂにおいては、ベース絶縁層１１の領域Ｒ１上にカバー絶縁層１３が形成されない。
サスペンション基板１ｂの製造時には、上記実施の形態における図４（ｃ）および図５（ｃ）の工程の後、例えばエッチングにより、ベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分を取り除く。
この場合、上記実施の形態および第１の参考形態に比べて複数のめっき用リード線Ｓの周囲の実効比誘電率εｒがより小さくなり、めっき用リード線Ｓにおける電気信号の共振周波数がより高くなる。したがって、めっき用リード線Ｓにおける共振が電気信号の波形に与える影響がより小さくなる。その結果、めっき用リード線Ｓでの共振による電気信号の波形の鈍りが十分に抑制される。
なお、カバー絶縁層１３の部分を取り除く代わりにベース絶縁層１１の領域Ｒ１を取り除いてもよい。
（４）第３の参考形態
本発明の第３の参考形態に係るサスペンション基板１ｃについて、上記第１の参考形態と異なる点を説明する。
本発明の第３の参考形態に係るサスペンション基板１ｃについて、上記第１の参考形態と異なる点を説明する。
図１２は、第３の参考形態に係るサスペンション基板１ｃの断面図である。図１２に示すように、第３の参考形態に係るサスペンション基板１ｃにおいては、カバー絶縁層１３の開口部１５内にカバー絶縁層１３よりも低い誘電率を有する誘電体１６が充填されている。誘電体１６としては、例えば、複数の気孔を有する多孔体状の誘電材料（例えば、ポリイミド）が用いられる。
この場合、複数のめっき用リード線Ｓの周囲の実効比誘電率εｒが小さくなり、めっき用リード線Ｓにおける電気信号の共振周波数が高くなる。したがって、めっき用リード線Ｓにおける共振が電気信号の波形に与える影響が小さくなる。その結果、めっき用リード線Ｓでの共振による電気信号の波形の鈍りが抑制される。また、めっき用リード線Ｓが露出しないので、めっき用リード線Ｓの腐食が防止される。
なお、ベース絶縁層１１に開口部１５を形成した後、開口部１５内部に誘電体１６を充填してもよい。
（５）他の実施の形態
上記実施の形態の構成に上記第１〜第３の参考形態の構成が組み合わされてもよい。例えば、複数のめっき用リード線Ｓが形成されるベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みが、ベース絶縁層１１の他の領域上におけるカバー絶縁層１３の部分の厚みよりも小さく設定されるとともに、ベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分に複数の開口部１５が形成されてもよい。また、その開口部１５内にカバー絶縁層１３よりも低い誘電率を有する誘電体１６が充填されてもよい。
上記実施の形態の構成に上記第１〜第３の参考形態の構成が組み合わされてもよい。例えば、複数のめっき用リード線Ｓが形成されるベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みが、ベース絶縁層１１の他の領域上におけるカバー絶縁層１３の部分の厚みよりも小さく設定されるとともに、ベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分に複数の開口部１５が形成されてもよい。また、その開口部１５内にカバー絶縁層１３よりも低い誘電率を有する誘電体１６が充填されてもよい。
また、ベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みが、ベース絶縁層１１の他の領域上におけるカバー絶縁層１３の部分の厚みよりも小さく設定されるとともに、ベース絶縁層１１の領域Ｒ１に複数の開口部１５が形成されてもよい。また、その開口部１５内にベース絶縁層１１よりも低い誘電率を有する誘電体１６が充填されてもよい。
また、ベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みが、ベース絶縁層１１の他の領域上におけるカバー絶縁層１３の部分の厚みよりも小さく設定されるとともに、ベース絶縁層１１の領域Ｒ１が取り除かれてもよい。
また、ベース絶縁層１１の領域Ｒ１の厚みが、ベース絶縁層１１の他の領域の厚みよりも小さく設定されるとともに、ベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分に複数の開口部１５が形成されてもよい。また、その開口部１５内にカバー絶縁層１３よりも低い誘電率を有する誘電体１６が充填されてもよい。
また、ベース絶縁層１１の領域Ｒ１の厚みが、ベース絶縁層１１の他の領域の厚みよりも小さく設定されるとともに、ベース絶縁層の領域Ｒ１上におけるカバー絶縁層１３の部分が取り除かれてもよい。
（６）実施例および比較例
（６−１）実施例
次の条件で上記実施の形態のサスペンション基板１を作製した。
（６−１）実施例
次の条件で上記実施の形態のサスペンション基板１を作製した。
サスペンション本体部１０（支持基板５０）の材料としてステンレス鋼を用い、ベース絶縁層１１の材料としてポリイミドを用い、配線パターン２０およびめっき用リード線Ｓの材料として銅を用い、カバー絶縁層１３の材料としてポリイミドを用い、めっき層３０ａの材料として金を用いた。
また、サスペンション本体部１０（支持基板５０）の厚さを１８μｍとし、ベース絶縁層１１の厚さを１０μｍとし、配線パターン２０およびめっき用リード線Ｓの厚さを１２μｍとし、配線パターン２０およびめっき用リード線Ｓの幅を３５μｍとし、めっき用リード線Ｓの長さを９μｍとした。
また、ベース絶縁層１１の領域Ｒ１上におけるカバー絶縁層１３の部分の厚みを３μｍとし、ベース絶縁層１１の他の領域上におけるカバー絶縁層１３の部分の厚みを６μｍとした。
（６−２）比較例
カバー絶縁層１３の厚みを均一に６μｍとした点を除いて上記実施例と同様にサスペンション基板１を形成した。
カバー絶縁層１３の厚みを均一に６μｍとした点を除いて上記実施例と同様にサスペンション基板１を形成した。
（６−３）評価
図８に示したように、実施例および比較例のサスペンション基板１の電極パッド３０とＦＰＣ基板１００ａの端子部４５とを接合し、サスペンション基板１の配線パターン２０からＦＰＣ基板１００ａの配線パターン４２に電気信号を伝送した。
図８に示したように、実施例および比較例のサスペンション基板１の電極パッド３０とＦＰＣ基板１００ａの端子部４５とを接合し、サスペンション基板１の配線パターン２０からＦＰＣ基板１００ａの配線パターン４２に電気信号を伝送した。
実施例においては、電気信号の波形の鈍りがほとんど生じなかった。一方、比較例においては、電気信号の波形に鈍りが生じた。
これにより、ベース絶縁層１１の領域Ｒ１上のカバー絶縁層１３の部分の厚みをベース絶縁層１１の他の領域上のカバー絶縁層１３の部分の厚みよりも薄く形成することにより、めっき用リード線Ｓにおける共振が電気信号の波形に与える影響が小さくなる。その結果、めっき用リード線Ｓでの共振による電気信号の波形の鈍りが抑制される。
（７） 請求項の各構成要素と実施の形態の各部との対応関係
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
上記実施の形態においては、ベース絶縁層１１が第１の絶縁層の例であり、配線パターン２０が配線パターンの例であり、電極パッド３０が端子部の例であり、めっき用リード線Ｓがめっき用リード部の例であり、カバー絶縁層１３が第２の絶縁層の例であり、サスペンション基板１が配線回路基板の例であり、開口部１５が開口部の例である。
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
本発明は種々の配線回路基板に有効に利用できる。
１ サスペンション基板
１０ サスペンション本体部
１１ ベース絶縁層
１２ タング部
１３ カバー絶縁層
１４，Ｈ 孔部
１４ａ 電解めっき
１４ｂ 接続端子
１５，２１ 開口部
１６ 誘電体
２０ 配線パターン
２３，３０ 電極パッド
３０ａ，４５ａ めっき層
５０ 支持基板
１００ａ ＦＰＣ基板
Ｓ めっき用リード線
１０ サスペンション本体部
１１ ベース絶縁層
１２ タング部
１３ カバー絶縁層
１４，Ｈ 孔部
１４ａ 電解めっき
１４ｂ 接続端子
１５，２１ 開口部
１６ 誘電体
２０ 配線パターン
２３，３０ 電極パッド
３０ａ，４５ａ めっき層
５０ 支持基板
１００ａ ＦＰＣ基板
Ｓ めっき用リード線
Claims (6)
- 第１の絶縁層と、
前記第１の絶縁層上に形成される配線パターンと、
前記配線パターンの一部に設けられる端子部と、
前記第１の絶縁層上に前記配線パターンから延びるように形成されるめっき用リード部と、
前記端子部を除いて前記配線パターンおよび前記めっき用リード部を覆うように前記第１の絶縁層上に形成される第２の絶縁層とを備え、
前記めっき用リード部に重なる領域の実効比誘電率が前記配線パターンに重なる領域の実効比誘電率よりも小さくなるように、前記めっき用リード部に重なる前記第２の絶縁層の部分の厚さが前記配線パターンに重なる前記第２の絶縁層の部分の厚さよりも小さく設定されたことを特徴とする配線回路基板。 - 前記めっき用リード部に重なる前記第１および第２の絶縁層の部分のうち少なくとも一方の部分に開口部が形成されたことを特徴とする請求項１記載の配線回路基板。
- 前記開口部内に前記第１または第２の絶縁層よりも低い比誘電率を有する材料が充填されたことを特徴とする請求項２記載の配線回路基板。
- 第１の絶縁層上に、配線パターン、前記配線パターンの一部に設けられる端子部および前記配線パターンから延びるめっき用リード部を含む導体パターンを形成する工程と、
前記端子部を除いて前記配線パターンおよび前記めっき用リード部を覆うように前記第１の絶縁層上に第２の絶縁層を形成する工程と、
前記めっき用リード部を通して前記配線パターンに給電することにより前記配線パターンの一部にめっき層で被覆された端子部を形成する工程と、
前記配線パターンに重なる領域の実効比誘電率よりも前記めっき用リード部に重なる領域の実効比誘電率を小さくする工程とを備え、
実効比誘電率を小さくする前記工程は、前記めっき用リード部に重なる前記第２の絶縁層の部分の厚さを前記配線パターンに重なる前記第２の絶縁層の部分の厚さよりも小さく設定する工程を含むことを特徴とする配線回路基板の製造方法。 - 実効比誘電率を小さくする前記工程は、前記めっき用リード部に重なる前記第１および第２の絶縁層の部分のうち少なくとも一方の部分に開口部を形成する工程をさらに含むことを特徴とする請求項４記載の配線回路基板の製造方法。
- 実効比誘電率を小さくする前記工程は、前記開口部内に前記第１また第２の絶縁層よりも低い比誘電率を有する材料を充填する工程をさらに含むことを特徴とする請求項５記載の配線回路基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009170960A JP5249870B2 (ja) | 2009-07-17 | 2009-07-22 | 配線回路基板およびその製造方法 |
| CN201010232846.XA CN101959366B (zh) | 2009-07-17 | 2010-07-16 | 布线电路基板及其制造方法 |
| US12/837,543 US8853546B2 (en) | 2009-07-17 | 2010-07-16 | Printed circuit board and method of manufacturing the same |
| US14/448,253 US20140338958A1 (en) | 2009-07-17 | 2014-07-31 | Printed circuit board and method of manufacturing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009169328 | 2009-07-17 | ||
| JP2009169328 | 2009-07-17 | ||
| JP2009170960A JP5249870B2 (ja) | 2009-07-17 | 2009-07-22 | 配線回路基板およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013024925A Division JP5469261B2 (ja) | 2009-07-17 | 2013-02-12 | 配線回路基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011040420A JP2011040420A (ja) | 2011-02-24 |
| JP5249870B2 true JP5249870B2 (ja) | 2013-07-31 |
Family
ID=43464481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009170960A Active JP5249870B2 (ja) | 2009-07-17 | 2009-07-22 | 配線回路基板およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8853546B2 (ja) |
| JP (1) | JP5249870B2 (ja) |
| CN (1) | CN101959366B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7086161B2 (ja) | 2015-04-14 | 2022-06-17 | ランダ コーポレイション リミテッド | 印刷システムの中間転写部材を通すための装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5793849B2 (ja) * | 2010-11-02 | 2015-10-14 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びにサスペンション用基板の製造方法 |
| JP5703697B2 (ja) * | 2010-11-09 | 2015-04-22 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法 |
| JP2013065387A (ja) * | 2011-08-31 | 2013-04-11 | Panasonic Corp | 記録再生装置 |
| KR20130068055A (ko) * | 2011-12-15 | 2013-06-25 | 삼성전기주식회사 | 기록 디스크 구동장치 |
| JP6497853B2 (ja) | 2014-06-30 | 2019-04-10 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
| TWI620296B (zh) * | 2015-08-14 | 2018-04-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| US10454772B2 (en) | 2015-10-30 | 2019-10-22 | Vapor IO Inc. | Compact uninteruptable power supply |
| US10544627B2 (en) | 2015-12-28 | 2020-01-28 | Smith International, Inc. | Polycrystalline diamond constructions with protective element |
| CN106304668B (zh) * | 2016-10-31 | 2019-03-05 | 广州市安旭特电子有限公司 | 一种采用增强型半加成法制作印制线路板的制作方法 |
| CN112803754B (zh) * | 2019-11-13 | 2022-04-15 | 广东美的白色家电技术创新中心有限公司 | Emi滤波器及家电设备 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559795A (en) * | 1978-10-30 | 1980-05-06 | Nippon Electric Co | Printed circuit board and method of manufacturing same |
| JPH02164098A (ja) * | 1988-12-19 | 1990-06-25 | Fujitsu Ltd | プリント基板の特性インピーダンスの修正方法 |
| JPH06334410A (ja) | 1993-05-24 | 1994-12-02 | Japan Aviation Electron Ind Ltd | フレキシブル配線基板 |
| JPH0951207A (ja) | 1995-08-03 | 1997-02-18 | Hitachi Ltd | マイクロストリップ伝送線路基板 |
| JPH09214076A (ja) * | 1996-02-05 | 1997-08-15 | Fujitsu Ltd | プリント配線基板 |
| JPH09246729A (ja) * | 1996-03-08 | 1997-09-19 | Hitachi Aic Inc | プリント配線板およびその製造方法 |
| JP2000269379A (ja) | 1999-03-18 | 2000-09-29 | Hitachi Ltd | 半導体装置 |
| JP2001110927A (ja) * | 1999-10-04 | 2001-04-20 | Matsushita Electronics Industry Corp | 半導体装置 |
| JP2002222578A (ja) * | 2001-01-26 | 2002-08-09 | Nitto Denko Corp | 中継フレキシブル配線回路基板 |
| JP2002344120A (ja) * | 2001-05-14 | 2002-11-29 | Nippon Mektron Ltd | 可撓性回路基板及びその製造法 |
| JP2002368431A (ja) * | 2001-06-08 | 2002-12-20 | Canon Inc | 多層プリント回路基板及び配線方法及び電子機器 |
| JP2003168864A (ja) * | 2001-09-20 | 2003-06-13 | Kyocera Corp | 多層配線基板 |
| JP2003124633A (ja) * | 2001-10-19 | 2003-04-25 | Kyocera Corp | 多層配線基板 |
| JP2003198215A (ja) * | 2001-12-21 | 2003-07-11 | Sony Corp | 伝送線路基板 |
| JP2003273611A (ja) * | 2002-03-18 | 2003-09-26 | Kyocera Corp | 配線基板 |
| JP3891912B2 (ja) * | 2002-10-09 | 2007-03-14 | 日本発条株式会社 | ディスクドライブ用サスペンション |
| JP2005175078A (ja) * | 2003-12-09 | 2005-06-30 | Nitto Denko Corp | プリント配線基板 |
| JP2006253631A (ja) * | 2005-02-14 | 2006-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法 |
| JP2006287034A (ja) * | 2005-04-01 | 2006-10-19 | Shinko Electric Ind Co Ltd | 電解めっきを利用した配線基板の製造方法 |
| JP2008028233A (ja) * | 2006-07-24 | 2008-02-07 | Kyocera Corp | 複数個取り配線基板 |
| JP4560026B2 (ja) | 2006-10-04 | 2010-10-13 | セイコーエプソン株式会社 | フレキシブル基板及びこれを備えた電気光学装置、並びに電子機器 |
| US8110752B2 (en) * | 2008-04-08 | 2012-02-07 | Ibiden Co., Ltd. | Wiring substrate and method for manufacturing the same |
| JP5345023B2 (ja) * | 2009-08-28 | 2013-11-20 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
-
2009
- 2009-07-22 JP JP2009170960A patent/JP5249870B2/ja active Active
-
2010
- 2010-07-16 US US12/837,543 patent/US8853546B2/en not_active Expired - Fee Related
- 2010-07-16 CN CN201010232846.XA patent/CN101959366B/zh not_active Expired - Fee Related
-
2014
- 2014-07-31 US US14/448,253 patent/US20140338958A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7086161B2 (ja) | 2015-04-14 | 2022-06-17 | ランダ コーポレイション リミテッド | 印刷システムの中間転写部材を通すための装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110011626A1 (en) | 2011-01-20 |
| US8853546B2 (en) | 2014-10-07 |
| JP2011040420A (ja) | 2011-02-24 |
| US20140338958A1 (en) | 2014-11-20 |
| CN101959366B (zh) | 2015-09-23 |
| CN101959366A (zh) | 2011-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5249870B2 (ja) | 配線回路基板およびその製造方法 | |
| JP5345023B2 (ja) | 配線回路基板およびその製造方法 | |
| JP4790558B2 (ja) | 配線回路基板の製造方法 | |
| JP2010135754A (ja) | 配線回路基板およびその製造方法 | |
| CN102573278B (zh) | 多层布线基板 | |
| TWI397358B (zh) | 打線基板及其製作方法 | |
| JP2015109126A (ja) | 回路付サスペンション基板の製造方法 | |
| US9301386B2 (en) | Printed circuit board and method of manufacturing the same | |
| JP5413597B2 (ja) | 配線基板 | |
| TWI536879B (zh) | 軟性電路板及其製造方法 | |
| US8227699B2 (en) | Printed circuit board | |
| KR20090084710A (ko) | 배선 회로 기판 및 그 제조 방법 | |
| JP5469261B2 (ja) | 配線回路基板およびその製造方法 | |
| JP5591384B2 (ja) | 配線回路基板およびその製造方法 | |
| JP2007042957A (ja) | 半導体装置用多層基板の部分めっき方法 | |
| JP2006100301A (ja) | 配線回路基板装置および接続構造 | |
| JP5639238B2 (ja) | サスペンション基板およびその製造方法 | |
| TWI290015B (en) | Circuit board with plating bar | |
| JP5653492B2 (ja) | サスペンション基板およびその製造方法 | |
| JP3928152B2 (ja) | プリント配線板 | |
| CN105976836B (zh) | 带电路的悬挂基板及其制造方法 | |
| KR101351188B1 (ko) | 볼 그리드 어레이 패키지용 인쇄회로기판 및 그 제조 방법 | |
| US6395994B1 (en) | Etched tri-metal with integrated wire traces for wire bonding | |
| JP5890978B2 (ja) | 配線基板の製造方法 | |
| WO2023228626A1 (ja) | 配線回路基板、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130412 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5249870 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |