JPH02164098A - プリント基板の特性インピーダンスの修正方法 - Google Patents
プリント基板の特性インピーダンスの修正方法Info
- Publication number
- JPH02164098A JPH02164098A JP32129888A JP32129888A JPH02164098A JP H02164098 A JPH02164098 A JP H02164098A JP 32129888 A JP32129888 A JP 32129888A JP 32129888 A JP32129888 A JP 32129888A JP H02164098 A JPH02164098 A JP H02164098A
- Authority
- JP
- Japan
- Prior art keywords
- surface layer
- circuit pattern
- impedance
- layer circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002344 surface layer Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims abstract description 23
- 229910000679 solder Inorganic materials 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 239000011889 copper foil Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000007639 printing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 235000015278 beef Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- QWXYZCJEXYQNEI-OSZHWHEXSA-N intermediate I Chemical compound COC(=O)[C@@]1(C=O)[C@H]2CC=[N+](C\C2=C\C)CCc2c1[nH]c1ccccc21 QWXYZCJEXYQNEI-OSZHWHEXSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
多層プリント基板の特性インピーダンスの修正方法に関
し、 プリント基板の表面に形成された表面層回路パターンを
所望の値に修正するのを目的とし、中間層基材、プリプ
レグおよび表面層銅箔を積層形成して積層基板を形成後
、該表面Ｎ′ｉｉ４箔を所定の表面層回路パターンに形
成する工程を存する多層プリント基板の製造に於いて、 前記表面層回路パターンを形成後、該表面層回路パター
ンの特性インピーダンスを測定後、該測定した特性イン
ピーダンスの値に応じて前記表面層回路パターン上に誘
電体層を所定の厚さに被覆することで構成する。
し、 プリント基板の表面に形成された表面層回路パターンを
所望の値に修正するのを目的とし、中間層基材、プリプ
レグおよび表面層銅箔を積層形成して積層基板を形成後
、該表面Ｎ′ｉｉ４箔を所定の表面層回路パターンに形
成する工程を存する多層プリント基板の製造に於いて、 前記表面層回路パターンを形成後、該表面層回路パター
ンの特性インピーダンスを測定後、該測定した特性イン
ピーダンスの値に応じて前記表面層回路パターン上に誘
電体層を所定の厚さに被覆することで構成する。
本発明は多層プリント基板の特性インピーダンスの修正
方法に関する。
方法に関する。
電子部品を高密度に実装するために多層プリント基板が
用いられている。
用いられている。
多層プリント基板を製造する際、第４図に示すように表
裏両面に銅箔１を形成した基材２の銅箔を所定のパター
ンにエツチングしてクリアランスホール３を形成した電
源供給・グランド接続用中間層基材４、および他の基材
５の表裏両面に形成した銅箔６を所定の信号回路パター
ンに形成した信号回路用中間層基材７を形成する。
裏両面に銅箔１を形成した基材２の銅箔を所定のパター
ンにエツチングしてクリアランスホール３を形成した電
源供給・グランド接続用中間層基材４、および他の基材
５の表裏両面に形成した銅箔６を所定の信号回路パター
ンに形成した信号回路用中間層基材７を形成する。
次いで前記電源供給・グランド接続用中間ｉ基材４と信
号回路用中間層基材７の間および前記両者の基材の上下
にプリプレグ８を設置する。更に上記プリプレグの上下
に表面Ｎ銅箔９を設置後、前記両者の中間層基材、プリ
プレグ、表面層銅箔を加熱加圧積層して積層基材を形成
する。次いで該積層基材を貫通するスルーホール１０を
形成後、前記表面層鋼Ｍ９を所定の回路パターンに形成
し、スルーホール内に銅メツキによりスルーホール導体
を形成する。更に前記所定の回路パターンに形成した表
面層銅箔９に銅メツキを施して多層プリント基板を製造
している。
号回路用中間層基材７の間および前記両者の基材の上下
にプリプレグ８を設置する。更に上記プリプレグの上下
に表面Ｎ銅箔９を設置後、前記両者の中間層基材、プリ
プレグ、表面層銅箔を加熱加圧積層して積層基材を形成
する。次いで該積層基材を貫通するスルーホール１０を
形成後、前記表面層鋼Ｍ９を所定の回路パターンに形成
し、スルーホール内に銅メツキによりスルーホール導体
を形成する。更に前記所定の回路パターンに形成した表
面層銅箔９に銅メツキを施して多層プリント基板を製造
している。
第３図はこのようにして形成された多層プリント基板の
要部断面図で、図で１１は前記表面層回路パターン、１
２は信号回路パターン、１３は電源供給・グランド接続
層、１４はプリプレグを加圧積層した絶縁体層である。
要部断面図で、図で１１は前記表面層回路パターン、１
２は信号回路パターン、１３は電源供給・グランド接続
層、１４はプリプレグを加圧積層した絶縁体層である。
このような多層プリント基板に要求される電気特性の中
の一つに特性インピーダンスが有る。高速ディジタル回
路に於いては、表面層回路パターン１１のパターン幅、
或いはパターンの厚さの変動により信号路の反射が生じ
、この信号路の反射によって電気信号の波形歪の発生が
生じるのでこれ防止する必要がある。
の一つに特性インピーダンスが有る。高速ディジタル回
路に於いては、表面層回路パターン１１のパターン幅、
或いはパターンの厚さの変動により信号路の反射が生じ
、この信号路の反射によって電気信号の波形歪の発生が
生じるのでこれ防止する必要がある。
また該プリント基板に実装される電子部品との電気的な
マツチングを採る必要があるので非常に厳密にこの表面
層回路パターン１１のインピーダンスを制御する必要が
ある。
マツチングを採る必要があるので非常に厳密にこの表面
層回路パターン１１のインピーダンスを制御する必要が
ある。
このような多層プリント基板に於ける表面層回路パター
ン１１の厚さをｊ＋＋、幅をＷｌｌ、電源供給・グラン
ド接続層１３から基板表面比の高さをｈとして絶縁体層
１４の実効比誘電率をｇｒｅとすると、表面層回路パタ
ーン１１のインピーダンスＺ１は第（１）式のように表
される。
ン１１の厚さをｊ＋＋、幅をＷｌｌ、電源供給・グラン
ド接続層１３から基板表面比の高さをｈとして絶縁体層
１４の実効比誘電率をｇｒｅとすると、表面層回路パタ
ーン１１のインピーダンスＺ１は第（１）式のように表
される。
Ｚ＋ ＝６０／ ｇｒｅ””１ｎ（５，９８ｈ１０．８
Ｗｌ ＋ｔ＋） ＝・・・・・・・・・（１） またこのような多層プリント基板の信号回路パターン１
２の厚さをｔ’、幅をｗｚ、電源供給・グランド接続層
１３間の厚さをｂ、絶縁層１４の実効比誘電率をｇｒｅ
とすると、信号回路パターン１２のインピーダンスＺ２
は第（２）式のように表される。
Ｗｌ ＋ｔ＋） ＝・・・・・・・・・（１） またこのような多層プリント基板の信号回路パターン１
２の厚さをｔ’、幅をｗｚ、電源供給・グランド接続層
１３間の厚さをｂ、絶縁層１４の実効比誘電率をｇｒｅ
とすると、信号回路パターン１２のインピーダンスＺ２
は第（２）式のように表される。
Ｚｔ ＝６０／ ｇｒｅ””Ｉｎ （（５，９８ｂ／
ｘ（０，，８ｗｚ ＋ｔ２））・・・・・・・・・・
・・（２）〔発明が解決しようとする課題） ところで上記信号回路パターン１２は、基材５上に形成
された厚さが約３５μｍの銅箔６のエツチングでありパ
ターン幅の制御も容易であるが、表面層回路パターン１
１は銅箔とその上に銅メツキされた厚さ５０〜６０μｍ
の比較的厚い導体層をエツチングしなければ成らないの
で、パターン幅の制御が困難である。
ｘ（０，，８ｗｚ ＋ｔ２））・・・・・・・・・・
・・（２）〔発明が解決しようとする課題） ところで上記信号回路パターン１２は、基材５上に形成
された厚さが約３５μｍの銅箔６のエツチングでありパ
ターン幅の制御も容易であるが、表面層回路パターン１
１は銅箔とその上に銅メツキされた厚さ５０〜６０μｍ
の比較的厚い導体層をエツチングしなければ成らないの
で、パターン幅の制御が困難である。
上記導体層のエツチングはオーバーエツチングになり易
く、そのため表面層回路パターン１１の幅が狭く成って
インピーダンスも高めになる問題がある。
く、そのため表面層回路パターン１１の幅が狭く成って
インピーダンスも高めになる問題がある。
本発明は、上記した問題点を解決し、表面層回路パター
ンを形成した後に於いても、容易に表面層回路パターン
のインピーダンスを所望の値に修正できる方法の提供を
目的とする。
ンを形成した後に於いても、容易に表面層回路パターン
のインピーダンスを所望の値に修正できる方法の提供を
目的とする。
上記目的を達成する本発明のプリント基板の特性インピ
ーダンスの修正方法は、中間層基材、プリプレグおよび
表面層銅箔を積層形成して積Ｎ基板を形成後、該表面層
銅箔を所定の表面層回路パターンに形成する工程を有す
る多層プリント基板の製造に於いて、 前記表面層回路パターンを形成後、該表面層回路パター
ンの特性インピーダンスを測定後、該測定した特性イン
ピーダンスの値に応じて前記表面層回路パターン上に誘
電体層を所定の厚さに被覆することである。
ーダンスの修正方法は、中間層基材、プリプレグおよび
表面層銅箔を積層形成して積Ｎ基板を形成後、該表面層
銅箔を所定の表面層回路パターンに形成する工程を有す
る多層プリント基板の製造に於いて、 前記表面層回路パターンを形成後、該表面層回路パター
ンの特性インピーダンスを測定後、該測定した特性イン
ピーダンスの値に応じて前記表面層回路パターン上に誘
電体層を所定の厚さに被覆することである。
表面層回路パターン１１を形成した基板の表面にスルー
ホール等の半田接続箇所以外に、半田メツキの際のレジ
スト膜となるソルダーレジスト膜を塗布すると第（１）
式の実効比誘電率６ｒｅの値が増加するので、第（１）
式に示す表面層回路パターンのインピーダンスＺ１が低
下する。
ホール等の半田接続箇所以外に、半田メツキの際のレジ
スト膜となるソルダーレジスト膜を塗布すると第（１）
式の実効比誘電率６ｒｅの値が増加するので、第（１）
式に示す表面層回路パターンのインピーダンスＺ１が低
下する。
第２図に示すように表面層回路パターン１１上に塗布す
るソルダーレジスト膜の厚さが増すと表面層回路パター
ンのインピーダンスが減少する傾向にあるため、表面層
回路パターン１１をエツチングで形成した後、表面層回
路パターンのインピーダンスが所定の規格値に入らない
時には、ソルダーレジストの基板への塗布回数を１回塗
布、２回塗布のように変化させて塗布すると、表面層回
路パターン１１のインピーダンスの値が所定の規格値内
に納まるようになる。
るソルダーレジスト膜の厚さが増すと表面層回路パター
ンのインピーダンスが減少する傾向にあるため、表面層
回路パターン１１をエツチングで形成した後、表面層回
路パターンのインピーダンスが所定の規格値に入らない
時には、ソルダーレジストの基板への塗布回数を１回塗
布、２回塗布のように変化させて塗布すると、表面層回
路パターン１１のインピーダンスの値が所定の規格値内
に納まるようになる。
以下、図面を用いて本発明の一実施例につき詳細に説明
する。
する。
第１図に示すように表面層回路パターン１１を形成した
プリント基板の前記表面層回路パターン１１のインピー
ダンスを測定する。
プリント基板の前記表面層回路パターン１１のインピー
ダンスを測定する。
次いでこの測定したインピーダンスの測定値に応じて基
板の表面にソルダーレジスト膜２１を印刷用のスキージ
を用いて塗布する。
板の表面にソルダーレジスト膜２１を印刷用のスキージ
を用いて塗布する。
次いでソルダーレジスト膜２１を乾燥させた後、再び表
面層回路パターン１１のインピーダンスを測定して、こ
の測定値が所望の規格値に成っていない時には更にソル
ダーレジスト膜２１を塗布する。
面層回路パターン１１のインピーダンスを測定して、こ
の測定値が所望の規格値に成っていない時には更にソル
ダーレジスト膜２１を塗布する。
そして表面層回路パターン１１のインピーダンス測定と
ソルダーレジスト膜２１の塗布を繰り返して所望のイン
ピーダンス値が得られるようにする。
ソルダーレジスト膜２１の塗布を繰り返して所望のイン
ピーダンス値が得られるようにする。
このソルダーレジスト膜の厚さは１回塗布すると２０〜
３０μ糟の厚さで塗布され、３〜４回塗布すると２Ω程
度の表面層回路パターンのインピーダンスの低下が見ら
れる。
３０μ糟の厚さで塗布され、３〜４回塗布すると２Ω程
度の表面層回路パターンのインピーダンスの低下が見ら
れる。
このようにすることで表面層回路パターン１１のインピ
ーダンスを所望の値に修正することができるので、今ま
で不良となっていたプリント基板も救済されるので、多
層プリント基板の製造歩留まりが向とする。
ーダンスを所望の値に修正することができるので、今ま
で不良となっていたプリント基板も救済されるので、多
層プリント基板の製造歩留まりが向とする。
なお、本実施例ではソルダーレジスト膜を塗布したが、
その他エポキシ樹脂等の誘電体層を塗布するようにして
も良い。
その他エポキシ樹脂等の誘電体層を塗布するようにして
も良い。
第２図はソルダーレジスト膜の膜厚とインピーダンスの
関係図、 第３図は多層プリント基板の要部の説明図、第４図は多
層プリント基板の製造方法の説明図である。
関係図、 第３図は多層プリント基板の要部の説明図、第４図は多
層プリント基板の製造方法の説明図である。
図において、
１１は表面層回路パターン、１３は電源供給・グランド
接続層、１４は絶縁体層、２１はソルダーレジスト膜を
示す。
接続層、１４は絶縁体層、２１はソルダーレジスト膜を
示す。
以−ヒの説明から明らかなように本発明によれば簡単な
方法でプリント基板の表面層回路パターンのインピーダ
ンスを所望の値に修正することができるのでプリント基
板の製造歩留まりが向上する効果がある。
方法でプリント基板の表面層回路パターンのインピーダ
ンスを所望の値に修正することができるのでプリント基
板の製造歩留まりが向上する効果がある。
第１図は本発明の方法の一実施例の説明図、；Ｆζトロ
月ヘガ〕五の一案フを例の７１９ｒ可の第１図 一一シソルタ″−レジ”Ｚ）〜掌２ ソルタ″−し５７μｑ月門【イ〉ビーフ′シ２褐を的“
ムまたσ第２囚 ’ｗｚ う層７す〉μ基工促偽男きデ吊４愛明図第３図 矛４１戸ソント羞１’Ｌｅｓ！ン渣カフゑのＩｆ−８１
１タク第４図
月ヘガ〕五の一案フを例の７１９ｒ可の第１図 一一シソルタ″−レジ”Ｚ）〜掌２ ソルタ″−し５７μｑ月門【イ〉ビーフ′シ２褐を的“
ムまたσ第２囚 ’ｗｚ う層７す〉μ基工促偽男きデ吊４愛明図第３図 矛４１戸ソント羞１’Ｌｅｓ！ン渣カフゑのＩｆ−８１
１タク第４図
Claims (2)
- （１）中間層基材（４，７）、プリプレグ（８）および
表面層銅箔（９）を積層形成して積層基板を形成後、該
表面層銅箔（９）を所定の表面層回路パターン（１１）
に形成する工程を有する多層プリント基板の製造に於い
て、 前記表面層回路パターン（１１）を形成後、該表面層回
路パターンの特性インピーダンスを測定後、該測定した
特性インピーダンスの値に応じて前記表面層回路パター
ン（１１）上に誘電体層（２１）を所定の厚さに被覆す
ることを特徴とするプリント基板の特性インピーダンス
の修正方法。 - （２）前記誘電体層がソルダーレジスト膜であることを
特徴とする請求項１記載のプリント基板の特性インピー
ダンスの修正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32129888A JPH02164098A (ja) | 1988-12-19 | 1988-12-19 | プリント基板の特性インピーダンスの修正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32129888A JPH02164098A (ja) | 1988-12-19 | 1988-12-19 | プリント基板の特性インピーダンスの修正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02164098A true JPH02164098A (ja) | 1990-06-25 |
Family
ID=18131014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32129888A Pending JPH02164098A (ja) | 1988-12-19 | 1988-12-19 | プリント基板の特性インピーダンスの修正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02164098A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715148A (ja) * | 1993-06-11 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | 多層回路基板 |
| JP2009206380A (ja) * | 2008-02-29 | 2009-09-10 | Nitto Denko Corp | 配線回路基板 |
| JP2011040420A (ja) * | 2009-07-17 | 2011-02-24 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
-
1988
- 1988-12-19 JP JP32129888A patent/JPH02164098A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0715148A (ja) * | 1993-06-11 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | 多層回路基板 |
| JP2513443B2 (ja) * | 1993-06-11 | 1996-07-03 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 多層回路基板組立体 |
| JP2009206380A (ja) * | 2008-02-29 | 2009-09-10 | Nitto Denko Corp | 配線回路基板 |
| JP2011040420A (ja) * | 2009-07-17 | 2011-02-24 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| US8853546B2 (en) | 2009-07-17 | 2014-10-07 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060044734A1 (en) | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same | |
| US6075423A (en) | Controlling signal trace characteristic impedance via a conductive epoxy layer | |
| JP4129166B2 (ja) | 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法 | |
| JPH02164098A (ja) | プリント基板の特性インピーダンスの修正方法 | |
| JPH0365910B2 (ja) | ||
| JPH1032371A (ja) | 複合回路基板およびその製造方法 | |
| JPH05283866A (ja) | ポリマ−印刷抵抗内蔵多層配線板 | |
| JP3340752B2 (ja) | フレキシブルプリント配線板の製造方法 | |
| JP3432534B2 (ja) | プリント配線板 | |
| JPH04208597A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JPH02139993A (ja) | 印刷配線基板の製造方法 | |
| JP2724351B2 (ja) | 電波遮蔽プリント配線板の製造法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JP3048450B2 (ja) | 可撓性両面回路配線基板の製造法 | |
| JPH0322586A (ja) | 多層配線板 | |
| JP2003304060A (ja) | 両面回路基板の製造法 | |
| JPH08293676A (ja) | 多層プリント配線板 | |
| JP3688940B2 (ja) | 可撓性回路基板の配線パタ−ン形成法 | |
| JPH03229488A (ja) | プリント配線基板の製造方法 | |
| JPH0371698A (ja) | 印刷配線用基板の製造方法 | |
| JPH06112628A (ja) | 配線パターンを有する回路基板の製造方法 | |
| JPH01175293A (ja) | 印刷抵抗基板およびその製造方法 | |
| JPH08316601A (ja) | 回路基板及びその製造方法 | |
| JPH1065333A (ja) | 多層配線板の製造方法 | |
| JPH01316994A (ja) | プリント配線板のソルダーレジスト用印刷インク |