JP3432534B2 - プリント配線板 - Google Patents

プリント配線板

Info

Publication number
JP3432534B2
JP3432534B2 JP26024192A JP26024192A JP3432534B2 JP 3432534 B2 JP3432534 B2 JP 3432534B2 JP 26024192 A JP26024192 A JP 26024192A JP 26024192 A JP26024192 A JP 26024192A JP 3432534 B2 JP3432534 B2 JP 3432534B2
Authority
JP
Japan
Prior art keywords
layer
printed wiring
wiring board
circuit pattern
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26024192A
Other languages
English (en)
Other versions
JPH06112602A (ja
Inventor
彰浩 出村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP26024192A priority Critical patent/JP3432534B2/ja
Publication of JPH06112602A publication Critical patent/JPH06112602A/ja
Application granted granted Critical
Publication of JP3432534B2 publication Critical patent/JP3432534B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電磁波等のノイズを遮
断し得るシールド構造を備えたプリント配線板に関する
ものである。
【0002】
【従来の技術】近年、電子機器の多様化・高速化に伴
い、電子機器が発する電磁波等のノイズに起因した電子
機器の誤動作や破壊が問題になってきている。このた
め、従来より電子機器を構成する電源コード、ケース、
電子部品及びプリント配線板等にシールド構造を設ける
ことにより前記問題を解消することが行われている。そ
して、図2及び図3には、そのためのシールド対策を施
した従来の4層のプリント配線板20,30がそれぞれ
例示されている。
【0003】図2に示すように、プリント配線板20に
はサブトラクティブ法により導体回路パターン21が形
成されており、その外層には層間絶縁層としてのアンダ
ーコート層22を介してシールド層23が形成されてい
る。また、シールド層23の表面にはオーバーコート層
24が形成されている。
【0004】このプリント配線板20において前記シー
ルド層23は、銅等の導電性金属粉末を含有するインク
を印刷することにより形成されている。また、アンダー
コート層22及びオーバーコート層24は、印刷法また
はカーテンコート法等によりソルダーレジスト等の樹脂
を塗布することにより形成されている。
【0005】一方、図3に示すプリント配線板30も、
前者20と同様にサブトラクティブ法による導体回路パ
ターン31とシールド層33とが層間絶縁層32を介し
て形成された構成を有している。また、シールド層33
の表面は、ソルダーレジスト34によって被覆されてい
る。但し、このプリント配線板30では、層間絶縁層3
2は基材35の両面にプリプレグを積層プレスすること
によって形成されている。
【0006】そして、前記シールド層23,33は、そ
れぞれプリント配線板20,30外部からのノイズを遮
蔽したり、内部からのノイズの漏出を防止する役割を果
たしている。
【0007】
【発明が解決しようとする課題】ところが、従来のこの
種のプリント配線板20,30には、以下に述べるよう
にいくつかの問題点がそれぞれあった。
【0008】例えば図2のプリント配線板20では、印
刷法またはカーテンコート法のどちらを適用しても、一
回の塗布でピンホールのないアンダーコート層22を形
成することは極めて難しかった。このため、導電性のイ
ンクを印刷したときにシールド層23と導体回路パター
ン21とがショートする場合があり、信頼性に問題があ
った。
【0009】また、前記インクは非常に高密度かつ高粘
度なものであるため、印刷性に劣るという問題があっ
た。しかも、印刷用マスクが基材25表面から離れる際
など、インクが周囲に飛散し易く、このことが導体回路
パターン21をショートさせる原因にもなっていた。
【0010】更に、図2のプリント配線板20の製造時
に繰り返し行われる樹脂の塗布及び硬化によって、基材
25に熱変形や熱収縮が生じてしまい、基材25の寸法
精度が悪化するという問題もあった。加えて、前記プリ
ント配線板20には酸化し易い導電性のインクが用いら
れているため、時間が経過するにつれてシールド層23
の導通抵抗値が劣化するという問題があった。
【0011】一方、サブトラクティブ法による導体回路
パターン31を有する図3のプリント配線板30では、
導体回路パターン31と基材35との段差を解消するた
めに、プリプレグをある程度厚め(約200μm以上)
にする必要があった。ゆえに、プリント配線板30全体
の肉厚化を避けることができなかった。
【0012】しかも、あまり厚いプリプレグを使用する
と、導体回路パターン31とシールド層33との間の絶
縁間隔が大きくなり、約数十μmを隔てて隣接する導体
回路パターン31間でクロストークが発生するという問
題もあった。
【0013】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、優れたシールド効果と寸法精度と
を備え、かつショート等の発生を確実に防止し得るにも
関わらず、全体の薄層化を達成することができるプリン
ト配線板を提供することにある。
【0014】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、内層の信号用導体回路パターンと外
層のシールド層との間に層間絶縁層を介在させたプリン
ト配線板において、前記シールド層はグランド層を兼ね
て、前記層間絶縁層に設けられたブラインドバイアホー
ルにより信号用導体回路パターンと連結され、該シール
ド層をめっきまたは金属箔によって形成すると共に、前
記シールド層と前記信号用導体回路パターンとの間の絶
縁間隔を各信号用導体回路パターンの間隔より狭くして
いる。
【0015】この場合、少なくとも内層の信号用導体回
路パターンをアディティブ法によって作製することが望
ましい。
【0016】
【作用】この構成によると、外層のシールド層が電磁気
の影響から内層の導体回路パターンを保護し、その結
果、外部からのノイズが遮蔽されかつ内部からのノイズ
の漏出が防止される。また、前記シールド層はめっきま
たは金属箔によって形成されるものであるため、導電性
のインクを用いた場合とは異なり、ショートの発生や寸
法精度の悪化等の問題が解消される。さらに、グランド
層としての役目を果たすシールド層には電源が流れるた
め、その絶縁距離を狭く設定した方が配線長が短くなっ
て、電源の供給を確実に行うことができる。
【0017】そして、本発明のような絶縁間隔の設定に
することにより、隣接する導体回路パターン間でのクロ
ストーク等も確実に防止される。しかも、全体の薄層化
も同時に達成される。
【0018】また、少なくとも信号用の導体回路パター
ンをアディティブ法で作製した場合は、信号用導体回路
パターンの間にめっきレジストが形成されるため、基材
と導体回路パターンとの段差が解消される。その結果、
層間絶縁層を薄くすることが容易になる。
【0019】
【実施例】〔実施例1〕以下、本発明を具体化した実施
例1を図1に基づき詳細に説明する。
【0020】図1に示すように、プリント配線板10を
構成する内層板10aは、絶縁性の基材1と、基材1の
両面に形成された信号用導体回路パターンとしての信号
線2及びめっきレジスト3とを備えている。内層板10
aの両面には層間絶縁層4が形成されている。両層間絶
縁層4の外表面には、ベタ状のシールド層5a及び表面
実装用のパッド5b並びにめっきレジスト6が形成され
ている。前記シールド層5aの外表面はソルダーレジス
ト7によって被覆されている。また、ソルダーレジスト
7の開口部7aからは前記パッド5bが露出している。
【0021】図1に示すように、プリント配線板10は
表裏面を貫通するめっきスルーホール8を備えている。
前記信号線2のうちのいくつかと各シールド層5aと
は、このめっきスルーホール8を介してそれぞれ電気的
に接続されている。また、層間絶縁層4の各所にはブラ
インドバイアホール(以下、BVHという)9a,9b
が設けられている。そして、それらのうちパッド5b部
分に形成されたBVH9aは、パッド5bと信号線2と
を連結している。また、それ以外のBVH9bは、信号
線2とシールド層5aとを連結している。なお、前記シ
ールド層5aはグランド層を兼ねている。
【0022】次に、このプリント配線板10を製造する
方法について説明する。本実施例1では、内外層におけ
る導体部をいずれもアディティブ法に従って形成すると
ころに特徴がある。
【0023】ガラスエポキシ等の絶縁性材料からなる基
材1には、まず表面粗化処理が施される。粗化された基
材1の両面には感光性樹脂が塗布され、その樹脂表面に
は触媒核が付与される。その後、樹脂を露光・現像する
ことによってめっきレジスト3が形成される。次に、無
電解銅めっき等を施すことにより、めっきレジスト3の
非形成部分に信号線2が形成される。なお、前記めっき
レジスト3と信号線2との境界には段差は生じない。
【0024】内層板10aの両面には感光性樹脂が全体
にわたって20μmの厚さに塗布され、前記樹脂層上に
は厚さが30μmの感光性アディティブ接着剤シートが
圧着される。即ち、前記樹脂層と接着剤シートとによっ
て、厚さ50μmの層間絶縁層4が形成されることにな
る。次にドリル加工が施され、後工程においてめっきス
ルーホール8となる貫通孔が形成される。また、層間絶
縁層4を露光・現像することにより、後工程においてB
VH9a,9bとなる箇所に非貫通孔が形成される。な
お、前記接着剤シートの利点としては、BVH9a,9
bを容易に形成することが可能なことである。
【0025】次に、層間絶縁層4の表面や貫通孔及び非
貫通孔の内面には、粗化処理が施された後、触媒核の付
与が行われる。その後、層間絶縁層4の表面には感光性
樹脂が塗布され、露光・現像によってめっきレジスト6
が形成される。その後、前記めっきレジスト6の非形成
部分への無電解銅めっきにより、当該部分にシールド層
5aと表面実装用のパッド5bが形成される。そして、
シールド層5aの外表面には、開口部7aとなる部分を
残してほぼ全面にわたりソルダーレジスト7用の樹脂が
塗布される。
【0026】また、本実施例1では、シールド層5aと
信号線2との間の絶縁間隔は、各信号線2のパターン間
隔よりも狭くなるように設計されている。よって、層間
絶縁層4の厚さを50μmとした本実施例1では、各信
号線2のパターン間隔を約60μm程度に設定してい
る。
【0027】さて、実施例1のプリント配線板10の構
成によると、外層のシールド層5aが電磁気等の影響か
ら信号線2を確実に保護する。よって、プリント配線板
10の外部からのノイズが遮蔽され、かつ内部からのノ
イズの漏出が防止されることにより、誤動作等の発生が
確実に回避される。更に、上述のように絶縁間隔を50
μmに設定したことにより、僅かな間隔を隔てて隣接す
る信号線2間でのクロストーク等も確実に防止される。
【0028】また、本実施例1では導電性のインクを用
いることなく無電解銅めっきによってシールド層5aを
形成しているため、インクを用いた場合のようなショー
トの発生や寸法精度の悪化等の問題は生じ得ない。それ
に加えて、シールド層5aの導通抵抗値が時間経過に伴
って劣化するということもない。
【0029】そして、アディティブ法により信号線2を
形成する本実施例1では、めっきレジスト3の存在によ
って内層板10a上の段差が解消されるという利点があ
る。従って、従来に比して薄めの層間絶縁層4を使用す
ることができ、よってプリント配線板10全体の薄層化
を達成することが可能になる。 〔実施例2〕次に、前記実施例1とほぼ同一の構成を有
するプリント配線板を別の方法により作製する実施例2
について説明する。なお、本実施例2と前記実施例1と
の相違点は外層の導体部、即ちシールド層及び表面実装
用のパッドをサブトラクティブ法に従って形成している
点である。よって、以下にその相違点を中心に説明す
る。
【0030】前記アディティブ法により作製された内層
板の表裏両面には、層間絶縁層としての厚さ50μmの
プリプレグが積層される。両プリプレグの外表面には、
シールド層としての厚さ18μmの片面粗化銅箔が積層
される。これらは加熱加圧プレスによって熱圧着され
る。ここで、ドリル加工が施され、めっきスルーホール
となる貫通孔が形成される。また、BVHを形成する部
分の銅箔にエッチングで穴をあけた後、レーザー加工が
施され、BVHとなる非貫通孔が形成される。
【0031】そして、前記片面粗化銅箔上にパネルめっ
きを行い、エッチングを行うことにより、めっきスルー
ホール、BVH及びシールド層等が形成される。更に、
前記シールド層の外表面には、開口部となる部分を残し
てほぼ全面にわたりソルダーレジスト用の樹脂が塗布さ
れる。
【0032】上記のような方法によってプリント配線板
を作製したとしても、前記実施例1と同様の利点を備え
た好適なプリント配線板を得ることが可能である。 〔実施例3〕続いて、前記実施例1,2とほぼ同一の構
成を有するプリント配線板を別の方法により作製した実
施例3について説明する。なお、本実施例3と前記実施
例1,2との相違点は内層の導体部、即ち内層板上の信
号線及びグランドパターンをいわゆる転写法に従って形
成している点である。よって、以下にその相違点を中心
に説明する。
【0033】治具板に固定された銅箔の一面にはまずめ
っきレジストが形成され、その非形成部分には電解銅め
っきが施される。次に、前記めっきレジストは除去さ
れ、銅めっき層の表面には黒化還元処理が施される。こ
こで、前記銅めっき層には基材としてのプリプレグが積
層プレスされると共に、銅箔を固定していた治具板が取
り外される。ここで、エッチングによって銅めっき層の
上部及び銅箔を除去することにより、所定部分に信号線
とグランドパターンとが形成される。また、本実施例3
においても、前記めっきレジストが内層板上の段差を解
消する役割を果たす。
【0034】このようにして得られた内層板には、実施
例1,2にて詳述したアディティブ法の手法に従って、
層間絶縁層、シールド層、めっきスルーホール、BVH
及びソルダーレジスト等が形成される。そして、上記の
ような方法によってプリント配線板を作製したとして
も、前記実施例1,2と同様の利点を備えた好適なプリ
ント配線板を得ることが勿論可能である。
【0035】なお、本発明は上記実施例1〜3のみに限
定されることはなく、以下のように変更することが可能
である。例えば、 (a)内層の導体部をサブトラクティブ法にて形成した
場合、隣接する信号線2の間をレジストで埋めること等
により、内層板10a上の段差を解消させるという方法
であっても良い。
【0036】(b)前記各実施例1〜3のような4層板
に限らず、6層板や8層板等に具体化することも可能で
ある。 (c)層間絶縁層の形成材料としてプリプレグやアディ
ティブ用接着剤シートを用いる前記実施例1〜3に代え
て、例えばビルドアップ用の絶縁層シートのように他の
シート状の材料を用いることも勿論可能である。
【0037】
【発明の効果】以上詳述したように、本発明のシールド
構造を備えたプリント配線板によれば、優れたシールド
効果と寸法精度とを得ることができ、かつショート等の
発生を確実に防止することができるという優れた効果を
奏する。また、それらの効果に加えて、プリント配線板
全体の薄層化を達成することができるという優れた効果
をも奏する。
【図面の簡単な説明】
【図1】実施例1のプリント配線板を示す部分拡大正断
面図である。
【図2】従来のプリント配線板を示す部分拡大正断面図
である。
【図3】従来の別のプリント配線板を示す部分拡大正断
面図である。
【符号の説明】
2 信号用導体回路パターンとしての信号線、5a シ
ールド層、4 層間絶縁層、10 プリント配線板。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】内層の信号用導体回路パターンと外層のシ
    ールド層との間に層間絶縁層を介在させたプリント配線
    板において、 前記シールド層はグランド層を兼ねて、前記層間絶縁層
    に設けられたブラインドバイアホールにより信号用導体
    回路パターンと連結され、該シールド層をめっきまたは
    金属箔によって形成すると共に、前記シールド層と前記
    信号用導体回路パターンとの間の絶縁間隔を各信号用導
    体回路パターンの間隔より狭くしたことを特徴とするプ
    リント配線板。
  2. 【請求項2】少なくとも前記信号用導体回路パターンを
    アディティブ法によって作製したことを特徴とする請求
    項1に記載のプリント配線板。
JP26024192A 1992-09-29 1992-09-29 プリント配線板 Expired - Lifetime JP3432534B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26024192A JP3432534B2 (ja) 1992-09-29 1992-09-29 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26024192A JP3432534B2 (ja) 1992-09-29 1992-09-29 プリント配線板

Publications (2)

Publication Number Publication Date
JPH06112602A JPH06112602A (ja) 1994-04-22
JP3432534B2 true JP3432534B2 (ja) 2003-08-04

Family

ID=17345318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26024192A Expired - Lifetime JP3432534B2 (ja) 1992-09-29 1992-09-29 プリント配線板

Country Status (1)

Country Link
JP (1) JP3432534B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140930A (ja) * 2011-12-29 2013-07-18 Samsung Electro-Mechanics Co Ltd 回路基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197223A (ja) 2012-03-19 2013-09-30 Hitachi Automotive Systems Ltd 電子制御装置
JP6282451B2 (ja) * 2013-12-03 2018-02-21 新光電気工業株式会社 電子装置及び電子装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013140930A (ja) * 2011-12-29 2013-07-18 Samsung Electro-Mechanics Co Ltd 回路基板

Also Published As

Publication number Publication date
JPH06112602A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
JP2658661B2 (ja) 多層印刷配線板の製造方法
JP2874329B2 (ja) 多層印刷配線板の製造方法
US5455393A (en) Multilayered printed wiring board and method of manufacturing the same
JP3432534B2 (ja) プリント配線板
JPH1187865A (ja) プリント配線板およびその製造方法
JPS59175796A (ja) 多層印刷配線板の製造方法
JP3575783B2 (ja) プリント配線板およびその製造方法
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
JPH09148698A (ja) 両面プリント配線板およびその製造方法
JP3179572B2 (ja) 多層プリント配線板およびその製造方法
JP3340752B2 (ja) フレキシブルプリント配線板の製造方法
JP2828825B2 (ja) ブラインドホールを有する高密度プリント配線板の製造方法
JPS63137498A (ja) スル−ホ−ルプリント板の製法
JPH07221460A (ja) 多層プリント配線板の製造方法
JP3217563B2 (ja) プリント配線板の製造方法
JPH0532919B2 (ja)
JP3288290B2 (ja) 多層プリント配線板
JP3934883B2 (ja) 配線基板およびその製造方法
JP3056899B2 (ja) ブラインドスルーホールの形成方法
JP3356650B2 (ja) プリント配線板及びその製造方法
JP2000101232A (ja) プリント配線板及びその製造方法
JPH08186357A (ja) プリント配線板及びその製造方法
JP3817291B2 (ja) プリント配線板
JP2724351B2 (ja) 電波遮蔽プリント配線板の製造法
JPH0797704B2 (ja) 多層印刷配線板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 10