JP2013140930A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2013140930A
JP2013140930A JP2012100742A JP2012100742A JP2013140930A JP 2013140930 A JP2013140930 A JP 2013140930A JP 2012100742 A JP2012100742 A JP 2012100742A JP 2012100742 A JP2012100742 A JP 2012100742A JP 2013140930 A JP2013140930 A JP 2013140930A
Authority
JP
Japan
Prior art keywords
layer
circuit board
circuit
insulating material
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012100742A
Other languages
English (en)
Inventor
Sun Wook Park
ウック パク,スン
Mi Jin Park
ジン パク,ミ
Romero Christian
ロメロ,クリスチアン
Yong Do Kyan
ド キャン,ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013140930A publication Critical patent/JP2013140930A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0776Resistance and impedance
    • H05K2201/0792Means against parasitic impedance; Means against eddy currents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】反り発生を防止し、全体の寄生キャパシタンスを減少させて、性能が向上した回路基板を提供する。
【解決手段】本発明の回路基板100は、絶縁材101と、絶縁材101の一面に形成され、少なくとも一つ以上の回路層111及び少なくとも一つ以上の絶縁層112からなるビルドアップ層110と、絶縁材101の他面に形成され、回路層111とは電気的に断絶された金属層120と、を含む。
【選択図】図1

Description

本発明は、回路基板に関する。
通常、回路基板(circuit board)は、家電製品や携帯用電子機器など電子産業の全般に亘って幅広く利用されており、技術的に分類すると、一面及び他面の両方にパターンが形成され、一面及び他面が連結されるようにホールを形成し、ホールの表面もまた導電性物質で処理した両面回路基板が主に使用されている。
しかし、近年、モバイル機器は、薄型化が要求されており、これに対応するために、片面回路基板を用いて、アセンブリの高さを最小化して電池の高さを増大したり、またはモバイル機器の一部分にのみ実装されるようにしている。
従って、両面積層回路基板より、片面で形成可能な薄型基板に対する要求が増大している。
片面回路基板は、絶縁材の一面または他面の何れか一つの面上にのみ回路が形成されており、一面と他面を連結するホールがなく、下部はベースの機能のみを行うため、製造コストを低減できるという長所がある。
しかし、このような片面回路基板は、回路層が一方向にのみ形成されるため、基板を形成する際に、反り(warpage)が発生しやすいという問題があり、また、寄生キャパシタンス(parastic capacitance)制御が容易でなく、製品性能が低下するという問題がある。
本発明は、前記従来技術の問題点を解決するためのものであって、本発明は、反り発生を防止し、全体の寄生キャパシタンスを減少させて、性能が向上した回路基板を提供することを目的とする。
本発明の一実施例による回路基板は、絶縁材と、前記絶縁材の一面に形成され、少なくとも一つ以上の回路層及び少なくとも一つ以上の絶縁層からなるビルドアップ層と、前記絶縁材の他面に形成され、前記回路層とは電気的に断絶された金属層と、を含む。
また、前記ビルドアップ層上に形成される第1ソルダレジスト層をさらに含むことができる。
この際、前記第1ソルダレジスト層は、前記ビルドアップ層に含まれた最外層の回路層の一部を露出させる開口部を有することができる。
また、前記開口部を介して露出した最外層の回路層上に形成された表面処理層をさらに含むことができる。
また、前記金属層上に形成される第2ソルダレジスト層をさらに含むことができる。
ここで、前記回路層は、銅(Cu)からなることができる。
また、前記金属層は、銅(Cu)、ニッケル(Ni)、銀(Ag)またはこれらの合金からなる群から選択されることができる。
また、前記金属層は、複数の層からなることができる。
この際、前記金属層の各層は、互いに異なる種類の金属からなることができる。
本発明の特徴及び利点は、添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
本発明の詳細な説明に先立ち、本明細書及び特許請求の範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
本発明は、片面回路基板において、回路層が形成された面に対向する面に前記回路層と電気的に断絶された金属層を形成することにより、前記回路層と前記金属層との間に形成された寄生キャパシタンスによって、基板全体の寄生キャパシタンスを減少する効果を有する。
また、本発明は、前記のように、基板全体の寄生キャパシタンスを減少させることができる構造を具現することにより、回路基板の性能を向上することができる効果を有する。
更に、本発明は、前記のように、片面回路基板において、回路層形成面に対向する面に金属層を形成することにより、一方向にのみビルドアップ層を形成することによって発生され得る反り(warpage)現象を減少させることができる効果を有する。
本発明の一実施例による回路基板の構造を示す断面図である。 従来回路基板の周波数特性と、本発明の一実施例による回路基板の周波数特性とを比較したグラフである。 従来回路基板の反り発生程度と、本発明の一実施例による回路基板の反り発生程度とを比較するための写真(従来回路基板)である。 従来回路基板の反り発生程度と、本発明の一実施例による回路基板の反り発生程度とを比較するための写真(従来回路基板)である。 従来回路基板の反り発生程度と、本発明の一実施例による回路基板の反り発生程度とを比較するための写真(本発明の一実施例による回路基板)である。 従来回路基板の反り発生程度と、本発明の一実施例による回路基板の反り発生程度とを比較するための写真(本発明の一実施例による回路基板)である。
本発明の目的、特定の長所及び新規の特徴は、添付図面に係わる以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。本明細書において、第1、第2などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、前記構成要素は、前記用語によって限定されない。
以下、添付の図面を参照して本発明の実施例について詳細に説明する。
図1は、本発明の一実施例による回路基板の構造を示す断面図である。
図1を参照すると、本実施例による回路基板100は、絶縁材101、絶縁材101の一面に形成されるビルドアップ層110、及び絶縁材101の他面に形成される金属層120を含む。
本実施例において、回路基板100は、インターポーザ(interposer)用基板、印刷回路基板、半導体基板、積層型LTCC(Low Temperature Co−fired Ceramic)基板及び積層型HTCC(High Temperature Co−fired Ceramic)基板などに適用することができ、特にこれに限定されない。
絶縁材101としては、樹脂絶縁材を使用することができる。前記樹脂絶縁材は、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸された樹脂、例えば、プリプレグ(prepreg)を使用することができ、また、熱硬化性樹脂及び/または光硬化性樹脂なども使用することができ、特にこれに限定されない。
本実施例において、ビルドアップ層110は、図1に図示したように、絶縁材101の一面に形成され、少なくとも一つ以上の回路層111及び少なくとも一つ以上の絶縁層112からなることができる。
図1では、ビルドアップ層110が一つの絶縁層112と二つの回路層111a、111cを含んでいることを図示しているが、これは一つの実施例に過ぎず、多数の絶縁層と多数の回路層からなってもよい。
ここで、絶縁層112には、前記絶縁材101のように樹脂絶縁材が使用されてもよく、特にこれに限定されない。
また、回路層111は、回路基板の分野において回路用伝導性金属として使用されるものであれば、特に制限なく適用することができ、回路基板では、銅(Cu)を使用することが一般的である。
本実施例において回路層111は、図1のように、絶縁材101上に形成された第1回路パターン111a、第1回路パターン111aに連結される第1ビア111b、及び第1ビア111bに連結される第2回路パターン111cを含む。
この際、第1回路パターン111aと第2回路パターン111cとの間には、寄生キャパシタンス(parastic capacitance)Cが発生され得る。
寄生キャパシタンス(parastic capacitance)は、二つの導体の間に存在する電圧差によって形成されるものであり、本実施例でも導体である第1回路パターン111aと第2回路パターン111cとの間に電圧差が存在するため、二つのパターンの間に寄生キャパシタンス(parastic capacitance)が発生され得る。
このような寄生キャパシタンス(parastic capacitance)は、周波数が小さい場合には無視できるが、周波数が高くなるほどインピーダンスが低くなって信号損失が増加し、製品の性能低下が発生され得るという問題がある。
また、近年、半導体素子の高集積化によって導電層間の距離が益々近くなり、寄生キャパシタンス(parastic capacitance)値が益々増加している。
このように、寄生キャパシタンス(parastic capacitance)値が益々増加するに伴い、周辺回路及び素子などの電気的特性が悪くなる問題がある。
即ち、本実施例のように、一方向にのみビルドアップ層が形成される片面回路基板において、寄生キャパシタンス(parastic capacitance)は、積層形成される層(layer)数によって決定されるが、ビルドアップ層間の間隔が非常に狭いため、層間に形成する寄生キャパシタンス値が増加する。また、ビルドアップ層の各層間の寄生キャパシタンスは、直列連結されたことと同様であるため、基板全体の寄生キャパシタンス(parastic capacitance)値を減少させることは容易でない。
従って、本実施例では、片面回路基板を形成する際に、図1のように、ビルドアップ層110の反対方向の絶縁材101上に金属層120を形成することにより、第1回路パターン111aと金属層120との間に非常に小さい寄生キャパシタンス(parastic capacitance)が形成され、これによって片面回路基板100全体の寄生キャパシタンス(parastic capacitance)値を減少することができる。
これは、ビルドアップ層110の厚さに比べて絶縁材101の厚さを著しく厚く具現することがより効果的である。例えば、絶縁材101の厚さをビルドアップ層110の厚さの2倍以上にしてもよく、特にこれに限定されない。
即ち、第1回路パターン111aと金属層120との間の距離が非常に広くなるため、非常に小さい寄生キャパシタンスC値が生成される。また、寄生キャパシタンスCは、ビルドアップ層110の寄生キャパシタンスCと直列連結されるため、非常に小さい値Cと、そうでない値Cとが直列連結された値は小さくなり、結果、基板全体の寄生キャパシタンス値は減少される。
このように、片面回路基板において、絶縁材上のビルドアップ層が形成された面の反対面に金属層を形成することにより、基板全体の寄生キャパシタンス(parastic capacitance)値が小さくなるように具現することができる。
また、基板全体の寄生キャパシタンス(parastic capacitance)が小さくなるように具現することで、図2に図示したように、従来の片面回路基板の周波数特性より本実施例による片面回路基板100の周波数特性が著しく向上することが確認できる。
ここで、Aは、本実施例による片面回路基板に対する周波数特性を示し、Bは、従来の片面回路基板に対する周波数特性を示す。
図2を参照すると、GHzレベルの高い周波数領域において、本実施例による片面回路基板の周波数損失は、従来片面回路基板の周波数損失より著しく少ないことが分かる。
また、本実施例による片面回路基板100は、金属層120を形成することにより、基板の反り(warpage)発生を防止することができる。
ここで、金属層120は、銅(Cu)、ニッケル(Ni)、銀(Ag)またはこれらの合金からなる群から選択されてもよく、特にこれに限定されない。
また、図1における金属層120は、一つの層からなっているが、本実施例で金属層120は、複数の層からなってもよく、金属層120が複数の層からなる場合、各層は、互いに異なる種類の金属からなってもよく、特にこれに限定されない。
通常、一方向にのみ形成された基板の場合、基板自体の非対称構造によって、反り(warpage)が発生する問題があるが、この場合、本実施例のように、コアである絶縁材101を中心に反対方向に金属層120を形成することにより、非対称的な構造を、ある程度、対称になるように補強して、基板の反り(warpage)発生を著しく減少させることができる。
即ち、図3〜図6に図示されたように、本実施例による片面回路基板の反り程度は、従来片面回路基板の反り程度より、著しく減少させたことが分かる。
ここで、図3は、従来片面回路基板、図4は、従来片面回路基板の反り程度、図5は、本実施例による片面回路基板、図6は、本実施例による片面回路基板の反り程度を示す。
一方、本実施例による片面回路基板100は、絶縁材の両面に銅箔層が形成された両面銅張積層板(Copper Clad Laminate;CCL)を利用すると容易に形成することができる。
即ち、両面銅張積層板(CCL)は、基本的に絶縁材を中心に両面に銅箔層が形成されており、絶縁材上にさらに金属層を形成する必要がなく、形成された銅箔層を利用することができるため、工程時間及び工程コストが増加することなく、容易に製造することができる長所がある。
また、本実施例における金属層120は、前記のように、両面銅張積層板(CCL)を利用して形成することも可能であるが、絶縁材101上にスパッタリング(sputtering)のような物理気相蒸着法(Physical Vapor Deposition;PVD)及び無電解メッキ工程のような化学気相蒸着法(Chemical Vapor Deposition;CVD)などを利用して形成することも可能であることは自明である。
また、本実施例において、金属層120は、EMC(Electromagnetic Compatibility)遮蔽及び周波数特性向上のためのグラウンド(ground)特性強化などのための機能を有することができるが、特にこれに限定されない。
また、本実施例による片面回路基板100は、図1のように、ビルドアップ層110上に形成される第1ソルダレジスト層130a及び金属層120上に形成される第2ソルダレジスト層130bをさらに含むことができる。
この際、第1ソルダレジスト層130aは、ビルドアップ層110の最外層の回路層、例えば、第2回路パターン111cの一部を露出させる開口部131が形成されてもよく、特にこれに限定されない。
ここで、第1ソルダレジスト層130a及び第2ソルダレジスト層130bは、それぞれ最外層の回路層及び金属層120を保護する保護層の機能を有し、電気的絶縁のために形成されるものである。
前記第1ソルダレジスト層130a及び第2ソルダレジスト層130bは、当業界に公知されたように、例えば、ソルダレジストインク、ソルダレジストフィルムまたはカプセル化剤などで構成することができるが、特にこれに限定されない。
この際、ソルダレジストがフィルムであれば、真空ラミネーション工程を利用して形成することが好ましく、インクであれば、一般的にスクリーン印刷、ロールコーティング方式、カーテンコーティング方式及びスプレー方式などを利用して形成することが好ましく、絶縁材を使用した半導体材料であれば、LCD及び半導体などで使用されるコーティング方法などを使用することができる。
ここで、各形成方式は、既に当業界に広く知られた周知の事項であるため省略する。
また、第1ソルダレジスト層130aの開口部131を介して露出した最外層の回路層の例として、第2回路パターン111cのうち露出した部分には、表面処理層(不図示)を形成することができる。
前記表面処理層は、当業界に公知されたものであれば特に限定されず、例えば、電解ニッケル及び金メッキ方式、ENIG(Electroless Nickel Immersion Gold)方式、ENAG(Electroless Nickel Autocatalytic Gold)方式、ENEPIG(Electroless Nickel Electroless Palladium Inmmersion Gold)方式、ENPIG(Electroless Nickel Immersion Palladium Immersion Gold)方式、無電解スズメッキ(Immersion Tin Plating)方式、OSP(Organic Solderability Preservative)方式などによって形成することができる。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは、本発明を具体的に説明するためのものであり、本発明による回路基板は、これに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
本発明は、反り発生を防止し、全体の寄生キャパシタンスを減少させて、性能が向上した回路基板に適用可能である。
100 片面回路基板(回路基板)
101 絶縁材
110 ビルドアップ層
111 回路層
111a 第1回路パターン
111b 第1ビア
111c 第2回路パターン
112 絶縁層
120 金属層
130a 第1ソルダレジスト層
130b 第2ソルダレジスト層
131 開口部

Claims (9)

  1. 絶縁材と、
    前記絶縁材の一面に形成され、少なくとも一つ以上の回路層及び少なくとも一つ以上の絶縁層からなるビルドアップ層と、
    前記絶縁材の他面に形成され、前記回路層とは電気的に断絶された金属層と、
    を含む回路基板。
  2. 前記ビルドアップ層上に形成される第1ソルダレジスト層をさらに含む請求項1に記載の回路基板。
  3. 前記第1ソルダレジスト層は、前記ビルドアップ層に含まれた最外層の回路層の一部を露出させる開口部を有する請求項2に記載の回路基板。
  4. 前記開口部を介して露出した最外層の回路層上に形成された表面処理層をさらに含む請求項3に記載の回路基板。
  5. 前記金属層上に形成される第2ソルダレジスト層をさらに含む請求項1に記載の回路基板。
  6. 前記回路層は、銅(Cu)からなる請求項1に記載の回路基板。
  7. 前記金属層は、銅(Cu)、ニッケル(Ni)、銀(Ag)またはこれらの合金からなる群から選択される請求項1に記載の回路基板。
  8. 前記金属層は、複数の層からなる請求項1に記載の回路基板。
  9. 前記金属層の各層は、互いに異なる種類の金属からなる請求項8に記載の回路基板。
JP2012100742A 2011-12-29 2012-04-26 回路基板 Pending JP2013140930A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110146293A KR20130077537A (ko) 2011-12-29 2011-12-29 회로기판
KR10-2011-0146293 2011-12-29

Publications (1)

Publication Number Publication Date
JP2013140930A true JP2013140930A (ja) 2013-07-18

Family

ID=48693944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012100742A Pending JP2013140930A (ja) 2011-12-29 2012-04-26 回路基板

Country Status (3)

Country Link
US (1) US20130168143A1 (ja)
JP (1) JP2013140930A (ja)
KR (1) KR20130077537A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102043733B1 (ko) * 2012-05-10 2019-11-12 히타치가세이가부시끼가이샤 다층 배선 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119111A (ja) * 1999-10-20 2001-04-27 Nec Corp プリント配線板及びその製造方法
JP2002100841A (ja) * 2000-09-25 2002-04-05 Taiyo Yuden Co Ltd 多層回路基板
JP3432534B2 (ja) * 1992-09-29 2003-08-04 イビデン株式会社 プリント配線板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
KR100371567B1 (ko) * 2000-12-08 2003-02-07 삼성테크윈 주식회사 Ag 선도금을 이용한 반도체 패키지용 리드프레임
US6977346B2 (en) * 2002-06-10 2005-12-20 Visteon Global Technologies, Inc. Vented circuit board for cooling power components
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
CN101233190B (zh) * 2005-07-28 2011-12-07 日本电气株式会社 绝缘材料、布线板和半导体器件
JP4764731B2 (ja) * 2006-01-30 2011-09-07 富士通株式会社 多層構造のプリント配線基板
JP4865453B2 (ja) * 2006-08-30 2012-02-01 日東電工株式会社 配線回路基板およびその製造方法
TWI334747B (en) * 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3432534B2 (ja) * 1992-09-29 2003-08-04 イビデン株式会社 プリント配線板
JP2001119111A (ja) * 1999-10-20 2001-04-27 Nec Corp プリント配線板及びその製造方法
JP2002100841A (ja) * 2000-09-25 2002-04-05 Taiyo Yuden Co Ltd 多層回路基板

Also Published As

Publication number Publication date
KR20130077537A (ko) 2013-07-09
US20130168143A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
US10674610B1 (en) Multilayer rigid flexible printed circuit board and method for manufacturing the same
US20140251656A1 (en) Wiring board and method for manufacturing the same
EP2644010B1 (en) Printed circuit board and method for manufacturing the same
KR101966326B1 (ko) 다층 경연성 인쇄회로기판 및 그 제조방법
CN104837301A (zh) 具有屏蔽结构的柔性电路板及其制作方法
CN102573278A (zh) 多层布线基板
US8604346B2 (en) Flex-rigid wiring board and method for manufacturing the same
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR101149026B1 (ko) 양면 연성 인쇄회로기판 및 그 제조 방법
JP2015159153A (ja) 電子部品内蔵多層配線板
JP2009206188A (ja) フレキシブルプリント配線板
JP5141084B2 (ja) 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法
JP2011146427A (ja) フレキシブルプリント配線板、フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板を備える電子機器
KR101903557B1 (ko) 인쇄회로기판 및 그 제조방법
KR20180013017A (ko) 인쇄회로기판
JP2012227404A (ja) フレキシブルプリント配線板
JP2013140930A (ja) 回路基板
JP4907281B2 (ja) フレキシブル配線回路基板
KR20190023297A (ko) 절연 필름 및 이를 구비한 회로 기판
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP2013115110A (ja) 段差構造のプリント配線板
KR20140118161A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131025

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150106