JP2002100841A - 多層回路基板 - Google Patents

多層回路基板

Info

Publication number
JP2002100841A
JP2002100841A JP2000289769A JP2000289769A JP2002100841A JP 2002100841 A JP2002100841 A JP 2002100841A JP 2000289769 A JP2000289769 A JP 2000289769A JP 2000289769 A JP2000289769 A JP 2000289769A JP 2002100841 A JP2002100841 A JP 2002100841A
Authority
JP
Japan
Prior art keywords
circuit board
ground conductor
layer
buffer layer
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000289769A
Other languages
English (en)
Inventor
Koichi Iguchi
巧一 井口
Yoshiyuki Wasada
佳之 和佐田
Masayuki Ishiyama
正之 石山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2000289769A priority Critical patent/JP2002100841A/ja
Publication of JP2002100841A publication Critical patent/JP2002100841A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 半田リフロー工程等における加熱、冷却の過
程で生じる多層回路基板の熱応力の発生を抑え、歪によ
る多層回路基板の反りの発生を防止する。 【解決手段】 多層回路基板は、絶縁性のコア層1の両
面に形成された少なくとも1層以上の絶縁性のビルトア
ップ層3、4と、これらコア層1及びビルトアップ層
3、4の層間に形成された内部配線導体2と、表面側の
ビルトアップ層3上に形成された外部配線導体5、6
と、この外部配線導体6の一部に半田付けされて搭載さ
れた回路部品7と、裏面側のビルトアップ層4上に被着
された導体膜からなるグランド導体8とを有する。さら
に、前記コア層1に対してグランド導体8の反対側に、
グランド導体8と同等の熱膨張率を有する熱歪緩衝層
8’を設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁性のコア層の
両面に形成された少なくとも1層以上の絶縁性のビルト
アップ層と、これらコア層及びビルトアップ層の層間に
形成された内部配線導体とを有する多層回路基板であっ
て、表面側のビルトアップ層上に形成された外部配線導
体に回路部品が搭載され、裏面側のビルトアップ層上に
導体膜からなるグランド導体が被着された多層回路基板
に関する。
【0002】
【従来の技術】この種の多層回路基板は、次のような構
造を有する。ガラス−エポキシ樹脂等からなる絶縁性の
コア層の両面に導体膜により所定のパターンで内部配線
導体が形成される。内部配線導体が形成されたコア層の
両面に樹脂等を塗布して硬化させる手段等により、絶縁
性のビルトアップ層が形成される。このビルトアップ層
が複数層の場合、下地となるビルトアップ層の上に導体
膜により所定のパターンでさらに内部配線導体が形成さ
れ、このようにして適当な層数のビルトアップ層が形成
される。最後に多層回路基板の表面側と裏面側となる最
も外側のビルトアップ層が形成される。さらに、表面側
のビルトアップ層の上には、導体膜により所定のパター
ンで外部配線導体が形成される。また、裏面側のビルト
アップ層の上には、一様に銅箔等の導体膜を形成するこ
とにより、グランド導体が形成される。
【0003】この多層回路基板の表面側の外部配線導体
の一部は、回路部品を搭載するためのランド電極となっ
ている。このランド電極上に半田ペーストが塗布され、
その後、この多層回路基板上に回路部品が搭載され、こ
の回路部品の端子がランド電極上に載せられる。その
後、回路部品を搭載した多層回路基板をリフロー炉に導
き、加熱して前記の半田ペーストをリフローする。さら
に、多層回路基板をリフロー炉から導出し、同基板を常
温に冷却することにより、回路部品の端子がランド電極
に半田付けされ、回路部品が実装される。
【0004】
【発明が解決しようとしている課題】前記のような多層
回路基板では、その裏面全体またはその大半の面積にわ
たって銅箔等の導体膜からなるグランド導体が形成さ
れ、このグランド導体が多層回路基板のビルトアップ層
上にいわゆるベタ付けされる。このような多層回路基板
では、前述のようにして回路部品を実装する際の半田リ
フロー工程において、反りが生じることがある。これ
は、半田リフロー工程における加熱と冷却の過程で、ガ
ラスエポキシ樹脂等からなるコア層やビルトアップ層と
銅箔等からなるグランド導体との熱膨張率の違いによ
り、熱応力が生じ、多層回路基板に歪が生じることによ
る。
【0005】本発明は、このような従来の多層回路基板
における課題に鑑み、半田リフロー工程等における加
熱、冷却の過程で生じる多層回路基板の熱応力の発生を
抑え、歪による多層回路基板の反りの発生を防止するこ
とを目的とするものである。
【0006】
【課題を解決するための手段】本発明では、前記の目的
を達成するため、コア層1に対してグランド導体8の反
対側に、グランド導体8と同等の熱膨張係数を有する熱
歪緩衝層8’を設けたものである。これにより、グラン
ド導体8とコア層1やビルトアップ層3、4との熱膨張
率の違いにより生じる加熱、冷却時の熱応力をコア層1
に対してグランド導体8と反対側でも発生さするので、
コア層1の両面側の熱応力を相殺できる。
【0007】より具体的に本発明による多層回路基板の
構成を説明すると、この多層回路基板は、絶縁性のコア
層1の両面に形成された少なくとも1層以上の絶縁性の
ビルトアップ層3、4と、これらコア層1及びビルトア
ップ層3、4の層間に形成された内部配線導体2と、表
面側のビルトアップ層3上に形成された外部配線導体
5、6と、この外部配線導体6の一部に半田付けされて
搭載された回路部品7と、裏面側のビルトアップ層4上
に被着された導体膜からなるグランド導体8とを有す
る。そしてこのような多層回路基板において、前記コア
層1に対してグランド導体8の反対側に、グランド導体
8と同等の熱膨張係数を有する熱歪緩衝層8’を設け
る。
【0008】このような多層回路基板では、加熱、冷却
により、多層回路基板を構成するコア層1、ビルトアッ
プ層3、4、グランド導体8が熱膨張し或いは収縮しよ
うとするとき、グランド導体8側で発生する熱応力がコ
ア層1を挟んでその反対側にある熱歪緩衝層8’側でも
発生する。このため、コア層1の両側の熱応力が均衡
し、互いに相殺されるため、結果として多層回路基板に
生じる熱歪が抑えられ、多層回路基板に反りが生じな
い。このような観点から、熱歪緩衝層8’は、グランド
層8と同じ導体からなる同じ膜厚の導体膜であり、なお
且つグランド導体8と同じパターンの導体膜からなるこ
とが好ましいと言える。
【0009】さらに、グランド導体8と熱歪緩衝層8’
とに導体膜が部分的に存在しない不連続部分を設けると
よい。例えば、グランド導体8と熱歪緩衝層8’に複数
の孔9、9’、10、10’、11、11’を設ける。
或いは、グランド導体8と熱歪緩衝層8’とに導体膜が
部分的に切れた不連続部分を設ける。例えば、グランド
導体8と熱歪緩衝層8’とにスリット12、12’を設
ける。
【0010】このような多層回路基板では、加熱、冷却
により、多層回路基板を構成するコア層1やビルトアッ
プ層3、4、グランド導体8、熱歪緩衝層層8’が熱膨
張し或いは収縮しようとするとき、グランド導体8や熱
歪緩衝層層8’の歪みが孔9、、9’、10、10’、
11、11’やスリット11、11’により吸収され
る。また、孔9、、9’10、10’、11、11’を
設けた場合は、その分だけグランド導体8や熱歪緩衝層
8’のビルドアップ層4、3に密着する面積が減少す
る。このため、絶縁材料であるコア層1やビルトアップ
層3、4と金属材料であるグランド導体8や熱歪緩衝層
8’との熱応力が緩和され、多層回路基板の熱応力によ
る反りが発生しにくくなる。
【0011】
【発明の実施の形態】次に、図面を参照しながら、本発
明の実施の形態について、具体的且つ詳細に説明する。
図1は、完成した多層回路基板の表面側にチップ状の回
路部品7を搭載し、多層回路基板の表面上の外部配線
5、6のうち、ランド電極となる外部配線6、6に前記
回路部品7の両端の端子を半田付けした例を示す。本発
明による多層回路基板では、チップ状の回路部品7以外
に、多数の端子を有するパッケージ部品等も搭載され
る。
【0012】このような多層回路基板の構成を、その製
法に従って説明する。まず、ガラス−エポキシ樹脂等か
らなる絶縁性のコア層1を用意し、このコア層1の両面
に銅等の導体箔を圧着するか、或いはメッキをすること
により導体箔を形成する。次に、このコア層1の両面の
導体箔に所定のパターンでレジスト膜を印刷し、レジス
ト膜に覆われていない部分を選択的にエッチングするこ
とにより、導体箔をパターニングする。その後、レジス
ト膜を洗浄、除去することにより、コア層1の両面に所
定のパターンでパターニングされた導体膜からなる内部
配線導体2、2が形成される。
【0013】次に、この内部配線導体2、2を形成した
コア層1の両面に樹脂シートを圧着するかまたは樹脂ペ
ーストを塗布して硬化させる手段等により、絶縁性のビ
ルトアップ層3、4を形成する。図1の例では、コア層
1の両面にそれぞれ1層ずつのビルトアップ層3、4を
形成しているが、さらにビルトアップ層3、4を複数層
ずつ形成するときは、下地となるビルトアップ層2、2
の上に、コア層1に形成したのと同様にして、内部配線
導体となる回路配線パターンを形成する。またこのビル
トアップ層3、4には、その上にある内部配線導体を別
の層にある内部配線導体2、2と接続するため、ビアホ
ールを穿孔し、そのビアホールにメッキを施してビアホ
ール導体を形成する。
【0014】このようにして適当な層数のビルトアップ
層3、4を形成した後、最後に形成した裏面側のビルト
アップ層4の上に銅箔等の導体箔を圧着するか、或いは
メッキを施し、導体箔を形成する。その後、前述のコア
層1の両面に内部配線導体2、2を形成したのと同じ手
段でこの導体箔をパターニングし、グランド導体を形成
する。他方、表面側のビルトアップ層3の上にも同様に
して導体箔を形成し、これを同様の手段でパターニング
に、熱歪緩衝層8’を形成する。
【0015】さらに、この熱歪緩衝層8’の上に、もう
1層のビルドアップ層3’を形成する。このビルドアッ
プ層3’にも同様にして導体箔を形成し、これを同様の
手段でパターニングし、外部配線導体5、6を形成す
る。これらの外側のビルトアップ層3’、4にも、その
上にある外部配線導体5、6やグランド導体8を内部配
線導体2、2と接続するため、ビアホールを穿孔し、そ
のビアホールにメッキを施してビアホール導体(図示せ
ず)を形成する。これにより、図1に示すような多層回
路基板が完成する。
【0016】この多層回路基板では、コア層1に対して
グランド導体8の反対側に、グランド導体8と同等の熱
膨張係数を有する熱歪緩衝層8’が設けられることにな
る。例えば、この熱歪緩衝層8’は、グランド導体8と
同じ導体からなり、同じ膜厚の同じパターンを有する。
この熱歪緩衝層8’は、回路やそのアースを構成しない
もので、あくまでも回路として機能しない層である。
【0017】図2は、グランド導体8のパターンの例を
示している。この図2に示すグランド導体8では、導体
箔をパターニングし、縦横に等間隔で円形の孔9を設
け、グランド導体8に部分的に導体膜が存在しない不連
続部分を設けている。こうすることにより、通常の多層
回路基板よりグランド導体8の面積を少なくすることが
できる。例えば、通常の多層回路基板では、表面の外部
配線導体5、6が占める面積と裏面のグランド導体8が
占める面積との比が2前後あるのに対し、この比を1.
4前後とすることができる。
【0018】このようにして作られた多層回路基板にお
いては、そのコア層1やビルトアップ層2、2の層間の
内部配線導体2、表面の外部配線導体5、6及び裏面の
グランド導体8は回路配線としてつながっており、図示
してないビアホール導体で接続されている。このうちグ
ランド導体8は、アースとして機能する。熱歪緩衝層
8’は回路を構成する内部配線導体2や外部配線導体
5、6と接続されず、それらに対して絶縁されている。
【0019】多層回路基板の表面側の外部配線導体5、
6の一部の外部電極6は、回路部品7を搭載するための
ランド電極であり、このランド電極である外部電極6上
に半田ペーストを塗布する。その後、この多層回路基板
上に回路部品7を搭載し、この回路部品7の両端の端子
をランド電極である外部配線導体6、6の上に載せる。
その後、回路部品7を搭載した多層回路基板をリフロー
炉に導き、加熱して前記の半田ペーストをリフローす
る。さらに、多層回路基板をリフロー炉から導出し、同
基板を常温に冷却することにより、回路部品7の端子が
外部配線導体6、6に半田付けされる。
【0020】この半田付け工程に当たっては、多層回路
基板の加熱、冷却により、その裏面のグランド導体8が
熱膨張しようとするとき、コア層1の反対側の熱歪緩衝
層8’も同様にして熱膨張する。このため、コア1の両
側の熱応力が相殺され、多層回路基板の撓みによる反り
が防止される。またこのとき、グランド導体8や熱歪緩
衝層8’の歪みが孔9、9’により吸収される。さら
に、孔9、9’の面積だけ、熱歪緩衝層8のビルドアッ
プ層4に密着する面積が減少し、裏面のグランド導体8
や熱歪緩衝層8’と表面の外部配線導体5、6との面積
比を小さくすることができる。これにより、半田付け工
程での多層回路基板の熱応力が緩和され、多層回路基板
に反りが発生しにくくなる。
【0021】図3は、グランド導体8や熱歪緩衝層8’
のパターンの他の例を示す。このグランド導体8や熱歪
緩衝層8’では、図2により前述したグランド導体8や
熱歪緩衝層8’の孔9、9’に加え、それら孔9、9’
の間により径の小さな小孔10を配置したものである。
このような大きな径の孔9、9’と小さな径の孔10と
の組み合わせにより、多層回路基板を加熱、冷却したと
きのグランド導体8や熱歪緩衝層8’の熱応力による歪
みをより均一に分散できる。
【0022】図4は、グランド導体8や熱歪緩衝層8’
のパターンの他の例を示す。このグランド導体8や熱歪
緩衝層8’では、図2により前述したグランド導体8や
熱歪緩衝層8’の円形の孔9、9’に代えて、六角形の
孔11を設けたものである。この六角形の孔11の対向
する頂点を結ぶ一つの対角線は、何れも同じ方向に向い
ている。すなわち、図4では一対の対向する頂点が上下
の方向に向いている。さらに、隣接する孔11は、前記
の対角線に対して±45゜の方向に一定の間隔で配置さ
れており、これにより、孔11の間の導体膜の幅は、全
ての孔11の間において均一である。このため、多層回
路基板を加熱、冷却したときのグランド導体8や熱歪緩
衝層8’の熱応力による歪みが均一に分散される。しか
も、全ての孔11の間の導体膜の幅が同じであることか
ら、グランド導体8の電気抵抗が均一になり、インピー
ダンスも良好となる。
【0023】図5は、グランド導体8や熱歪緩衝層8’
のパターンの他の例を示す。このグランド導体8や熱歪
緩衝層8’では、図2から図4により前述したグランド
導体8や熱歪緩衝層8’のような孔ではなく、グランド
導体8や熱歪緩衝層8’の導体膜が部分的に切れたスリ
ット12、12’を設けたものである。図5に示すよう
に、隣接するスリット12、12’は、互いに交差する
ことなく、90゜の角度をなすよう配列されており、し
かもそれら隣接するスリット12、12’の間隔は何れ
も等しい。このため、多層回路基板を加熱、冷却したと
きのグランド導体8や熱歪緩衝層8’の熱応力による歪
みが縦横に均一に分散される。しかも、隣接するスリッ
ト12、12’の間隔が全て等しいことから、それらス
リット12、12’の間の電気抵抗が均一になり、イン
ピーダンスも良好となる。
【0024】なお、図示の例では、グランド導体8や熱
歪緩衝層8’の最も外側のスリット12、12’で、グ
ランド導体8や熱歪緩衝層8’の各辺と90゜の角度を
なすスリット12、12’は、何れも他のスリット1
2、12’より長く、グランド導体8や熱歪緩衝層8’
の各辺に達している。他方、このグランド導体8や熱歪
緩衝層8’の最も外側のスリット12、12’で、グラ
ンド導体8や熱歪緩衝層8’の各辺と90゜の角度をな
すスリット12、12’も、他のスリット12、12’
と同じ長さとすることは、もちろん可能である。
【0025】図6は、グランド導体8や熱歪緩衝層8’
のパターンの他の例を示す。このグランド導体8や熱歪
緩衝層8’では、図5により前述したグランド導体8や
熱歪緩衝層8’のパターンにおいて、それらのスリット
12、12’の間に孔9、9’を設けたものである。こ
のグランド導体8や熱歪緩衝層8’のパターンでは、前
記のスリット12、12’と孔9、9’との双方の熱応
力の緩和作用が併用されるため、多層回路基板を加熱、
冷却したときのグランド導体8や熱歪緩衝層8’の熱応
力による歪みが分散されやすくなる。
【0026】
【発明の効果】以上説明した通り、本発明による多層回
路基板では、加熱、冷却により、多層回路基板が熱膨張
し或いは収縮しようとするとき、絶縁材料であるコア層
1やビルトアップ層3、4と金属材料であるグランド導
体8や熱歪緩衝層8’との熱応力がコア層1の両面側で
相殺され、或いは緩和されるため、多層回路基板の熱応
力による反りが発生しにくくなる。
【図面の簡単な説明】
【図1】本発明の一実施形態である多層回路基板の例を
示す部分縦断側面図である。
【図2】本発明の一実施形態である多層回路基板のグラ
ンド導体と熱歪緩衝層のパターンの例を示す裏面図であ
る。
【図3】グランド導体と熱歪緩衝層のパターンの他の例
を示す裏面図である。
【図4】グランド導体と熱歪緩衝層のパターンの他の例
を示す裏面図である。
【図5】グランド導体と熱歪緩衝層のパターンの他の例
を示す裏面図である。
【図6】グランド導体と熱歪緩衝層のパターンの他の例
を示す裏面図である。
【符号の説明】
1 コア層 3 ビルトアップ層 4 ビルトアップ層 2 内部配線導体 5 外部配線導体 6 外部配線導体 7 回路部品 8 グランド導体 8’ 熱歪緩衝層 9 グランド導体の孔 9’ 熱歪緩衝層の孔 10 グランド導体の孔 10’ 熱歪緩衝層の孔 11 グランド導体の孔 11’ 熱歪緩衝層の孔 12 グランド導体のスリット 12’ 熱歪緩衝層のスリット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石山 正之 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 Fターム(参考) 5E338 AA03 AA16 BB72 BB75 CC01 CC04 CC06 CC09 CD02 CD23 CD24 EE28 5E346 AA05 AA06 AA11 AA12 AA15 AA25 AA35 BB02 BB03 BB04 BB06 BB11 CC32 DD02 DD03 DD11 DD31 EE31 FF04 FF45 GG25 GG28 GG40 HH11

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性のコア層(1)の両面に形成され
    た少なくとも1層以上の絶縁性のビルトアップ層
    (3)、(4)と、これらコア層(1)及びビルトアッ
    プ層(3)、(4)の層間に形成された内部配線導体
    (2)と、表面側のビルトアップ層(3)上に形成され
    た外部配線導体(5)、(6)と、この外部配線導体
    (6)の一部に半田付けされて搭載された回路部品
    (7)と、裏面側のビルトアップ層(4)上に被着され
    た導体膜からなるグランド導体(8)とを有する多層回
    路基板において、前記コア層(1)に対してグランド導
    体(8)の反対側に、グランド導体(8)と同等の熱膨
    張係数を有する熱歪緩衝層(8’)を設けたことを特徴
    とする多層回路基板。
  2. 【請求項2】 熱歪緩衝層(8’)がグランド層(8)
    と同じ導体からなる同じ膜厚の導体膜であることを特徴
    とする請求項1に記載の多層回路基板。
  3. 【請求項3】 グランド導体(8)と熱歪緩衝層
    (8’)とが同じパターンの導体膜からなることを特徴
    とする請求項1または2に記載の多層回路基板。
  4. 【請求項4】 グランド導体(8)と熱歪緩衝層
    (8’)とに導体膜が部分的に存在しない不連続部分を
    有することを特徴とする請求項1〜3の何れかに記載の
    多層回路基板。
  5. 【請求項5】 グランド導体(8)と熱歪緩衝層
    (8’)の導体膜が部分的に存在しない不連続部分が、
    グランド導体(8)と熱歪緩衝層(8’)に設けられた
    複数の孔(9)、(9’)、(10)、(10’)、
    (11)、(11’)であることを特徴とする請求項1
    〜4の何れかに記載の多層回路基板。
  6. 【請求項6】 前記グランド導体(8)と熱歪緩衝層
    (8’)とに導体膜が部分的に切れた不連続部分を有す
    ることを特徴とする請求項1〜5の何れかに記載の多層
    回路基板。
  7. 【請求項7】 グランド導体(8)と熱歪緩衝層
    (8’)との導体膜が部分的に切れた不連続部分が、グ
    ランド導体(8)と熱歪緩衝層(8’)とに設けられた
    スリット(12)、(12’)であることを特徴とする
    請求項4に記載の多層回路基板。
JP2000289769A 2000-09-25 2000-09-25 多層回路基板 Withdrawn JP2002100841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000289769A JP2002100841A (ja) 2000-09-25 2000-09-25 多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000289769A JP2002100841A (ja) 2000-09-25 2000-09-25 多層回路基板

Publications (1)

Publication Number Publication Date
JP2002100841A true JP2002100841A (ja) 2002-04-05

Family

ID=18773107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000289769A Withdrawn JP2002100841A (ja) 2000-09-25 2000-09-25 多層回路基板

Country Status (1)

Country Link
JP (1) JP2002100841A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049060A (ja) * 2005-08-12 2007-02-22 Sumitomo Bakelite Co Ltd 回路基板
JP2013140930A (ja) * 2011-12-29 2013-07-18 Samsung Electro-Mechanics Co Ltd 回路基板
JP2017183519A (ja) * 2016-03-30 2017-10-05 株式会社ケーヒン 回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049060A (ja) * 2005-08-12 2007-02-22 Sumitomo Bakelite Co Ltd 回路基板
JP4697591B2 (ja) * 2005-08-12 2011-06-08 住友ベークライト株式会社 回路基板
JP2013140930A (ja) * 2011-12-29 2013-07-18 Samsung Electro-Mechanics Co Ltd 回路基板
JP2017183519A (ja) * 2016-03-30 2017-10-05 株式会社ケーヒン 回路装置

Similar Documents

Publication Publication Date Title
JP2010199216A (ja) 部品実装構造及び部品実装方法
WO2016058225A1 (zh) 一种多层印刷电路板
US20110061906A1 (en) Printed circuit board and fabrication method thereof
JPH05243736A (ja) プリント回路板の製造方法
US20070080465A1 (en) Printed board, electronic board and electronic device
JP2002261402A (ja) 電子回路ユニットの回路基板
JP2006310421A (ja) 部品内蔵型プリント配線板とその製造方法
JP2002324952A (ja) プリント基板
JP4981744B2 (ja) 配線回路基板およびその製造方法
JP3289858B2 (ja) マルチチップモジュールの製造方法およびプリント配線板への実装方法
WO2005074338A1 (ja) 回路基板
JP2004200265A (ja) プリント配線板
JP2002100841A (ja) 多層回路基板
JP2002100880A (ja) 多層回路基板
JP2630293B2 (ja) 多層配線基板
JP2000165042A (ja) 薄膜多層配線基板
JPH08195566A (ja) 多層型電子基板とその製造方法、及び演算処理用ボード
JP2000124561A (ja) プリント配線板
WO2022036989A1 (zh) 移动终端、软硬结合板及其制造方法
JP2000261109A (ja) 配線基板
JP2961859B2 (ja) 多層セラミック基板
JP2002299780A (ja) プリント配線基板
JPH08162765A (ja) 多層プリント配線板
JP2000165045A (ja) プリント配線基板
JPH1051094A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204