JPH08195566A - 多層型電子基板とその製造方法、及び演算処理用ボード - Google Patents
多層型電子基板とその製造方法、及び演算処理用ボードInfo
- Publication number
- JPH08195566A JPH08195566A JP7003564A JP356495A JPH08195566A JP H08195566 A JPH08195566 A JP H08195566A JP 7003564 A JP7003564 A JP 7003564A JP 356495 A JP356495 A JP 356495A JP H08195566 A JPH08195566 A JP H08195566A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- board
- substrate
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 多層型電子基板の高密度実装を可能とする。
【構成】 基板中心線Ｃより半田面Ａ側のベタ層
Ｌm+3、Ｌn-1等の厚みを部品面Ｂ側のベタ層Ｌ2、Ｌm+1
等の厚さより厚くする。 【効果】 厚みを変えることで半田面側の剛性が部品面
側より大きくなり、半田面加熱時に基板が湾曲せず、実
装時に電子基板間の距離を小さくできる。
Ｌm+3、Ｌn-1等の厚みを部品面Ｂ側のベタ層Ｌ2、Ｌm+1
等の厚さより厚くする。 【効果】 厚みを変えることで半田面側の剛性が部品面
側より大きくなり、半田面加熱時に基板が湾曲せず、実
装時に電子基板間の距離を小さくできる。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路の高密度実装
に用いる多層型電子基板とその製造方法、及びその電子
基板を用いた演算処理用ボードに関する。
に用いる多層型電子基板とその製造方法、及びその電子
基板を用いた演算処理用ボードに関する。
【０００２】
【従来の技術】並列プロセッサ等多くのＣＰＵモジュー
ルや機能モジュールの高速化が本格化するに従い、それ
らを安価に集積しつつ高性能化・高速化・高機能化を同
時に達成するために、電子基板の１ボードレベルでの大
型化が必須となりつつある。また、それらの大型電子基
板を複数用い、スタック構造に高密度三次元実装して、
システムレベルでの高集積化を図っていくことも同時に
重要な課題となっている。このためには、システムを安
価に製造するために、通常一般に使われている基板製造
プロセスと材料（例えばグラスエポキシ材を用い、銅材
を用いた配線層、ベタ層にて構成した多層型電子基板）
を用いるとともに、いかに近接した距離にできるだけ大
形の基板をスタック構造に（基板を重ね合わせるよう
に）配置できるかが鍵（キーテクノロジ）となる。大形
基板の重ね合わせを近接距離で行えるようにするには、
補強材や発熱部品からの発熱を除去するための部品（ヒ
ートシンクや放熱フィン等）等、基板の高さ方向のスペ
ースを占有する部品を除去するか、それらの部品高さを
抑えるとともに、最終的な実装基板において、基板の反
り等の、下記に詳述する基板変形を抑えて限りなく平板
に近い基板を製造する必要がある。
ルや機能モジュールの高速化が本格化するに従い、それ
らを安価に集積しつつ高性能化・高速化・高機能化を同
時に達成するために、電子基板の１ボードレベルでの大
型化が必須となりつつある。また、それらの大型電子基
板を複数用い、スタック構造に高密度三次元実装して、
システムレベルでの高集積化を図っていくことも同時に
重要な課題となっている。このためには、システムを安
価に製造するために、通常一般に使われている基板製造
プロセスと材料（例えばグラスエポキシ材を用い、銅材
を用いた配線層、ベタ層にて構成した多層型電子基板）
を用いるとともに、いかに近接した距離にできるだけ大
形の基板をスタック構造に（基板を重ね合わせるよう
に）配置できるかが鍵（キーテクノロジ）となる。大形
基板の重ね合わせを近接距離で行えるようにするには、
補強材や発熱部品からの発熱を除去するための部品（ヒ
ートシンクや放熱フィン等）等、基板の高さ方向のスペ
ースを占有する部品を除去するか、それらの部品高さを
抑えるとともに、最終的な実装基板において、基板の反
り等の、下記に詳述する基板変形を抑えて限りなく平板
に近い基板を製造する必要がある。
【０００３】基板の変形は、主として不均質な加熱処理
と、加熱時に基板材料が軟化して基板全体の剛性が低下
することにより自重（部品や基板の重量）が十分ささえ
きれないこと等によって発生する。特に、部品実装工程
での半田上げ処理時には、基板の特定の面だけを加熱処
理する（挿入部品が主となる電子基板では、部品が乗っ
ている部品面と反対の面、すなわち半田面を加熱し、ス
ルーホール内に半田を注入する）場合が多く、その加熱
面側が一時的に大きく変形する。
と、加熱時に基板材料が軟化して基板全体の剛性が低下
することにより自重（部品や基板の重量）が十分ささえ
きれないこと等によって発生する。特に、部品実装工程
での半田上げ処理時には、基板の特定の面だけを加熱処
理する（挿入部品が主となる電子基板では、部品が乗っ
ている部品面と反対の面、すなわち半田面を加熱し、ス
ルーホール内に半田を注入する）場合が多く、その加熱
面側が一時的に大きく変形する。
【０００４】図４は多層型電子基板の例を模式的に示し
たもので、表面層（Ｂ面）、裏面層（Ａ面）の間にＶＣ
Ｃベタ層（電源層）、ＧＮＤベタ層（接地層）が配され
ている。表面層には部品が搭載され、発熱部品にはヒー
トシンクが設けられている。このような基板で、特に銅
材等で構成された半田面（Ａ面）側に配置されたベタ面
や基板材料（例えばグラスエポキシ材）が半田面の加熱
時にその半田面側で大きく伸び、加えて、部品も含む基
板全体の自重が同一方向への基板変形を助長するため、
冷却後も完全に元の平板に戻らないという現象が発生す
る。すなわち、部品面（Ｂ面）側と半田面（Ａ面）側
で、基板の伸び率や収縮率が大きく異なるため、それが
図４に示したような部品面側に湾曲して、部品面の中央
が陥没したような変形をもたらす。この変形のため、補
強材無しで複数の大形基板を高密度実装した場合、隣接
した基板間で部品がぶつかり、電気的な接触事故を引き
起こすことになり、結果的に基板間隔を広げなければな
らなくなる。
たもので、表面層（Ｂ面）、裏面層（Ａ面）の間にＶＣ
Ｃベタ層（電源層）、ＧＮＤベタ層（接地層）が配され
ている。表面層には部品が搭載され、発熱部品にはヒー
トシンクが設けられている。このような基板で、特に銅
材等で構成された半田面（Ａ面）側に配置されたベタ面
や基板材料（例えばグラスエポキシ材）が半田面の加熱
時にその半田面側で大きく伸び、加えて、部品も含む基
板全体の自重が同一方向への基板変形を助長するため、
冷却後も完全に元の平板に戻らないという現象が発生す
る。すなわち、部品面（Ｂ面）側と半田面（Ａ面）側
で、基板の伸び率や収縮率が大きく異なるため、それが
図４に示したような部品面側に湾曲して、部品面の中央
が陥没したような変形をもたらす。この変形のため、補
強材無しで複数の大形基板を高密度実装した場合、隣接
した基板間で部品がぶつかり、電気的な接触事故を引き
起こすことになり、結果的に基板間隔を広げなければな
らなくなる。
【０００５】こうした基板の変形を防止するために、従
来は金属等の剛性の高い補強材を、基板上に外の電子部
品と一緒に実装して、基板全体の剛性を高め、湾曲等の
変形を後工程（実装工程）で補正する方式を採ってい
る。この種の従来技術として特開平４−１６２７８８号
等に記載されたものがある。
来は金属等の剛性の高い補強材を、基板上に外の電子部
品と一緒に実装して、基板全体の剛性を高め、湾曲等の
変形を後工程（実装工程）で補正する方式を採ってい
る。この種の従来技術として特開平４−１６２７８８号
等に記載されたものがある。
【０００６】
【発明が解決しようとする課題】上記した従来技術の、
金属補強材を実装して基板の変形を防ぐ方法では、大形
ボードの変形補正そのものが困難であったり、補強材や
実装のコストが余分にかかる等の問題があり、また補強
材が基板上でかなりのスペースを専有し、特に基板周辺
部を専有してコネクタ等の実装に障害となることや、高
さ方向の実装効率の低下をもたらす原因になり、基板レ
ベル、システムレベルでの実装密度が向上しないという
問題がある。
金属補強材を実装して基板の変形を防ぐ方法では、大形
ボードの変形補正そのものが困難であったり、補強材や
実装のコストが余分にかかる等の問題があり、また補強
材が基板上でかなりのスペースを専有し、特に基板周辺
部を専有してコネクタ等の実装に障害となることや、高
さ方向の実装効率の低下をもたらす原因になり、基板レ
ベル、システムレベルでの実装密度が向上しないという
問題がある。
【０００７】本発明の目的は、金属補強材を用いずに加
熱処理等に伴う変形を抑えることができ、複数の電子基
板を高密度に実装してシステムの総合的な実装密度を向
上させることのできる多層型電子基板とその製造方法、
及びその電子基板を用いた演算処理用ボードを提供する
ものである。
熱処理等に伴う変形を抑えることができ、複数の電子基
板を高密度に実装してシステムの総合的な実装密度を向
上させることのできる多層型電子基板とその製造方法、
及びその電子基板を用いた演算処理用ボードを提供する
ものである。
【０００８】
【課題を解決するための手段】本発明は、導電体から成
るベタ層を含む層を積層して形成された多層型電子基板
であって、基板面に平行な平行面で第１及び第２の部分
に分けたときに、上記第１の部分は少なくとも１つのベ
タ層を含みかつその剛性が、上記第２の部分の剛性より
も大であるように構成したことを特徴とする多層型電子
基板を提供する。
るベタ層を含む層を積層して形成された多層型電子基板
であって、基板面に平行な平行面で第１及び第２の部分
に分けたときに、上記第１の部分は少なくとも１つのベ
タ層を含みかつその剛性が、上記第２の部分の剛性より
も大であるように構成したことを特徴とする多層型電子
基板を提供する。
【０００９】さらに本発明は、前記剛性がより大きい基
板面が加熱面（半田面）であり、かつ前記剛性がより小
さい第２の部分の側の基板面が反対面（通常部品面）で
あることを特徴とする多層型電子基板を提供する。
板面が加熱面（半田面）であり、かつ前記剛性がより小
さい第２の部分の側の基板面が反対面（通常部品面）で
あることを特徴とする多層型電子基板を提供する。
【００１０】さらに本発明は、前記第１の部分に含まれ
るベタ層の厚みまたは個数または位置と前記第２の部分
に含まれるベタ層の厚みまたは個数または位置とが異な
る多層型電子基板を提供する。
るベタ層の厚みまたは個数または位置と前記第２の部分
に含まれるベタ層の厚みまたは個数または位置とが異な
る多層型電子基板を提供する。
【００１１】さらに本発明は、その一端が重装された発
熱部品に取り付けられ、その他端が前記ベタ層の１個ま
たは複数個と直詰され、かつスルーホール内に設置され
たところの放熱用金属ピン又はパットを有した多層型電
子基板を提供する。
熱部品に取り付けられ、その他端が前記ベタ層の１個ま
たは複数個と直詰され、かつスルーホール内に設置され
たところの放熱用金属ピン又はパットを有した多層型電
子基板を提供する。
【００１２】さらに本発明は、板状絶縁体の両面にその
厚みが同じとなるようにベタ層を形成することにより２
層基板を構成し、さらにこうして構成した複数の２層基
板を絶縁体を介して積層することにより電子基板を製造
する多層型電子基板の製造方法を提供する。
厚みが同じとなるようにベタ層を形成することにより２
層基板を構成し、さらにこうして構成した複数の２層基
板を絶縁体を介して積層することにより電子基板を製造
する多層型電子基板の製造方法を提供する。
【００１３】
【作用】本発明は、不均質な加熱処理、特に片面からの
加熱処理によって電子基板が変形し、結果的に複数の基
板をスタックして高密度なシステム実装を行う際に実装
密度が向上しないという問題を解決する。すなわち、加
熱面（半田面）側の基板剛性を、反対面（通常部品面）
側の基板剛性よりも高めることによって、加熱時の金属
膨張や自重による相対的な変形を抑え、基板が湾曲しな
いようにする。
加熱処理によって電子基板が変形し、結果的に複数の基
板をスタックして高密度なシステム実装を行う際に実装
密度が向上しないという問題を解決する。すなわち、加
熱面（半田面）側の基板剛性を、反対面（通常部品面）
側の基板剛性よりも高めることによって、加熱時の金属
膨張や自重による相対的な変形を抑え、基板が湾曲しな
いようにする。
【００１４】また、両面に同じ厚さのベタ層を形成した
２層基板を用いるとともに、基板内のベタ層（ＧＮＤ
層、ＶＣＣ層等）の厚みや個数、配置を調整するだけで
上記効果が得られるため、通常の基板製造プロセスが適
用でき、安価に製造できる。
２層基板を用いるとともに、基板内のベタ層（ＧＮＤ
層、ＶＣＣ層等）の厚みや個数、配置を調整するだけで
上記効果が得られるため、通常の基板製造プロセスが適
用でき、安価に製造できる。
【００１５】さらに、内層のベタ層（特に厚いベタ層）
を積極的に熱伝導材として利用することにより、部品な
どから発熱した熱量を基板全体にベタ層を介し伝導して
拡散冷却するので、放熱フィン等の冷却用部品を除去す
ることができ、システムレベルでの実装密度をさらに高
めることができる。
を積極的に熱伝導材として利用することにより、部品な
どから発熱した熱量を基板全体にベタ層を介し伝導して
拡散冷却するので、放熱フィン等の冷却用部品を除去す
ることができ、システムレベルでの実装密度をさらに高
めることができる。
【００１６】
【実施例】以下、本発明の実施例を詳細に説明する。図
１は、本発明による多層型電子基板の実施例を示す断面
図である。電子基板は通常、両面に銅はくレイヤ層の形
成された２層基板を複数重ね合わせ、その間にプリプレ
ーク絶縁材（グラス材の薄板を重ねたもの）をはさんで
接着剤（一般的にはグラスエポキシベースのもの）で結
合した後、表面と裏面にプリプレーク材を適切な厚み分
接着し、最後に、電解処理で表面層と裏面層となる銅層
を形成して作成される。図１では、層Ｌ2−Ｌ3、…、層
Ｌm+1−Ｌm+2、…、層Ｌn-2−Ｌn-1の各ペア層により２
層基板Ｋ2、…Ｋm+1、…Ｋn-2が形成されている。但し
層Ｌ3、Ｌn-2等は図示を省略している。これらの２層基
板は、通常プリプレーク絶縁材の両面に銅はくのレイヤ
（層）を形成した両面銅はく材で、その厚さは０．１ｍ
ｍ程度を単位として厚み調整が可能である。また、各２
層基板の間には、絶縁材で形成した絶縁層材Ｍ0、…、
Ｍm…等が設けられていてる。
１は、本発明による多層型電子基板の実施例を示す断面
図である。電子基板は通常、両面に銅はくレイヤ層の形
成された２層基板を複数重ね合わせ、その間にプリプレ
ーク絶縁材（グラス材の薄板を重ねたもの）をはさんで
接着剤（一般的にはグラスエポキシベースのもの）で結
合した後、表面と裏面にプリプレーク材を適切な厚み分
接着し、最後に、電解処理で表面層と裏面層となる銅層
を形成して作成される。図１では、層Ｌ2−Ｌ3、…、層
Ｌm+1−Ｌm+2、…、層Ｌn-2−Ｌn-1の各ペア層により２
層基板Ｋ2、…Ｋm+1、…Ｋn-2が形成されている。但し
層Ｌ3、Ｌn-2等は図示を省略している。これらの２層基
板は、通常プリプレーク絶縁材の両面に銅はくのレイヤ
（層）を形成した両面銅はく材で、その厚さは０．１ｍ
ｍ程度を単位として厚み調整が可能である。また、各２
層基板の間には、絶縁材で形成した絶縁層材Ｍ0、…、
Ｍm…等が設けられていてる。
【００１７】このような電子基板の半田上げ工程におい
て、裏面層Ｌn（Ａ側）から加熱するとした場合、Ａ側
を半田面、部品が乗るＢ側を部品面と呼び、半田面側
（Ａ側）が部品面側（Ｂ側）よりも加熱によってはるか
に大きく伸び、変形することになる。もし、図１に示し
た基板中心線Ｃに対して、Ａ側の剛性とＢ側の剛性がほ
ぼ等しい従来型の多層型電子基板を用いた場合、図４に
示したようにＢ側の基板中央部がくぼむ湾曲変形が発生
する。
て、裏面層Ｌn（Ａ側）から加熱するとした場合、Ａ側
を半田面、部品が乗るＢ側を部品面と呼び、半田面側
（Ａ側）が部品面側（Ｂ側）よりも加熱によってはるか
に大きく伸び、変形することになる。もし、図１に示し
た基板中心線Ｃに対して、Ａ側の剛性とＢ側の剛性がほ
ぼ等しい従来型の多層型電子基板を用いた場合、図４に
示したようにＢ側の基板中央部がくぼむ湾曲変形が発生
する。
【００１８】本実施例では、図１に示した基板中心線Ｃ
に対して、Ａ側とＢ側の剛性に違いを与えることによ
り、前述した湾曲変形を補正するようにしている。すな
わち、Ａ側の剛性をＢ側の剛性よりも高めることによ
り、Ａ側から加熱し冷却した時に発生する基板の伸縮に
よる変形量がＡ側とＢ側でほぼ同等になるように調整す
れば良い。このために、基板内に配置された銅はくベタ
層の厚みや数及び配置を調整する。具体的には、（ａ）
基板中心線ＣよりＡ側のレイヤであるＬm+2〜Ｌn層のう
ちベタ層になっているいくつかのレイヤ（特別に設けて
も良い）の厚みを特別に厚くすることによって、Ａ側の
剛性を向上させる方法、（ｂ）基板中心線ＣよりＡ側
に、Ｂ側よりも多くの銅はくベタ層を配置する方法、
（ｃ）ベタ層の配置をＡ側とＢ側で変え全体としてＡ側
に寄った配置とする方法、等があり、（ａ）（ｂ）及び
（ｃ）を適切に組み合せると、より正確な剛性の調整が
可能となる。なお、ベタ層は通常、電源層やＧＮＤ層と
しての役割を兼ねるように設計するが、剛性を調整した
り、後述する放熱のための層として特別に設けることで
きる。図１ではＬ2、Ｌm+1、Ｌm+3、Ｌn-1の各層がベタ
層になっていて、これらの厚みが調整されている。な
お、ベタ層以外の層Ｌ1、Ｌm 、Ｌm+2等は配線層として
用い、図中に示した配線パターンＰ１等が形成されてい
る。
に対して、Ａ側とＢ側の剛性に違いを与えることによ
り、前述した湾曲変形を補正するようにしている。すな
わち、Ａ側の剛性をＢ側の剛性よりも高めることによ
り、Ａ側から加熱し冷却した時に発生する基板の伸縮に
よる変形量がＡ側とＢ側でほぼ同等になるように調整す
れば良い。このために、基板内に配置された銅はくベタ
層の厚みや数及び配置を調整する。具体的には、（ａ）
基板中心線ＣよりＡ側のレイヤであるＬm+2〜Ｌn層のう
ちベタ層になっているいくつかのレイヤ（特別に設けて
も良い）の厚みを特別に厚くすることによって、Ａ側の
剛性を向上させる方法、（ｂ）基板中心線ＣよりＡ側
に、Ｂ側よりも多くの銅はくベタ層を配置する方法、
（ｃ）ベタ層の配置をＡ側とＢ側で変え全体としてＡ側
に寄った配置とする方法、等があり、（ａ）（ｂ）及び
（ｃ）を適切に組み合せると、より正確な剛性の調整が
可能となる。なお、ベタ層は通常、電源層やＧＮＤ層と
しての役割を兼ねるように設計するが、剛性を調整した
り、後述する放熱のための層として特別に設けることで
きる。図１ではＬ2、Ｌm+1、Ｌm+3、Ｌn-1の各層がベタ
層になっていて、これらの厚みが調整されている。な
お、ベタ層以外の層Ｌ1、Ｌm 、Ｌm+2等は配線層として
用い、図中に示した配線パターンＰ１等が形成されてい
る。
【００１９】次に、通常の基板プロセスに合致した、よ
り安価で現実的な実施例を図２に示す。本実施例は、層
Ｌ2−Ｌ3、層Ｌ4−Ｌ5、層Ｌ6−Ｌ7の各ペア層で構成さ
れる３枚の２層基板（両面銅はく材）Ｋ2、Ｋ4、Ｋ
6を、絶縁層Ｍ1、Ｍ2を介して張り合わせた後、さらに
絶縁層Ｍ0、Ｍ3を介し、最外層として層Ｌ1、層Ｌ8の２
層を電解処理によって形成して完成した合計８個の層で
構成される電子基板となっている。銅はくベタ層として
は、Ｌ2、Ｌ4、Ｌ6、Ｌ7の各層が割り付けられており、
層Ｌ2、Ｌ7がＧＮＤ層、層Ｌ4、Ｌ6が電源（ＶＣＣ）層
を兼ねている。基板中心線Ｃを介してＢ側の剛性を層Ｌ
2、Ｌ4のベタ層で調整し、基板中心線Ｃを介してＡ側の
剛性を層Ｌ6、Ｌ7で調整する。本例では、層Ｌ2、Ｌ4に
３５μｍ厚の銅はくを用い、層Ｌ6、Ｌ7に７０μｍ厚の
銅はくを用いることにより、基板中心線ＣよりＡ側の剛
性を高めている。また、Ｂ側の銅はくベタ層である層Ｌ
4は、中心線Ｃを介して向かい合っている銅はくベタ層
Ｌ6に比べて中央に近いところに配置されており、ベタ
層全体がＡ側に寄った構造を採っているため、それによ
ってもＡ側の剛性はＢ側の剛性よりもさらに高くなって
いる。
り安価で現実的な実施例を図２に示す。本実施例は、層
Ｌ2−Ｌ3、層Ｌ4−Ｌ5、層Ｌ6−Ｌ7の各ペア層で構成さ
れる３枚の２層基板（両面銅はく材）Ｋ2、Ｋ4、Ｋ
6を、絶縁層Ｍ1、Ｍ2を介して張り合わせた後、さらに
絶縁層Ｍ0、Ｍ3を介し、最外層として層Ｌ1、層Ｌ8の２
層を電解処理によって形成して完成した合計８個の層で
構成される電子基板となっている。銅はくベタ層として
は、Ｌ2、Ｌ4、Ｌ6、Ｌ7の各層が割り付けられており、
層Ｌ2、Ｌ7がＧＮＤ層、層Ｌ4、Ｌ6が電源（ＶＣＣ）層
を兼ねている。基板中心線Ｃを介してＢ側の剛性を層Ｌ
2、Ｌ4のベタ層で調整し、基板中心線Ｃを介してＡ側の
剛性を層Ｌ6、Ｌ7で調整する。本例では、層Ｌ2、Ｌ4に
３５μｍ厚の銅はくを用い、層Ｌ6、Ｌ7に７０μｍ厚の
銅はくを用いることにより、基板中心線ＣよりＡ側の剛
性を高めている。また、Ｂ側の銅はくベタ層である層Ｌ
4は、中心線Ｃを介して向かい合っている銅はくベタ層
Ｌ6に比べて中央に近いところに配置されており、ベタ
層全体がＡ側に寄った構造を採っているため、それによ
ってもＡ側の剛性はＢ側の剛性よりもさらに高くなって
いる。
【００２０】ここで重要なのは、銅はくベタ層の厚みを
変えて多層基板を製作する場合、製造を容易にかつ従来
手法にて実現するためには、１つの２層基板（両面銅は
く材）の両側の層（銅はく）はほぼ同一の厚みにする必
要があるということである。なぜなら、各２層基板は、
外層レイヤ（層Ｌ1及びＬ8）の形成と同様、適切な厚み
の絶縁材に電解処理を施して銅はくを形成するから、ほ
ぼ同一の銅厚に制御する方が容易だからである。もしこ
れら両面銅はく材の２つの面の銅はく厚を故意に変えよ
うとすれば、従来の基板製造プロセスそのものを変える
ことになり、製造コストが非常に高くなってしまう。そ
こで、本実施例では、７０μｍを使った厚い銅はくベタ
層（層Ｌ6、Ｌ7）を２層基板Ｋ6の両面に配置されるよ
うに構成することによって、従来の基板製造プロセスを
用いて容易に本発明の多層型電子基板が製造できるよう
に配慮している。なお、図２では、２層基板Ｋ2、Ｋ4の
両面の層の厚みが異なるように描いているが、これは同
一２層基板については図右側の数字のように同一で、配
線層を特に細線で描画して区別するようにしたためであ
る。
変えて多層基板を製作する場合、製造を容易にかつ従来
手法にて実現するためには、１つの２層基板（両面銅は
く材）の両側の層（銅はく）はほぼ同一の厚みにする必
要があるということである。なぜなら、各２層基板は、
外層レイヤ（層Ｌ1及びＬ8）の形成と同様、適切な厚み
の絶縁材に電解処理を施して銅はくを形成するから、ほ
ぼ同一の銅厚に制御する方が容易だからである。もしこ
れら両面銅はく材の２つの面の銅はく厚を故意に変えよ
うとすれば、従来の基板製造プロセスそのものを変える
ことになり、製造コストが非常に高くなってしまう。そ
こで、本実施例では、７０μｍを使った厚い銅はくベタ
層（層Ｌ6、Ｌ7）を２層基板Ｋ6の両面に配置されるよ
うに構成することによって、従来の基板製造プロセスを
用いて容易に本発明の多層型電子基板が製造できるよう
に配慮している。なお、図２では、２層基板Ｋ2、Ｋ4の
両面の層の厚みが異なるように描いているが、これは同
一２層基板については図右側の数字のように同一で、配
線層を特に細線で描画して区別するようにしたためであ
る。
【００２１】なお、このように、厚い銅はくベタ層を２
層基板の両面として形成すれば、逆にその他の層に薄い
銅はく材（ここでは３５μｍ）を用いることが可能とな
り、特にパターン層Ｌ3、Ｌ5の形成が容易になる。すな
わち、パターン層にからむ銅はく層の厚みが厚すぎる
と、パターン形成が不安定となり、パターンがベース材
から剥離したり、パターン（信号）のインピーダンスが
正しく管理できなくなる等の問題が生じるが、本実施例
ではそれを防ぐことができる。
層基板の両面として形成すれば、逆にその他の層に薄い
銅はく材（ここでは３５μｍ）を用いることが可能とな
り、特にパターン層Ｌ3、Ｌ5の形成が容易になる。すな
わち、パターン層にからむ銅はく層の厚みが厚すぎる
と、パターン形成が不安定となり、パターンがベース材
から剥離したり、パターン（信号）のインピーダンスが
正しく管理できなくなる等の問題が生じるが、本実施例
ではそれを防ぐことができる。
【００２２】さらに図２に示した実施例では、前述した
基板変形を補正するための剛性調整機能を実現した上
で、各層間の厚みを絶縁材の厚みを変えてＧＮＤ層、電
源（ＶＣＣ）層に対して調整することにより、各パター
ン層（図２では層Ｌ1、Ｌ3、Ｌ5、Ｌ8に相当する）の配
線パターン（信号線）の特性インピーダンスをほぼ一定
にするようにしている。すなわち、各パターン層は、Ｇ
ＮＤ又は電源（ＶＣＣ）のベタ層又は空気で囲まれてお
り、パターン層同士が向かい合わない構成に配置して、
常にＧＮＤ、電源（ＶＣＣ）ベタ層に対して安定的に特
性インピーダンスの値を規定できるように配慮してい
る。これによって、信号線の特性インピーダンスが安定
し、信号伝送に関する電気的特性を改善することができ
る。以上の条件を満たして、この電子基板で形成された
ほとんどすべての信号配線の特性インピーダンスを約６
０Ωに調整した製造例では、図２に示したように基板の
総厚みは２．３ｍｍ程度となった。
基板変形を補正するための剛性調整機能を実現した上
で、各層間の厚みを絶縁材の厚みを変えてＧＮＤ層、電
源（ＶＣＣ）層に対して調整することにより、各パター
ン層（図２では層Ｌ1、Ｌ3、Ｌ5、Ｌ8に相当する）の配
線パターン（信号線）の特性インピーダンスをほぼ一定
にするようにしている。すなわち、各パターン層は、Ｇ
ＮＤ又は電源（ＶＣＣ）のベタ層又は空気で囲まれてお
り、パターン層同士が向かい合わない構成に配置して、
常にＧＮＤ、電源（ＶＣＣ）ベタ層に対して安定的に特
性インピーダンスの値を規定できるように配慮してい
る。これによって、信号線の特性インピーダンスが安定
し、信号伝送に関する電気的特性を改善することができ
る。以上の条件を満たして、この電子基板で形成された
ほとんどすべての信号配線の特性インピーダンスを約６
０Ωに調整した製造例では、図２に示したように基板の
総厚みは２．３ｍｍ程度となった。
【００２３】本発明では、厚い銅はくベタ層を用いる部
分があるのと、必然的に多くのベタ層が存在することか
ら、基板内層（特に銅はくベタ層）の熱伝達率に優れ
る。従って、基板内層の銅はくベタ層を放熱フィンや熱
伝達材の代わりに用いると効果的である。図３は、図２
に示したのと同一構成の基板に、基板上に実装された発
熱部品（例えば高速動作するＬＳＩチップ）からの接地
を兼ねた放熱ピンＰＧを内層のベタ層である層Ｌ2、Ｌ7
に、電源配線を兼ねた放熱ピンＰＶをベタ層Ｌ4、Ｌ6に
スルーホールによって直結している。これによりサーマ
ルランドを除去して、ピンからベタ層に至る熱抵抗を小
さくすることにより熱伝達率が向上し、発熱部品からの
発熱を内層のベタ層に効率よく伝導する。こうして熱を
拡散して、放熱のための面積を大きくすることができる
ため、冷却効果を飛躍的に向上させることができる。発
熱部品は、多くの電力を消費することから、必然的に多
くの電源、ＧＮＤ端子を有する。従って図３に示したよ
うに、ＧＮＤピン、電源（ＶＣＣ）ピンを放熱ピンとし
て兼用することで、より効果的に放熱できる。
分があるのと、必然的に多くのベタ層が存在することか
ら、基板内層（特に銅はくベタ層）の熱伝達率に優れ
る。従って、基板内層の銅はくベタ層を放熱フィンや熱
伝達材の代わりに用いると効果的である。図３は、図２
に示したのと同一構成の基板に、基板上に実装された発
熱部品（例えば高速動作するＬＳＩチップ）からの接地
を兼ねた放熱ピンＰＧを内層のベタ層である層Ｌ2、Ｌ7
に、電源配線を兼ねた放熱ピンＰＶをベタ層Ｌ4、Ｌ6に
スルーホールによって直結している。これによりサーマ
ルランドを除去して、ピンからベタ層に至る熱抵抗を小
さくすることにより熱伝達率が向上し、発熱部品からの
発熱を内層のベタ層に効率よく伝導する。こうして熱を
拡散して、放熱のための面積を大きくすることができる
ため、冷却効果を飛躍的に向上させることができる。発
熱部品は、多くの電力を消費することから、必然的に多
くの電源、ＧＮＤ端子を有する。従って図３に示したよ
うに、ＧＮＤピン、電源（ＶＣＣ）ピンを放熱ピンとし
て兼用することで、より効果的に放熱できる。
【００２４】なお、放熱用ピンとしては、上記のよう
に、ＧＮＤ、ＶＣＣピン兼用としてもよいし、ＬＳＩチ
ップの空きピン（ノーコネクションピン）等を利用して
挿入型式のピンとして特別に設けても良いし、また、ハ
ンダバンプ等で端子とベタ層間を半田で直結しても良
い。このような、基板内層への熱伝導を用いた冷却方式
によって、従来基板上に部品として存在していた放熱フ
ィンやヒートシンクを除去することができ、実装密度を
さらに向上させることができる。
に、ＧＮＤ、ＶＣＣピン兼用としてもよいし、ＬＳＩチ
ップの空きピン（ノーコネクションピン）等を利用して
挿入型式のピンとして特別に設けても良いし、また、ハ
ンダバンプ等で端子とベタ層間を半田で直結しても良
い。このような、基板内層への熱伝導を用いた冷却方式
によって、従来基板上に部品として存在していた放熱フ
ィンやヒートシンクを除去することができ、実装密度を
さらに向上させることができる。
【００２５】
【発明の効果】本発明は、不均質な加熱処理、特に片面
からの加熱処理によって電子基板が変形し、結果的に複
数の基板をスタックして高密度なシステム実装を行う際
に実装密度が向上しないという問題を解決する効果があ
る。すなわち、加熱面側の基板剛性を、反対面（通常部
品面）側の基板剛性よりも高めることによって、加熱時
の金属膨張や自重による相対的な変形を抑え、基板が湾
曲しないようにする効果が得られる。
からの加熱処理によって電子基板が変形し、結果的に複
数の基板をスタックして高密度なシステム実装を行う際
に実装密度が向上しないという問題を解決する効果があ
る。すなわち、加熱面側の基板剛性を、反対面（通常部
品面）側の基板剛性よりも高めることによって、加熱時
の金属膨張や自重による相対的な変形を抑え、基板が湾
曲しないようにする効果が得られる。
【００２６】また、基板内のベタ層（ＧＮＤ層、ＶＣＣ
層等）の厚みや配置、数を調整するだけで上記効果が得
られるため、通常の基板製造プロセスで容易に製造可能
であり、非常に安価に実現できるという効果もある。
層等）の厚みや配置、数を調整するだけで上記効果が得
られるため、通常の基板製造プロセスで容易に製造可能
であり、非常に安価に実現できるという効果もある。
【００２７】さらに、内層のベタ層（特に厚いベタ層）
を積極的に熱伝導材として利用することにより、放熱フ
ィン等の冷却用部品を除去することができるので、シス
テムレベルでの実装密度をさらに高める効果がある。
を積極的に熱伝導材として利用することにより、放熱フ
ィン等の冷却用部品を除去することができるので、シス
テムレベルでの実装密度をさらに高める効果がある。
【図１】本発明の多層型電子基板の一実施例を示す断面
図である。
図である。
【図２】本発明の他の実施例（８層電子基板）を示す断
面図である。
面図である。
【図３】本発明における図２の電子基板に熱伝導冷却構
造を付加したときの断面図である。
造を付加したときの断面図である。
【図４】従来の電子基板において生じる変形、湾曲の説
明図である。
明図である。
Ａ 半田面（加熱面） Ｂ 部品面（加熱面と反対の面） Ｌ１〜Ｌｎ 銅はく層 Ｋ２〜Ｋｎ−２ ２層基板 Ｍ０〜Ｍｎ−２ 絶縁層 ＰＧ 放熱ピン ＰＶ 放熱ピン
Claims (14)
- 【請求項１】 導電体から成るベタ層を含む層を積層し
て形成された多層型電子基板であって、基板面に平行な
平行面で第１及び第２の部分に分けたときに、上記第１
の部分は少なくとも１つのベタ層を含み、かつその剛性
が上記第２の部分の剛性よりも大であるように構成した
ことを特徴とする多層型電子基板。 - 【請求項２】 導電体から成るベタ層を含む層を積層し
て形成された多層型電子基板であって、基板面に平行な
平行面で２つの等しい厚さの第１及び第２の部分に分け
たときに、上記第１の部分は少なくとも１つのベタ層を
含み、かつその剛性が上記第２の部分の剛性よりも大で
あるように構成したことを特徴とする多層型電子基板。 - 【請求項３】 前記ベタ層は銅材で構成されたことを特
徴とする請求項１または２に記載の多層型電子基板。 - 【請求項４】 前記剛性がより大きい第１の部分の側の
基板面が半田面であり、かつ前記剛性がより小さい第２
の部分の側の基板面が部品面であることを特徴とする請
求項１〜３の内の１つに記載の多層型電子基板。 - 【請求項５】 前記第１の部分に含まれるベタ層の厚み
と前記第２の部分に含まれるベタ層の厚みとが異なるこ
とを特徴とする請求項１〜４の内の１つに記載の多層型
電子基板。 - 【請求項６】 前記第１の部分に含まれるベタ層の個数
と前記第２の部分に含まれるベタ層の個数とが異なるこ
とを特徴とする請求項１〜４の内の１つに記載の多層型
電子基板。 - 【請求項７】 前記第１の部分に含まれるベタ層の当該
部分の側の基板面からの距離と前記第２の部分に含まれ
るベタ層の当該部分の側の基板面からの距離とが異なる
ことを特徴とする請求項１〜４の内の１つに記載の多層
型電子基板。 - 【請求項８】 前記ベタ層は接地層または電源層である
ことを特徴とする請求項１〜７の内の１つに記載の多層
型電子基板。 - 【請求項９】 その一端が実装された発熱部品に取り付
けられ、その他端が前記ベタ層の１個または複数個と直
詰され、かつスルーホール内に設置されたところの放熱
用金属ピン又はパットを有したことを特徴とする請求項
１〜８の内の１つに記載の多層型電子基板。 - 【請求項１０】 前記金属ピン又はパットは、前記発熱
部品の電源配線用ピンであり、前記ベタ層は電源層であ
ることを特徴とする請求項９に記載の多層型電子基板。 - 【請求項１１】 前記金属ピン又はパットは、前記発熱
部品の接地配線用ピンであり、前記ベタ層は接地層であ
ることを特徴とする請求項９に記載の多層型電子基板。 - 【請求項１２】 前記金属ピン又はパットは、前記発熱
部品の空き端子に接続したピンであり、前記ベタ層は電
源層又は接地層であることを特徴とする請求項９に記載
の多層型電子基板。 - 【請求項１３】 板状絶縁体の両面にその厚みが同じと
なるようにベタ層を形成することにより２層基板を構成
し、さらにこうして構成した複数の２層基板を絶縁体を
介して積層することにより請求項１〜３の内の１つに記
載の多層型電子基板を構成することを特徴とする多層型
電子基板の製造方法。 - 【請求項１４】 請求項１〜１２の内の１つに記載の多
層型電子基板に部品を搭載し配線を行って構成した演算
処理用ボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7003564A JPH08195566A (ja) | 1995-01-12 | 1995-01-12 | 多層型電子基板とその製造方法、及び演算処理用ボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7003564A JPH08195566A (ja) | 1995-01-12 | 1995-01-12 | 多層型電子基板とその製造方法、及び演算処理用ボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08195566A true JPH08195566A (ja) | 1996-07-30 |
Family
ID=11560932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7003564A Pending JPH08195566A (ja) | 1995-01-12 | 1995-01-12 | 多層型電子基板とその製造方法、及び演算処理用ボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08195566A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027368A (ja) * | 2005-07-15 | 2007-02-01 | Aisin Aw Co Ltd | 多層配線基板 |
| JP2016096355A (ja) * | 2015-12-24 | 2016-05-26 | 株式会社東芝 | 半導体装置およびシステム |
| US9754632B2 (en) | 2011-03-16 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory system |
| JP2018041989A (ja) * | 2017-12-19 | 2018-03-15 | 東芝メモリ株式会社 | 半導体装置 |
| CN108713353A (zh) * | 2016-03-07 | 2018-10-26 | 三菱电机株式会社 | 电子控制装置 |
| JP2019125806A (ja) * | 2019-04-03 | 2019-07-25 | 東芝メモリ株式会社 | 半導体装置 |
| JP2020205436A (ja) * | 2019-04-03 | 2020-12-24 | キオクシア株式会社 | 半導体装置 |
| JP2021192450A (ja) * | 2020-08-31 | 2021-12-16 | キオクシア株式会社 | 半導体装置 |
-
1995
- 1995-01-12 JP JP7003564A patent/JPH08195566A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027368A (ja) * | 2005-07-15 | 2007-02-01 | Aisin Aw Co Ltd | 多層配線基板 |
| US11063031B2 (en) | 2011-03-16 | 2021-07-13 | Toshiba Memory Corporation | Semiconductor memory system |
| US9754632B2 (en) | 2011-03-16 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory system |
| US9859264B2 (en) | 2011-03-16 | 2018-01-02 | Toshiba Memory Corporation | Semiconductor memory system |
| US10388640B2 (en) | 2011-03-16 | 2019-08-20 | Toshiba Memory Corporation | Semiconductor memory system |
| US10607979B2 (en) | 2011-03-16 | 2020-03-31 | Toshiba Memory Corporation | Semiconductor memory system |
| US11705444B2 (en) | 2011-03-16 | 2023-07-18 | Kioxia Corporation | Semiconductor memory system |
| JP2016096355A (ja) * | 2015-12-24 | 2016-05-26 | 株式会社東芝 | 半導体装置およびシステム |
| CN108713353A (zh) * | 2016-03-07 | 2018-10-26 | 三菱电机株式会社 | 电子控制装置 |
| JP2018041989A (ja) * | 2017-12-19 | 2018-03-15 | 東芝メモリ株式会社 | 半導体装置 |
| JP2019125806A (ja) * | 2019-04-03 | 2019-07-25 | 東芝メモリ株式会社 | 半導体装置 |
| JP2020205436A (ja) * | 2019-04-03 | 2020-12-24 | キオクシア株式会社 | 半導体装置 |
| JP2021192450A (ja) * | 2020-08-31 | 2021-12-16 | キオクシア株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9516740B2 (en) | Electronic component embedded substrate and method for manufacturing electronic component embedded substrate | |
| US4882454A (en) | Thermal interface for a printed wiring board | |
| US6525414B2 (en) | Semiconductor device including a wiring board and semiconductor elements mounted thereon | |
| US20010005042A1 (en) | Method of manufacturing a surface mount package | |
| JP2005244199A (ja) | 改善された熱拡散性能を有する多層回路ボード及びその製造方法 | |
| KR20140021910A (ko) | 코어기판 및 이를 이용한 인쇄회로기판 | |
| JPH07135376A (ja) | 複合プリント回路板とその製造方法 | |
| CN105472865A (zh) | 包括传热结构的电路板 | |
| US20070212529A1 (en) | Printed circuit board having metal core | |
| JP2007128929A (ja) | メタルコア基板及びその製造方法並びに電気接続箱 | |
| JPH08195566A (ja) | 多層型電子基板とその製造方法、及び演算処理用ボード | |
| US8829361B2 (en) | Wiring board and mounting structure using the same | |
| US6372999B1 (en) | Multilayer wiring board and multilayer wiring package | |
| JP7037521B2 (ja) | 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法 | |
| US20190373732A1 (en) | Printed wiring board | |
| JP2630293B2 (ja) | 多層配線基板 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| KR20090102119A (ko) | 임베디드 인쇄회로기판 및 그 제조방법 | |
| CN112543546B (zh) | 具有散热结构的线路板及其制作方法 | |
| JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
| JPH065994A (ja) | 多層プリント配線板 | |
| US6633488B1 (en) | Printed circuit board unit with correction member | |
| JP3603725B2 (ja) | 半導体装置及びその製造方法並びに回路基板 | |
| CN114793386B (zh) | 电路板的制作方法及电路板 | |
| JPS5987896A (ja) | 多層プリント基板 |