JP2000165042A - 薄膜多層配線基板 - Google Patents

薄膜多層配線基板

Info

Publication number
JP2000165042A
JP2000165042A JP10340132A JP34013298A JP2000165042A JP 2000165042 A JP2000165042 A JP 2000165042A JP 10340132 A JP10340132 A JP 10340132A JP 34013298 A JP34013298 A JP 34013298A JP 2000165042 A JP2000165042 A JP 2000165042A
Authority
JP
Japan
Prior art keywords
pad
thin
wiring board
groove
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10340132A
Other languages
English (en)
Inventor
Takayuki Suyama
孝行 須山
Kazuya Numajiri
一哉 沼尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Ibaraki Ltd
Original Assignee
NEC Corp
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Ibaraki Ltd filed Critical NEC Corp
Priority to JP10340132A priority Critical patent/JP2000165042A/ja
Publication of JP2000165042A publication Critical patent/JP2000165042A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 チップ部品の接続信頼性を向上させた薄膜多
層配線基板を提供する。 【解決手段】 ベース基板1上にポリイミドからなる絶
縁層2と、導電材料からなる配線層3とを交互に積層
し、積層した薄膜層上の所定の領域にパッドを形成して
配線層とチップ部品5とを電気的に接続した薄膜多層配
線基板であって、パッドに所定の幅の溝12を設けて、
パッドを櫛形に形成したことにより、ポリイミドからな
る絶縁層を高温にした際に発生するガスを溝により薄膜
多層配線基板の外部に発散させることができ、ガスによ
るパッドの剥がれを防止してチップ部品の接続信頼性を
向上させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜多層配線基板
に関し、特に絶縁層にポリイミドを用いた薄膜多層配線
基板に関する。
【0002】
【従来の技術】従来より、薄膜多層配線基板は、基板の
性能を向上させるため、基板上に信号を伝搬する配線層
20と、配線層間を絶縁する絶縁層21とを交互に積層
配置して、より多くの配線を収納することが行われてい
る。
【0003】この絶縁層21に用いられる絶縁材料は、
配線層が伝搬する信号の遅延に大きく影響するため、非
誘電率の小さいポリイミドがよく利用される。ポリイミ
ドは耐熱性に優れ、部品搭載時の熱履歴に耐えることが
できるので、性能の要求される高価なマルチチップモジ
ュール(MCM)に利用されることが多い。
【0004】ポリイミドからなる絶縁層21は、ワニス
状のポリイミドを基板上にコーティングし、乾燥後、露
光・現像によりヴィアを形成し、キュアによりポリイミ
ドを硬化させることで形成される。また、配線層20
は、基板上に金属薄膜を形成し、フォトレジストを塗布
してパターン露光し、パターン化された金属薄膜上に電
解めっきにより金属のめっきを形成して、余分な金属薄
膜を除去することで形成される。このような工程を順次
繰り返すことにより、ベース基板上に配線層と絶縁層と
が交互に積層された薄膜多層配線基板が形成される。
【0005】また、上述のようにして形成された薄膜多
層配線基板にチップ部品を搭載するには、図10または
図11に示されたパッドを薄膜層の最上位層に形成し
て、チップ部品と電気的に接続する。
【0006】図10及び図11には、従来よりポリイミ
ド薄膜多層配線基板に用いられるパッドの外観形状が示
されている。
【0007】図10に示されたパッドは、パッド領域全
面を銅で覆ったものである。この形状は、通常のプリン
ト基板などにも用いられるもので、薄膜を形成した基板
の全面に銅箔を形成し、エッチングによりパッド領域以
外の銅を取り除くことで形成される。また、図11に示
されたパッドは、パッド領域をメッシュ加工によりメッ
シュ状に形成している。
【0008】本発明と技術分野が類似する従来例1とし
て、特公平4−10757号公報の混成多層配線基板が
ある。本従来例は、複数のスルーホールを有するセラミ
ック配線基板と、基板の上面に露出する複数のスルーホ
ールのそれぞれの上端を完全に覆わないように基板上に
形成される微細な格子状または網目状または縞状のカバ
ーランドと、基板及びカバーランドの上部に、加熱工程
を経て形成される層間絶縁層と薄膜配線層とが積層され
た薄膜多層配線部とを備えたことを特徴とする混成多層
配線基板である。
【0009】
【発明が解決しようとする課題】しかしながら、絶縁材
料として用いたポリイミドには、キュア処理などにより
高温にするとガスを発生させて収縮するという性質があ
る。
【0010】基板上に絶縁層を形成するために、ワニス
状のポリイミドを塗布して、ポリイミドのキュア処理を
行うと、上面に何も設けられていないポリイミドから発
生するガスは問題とはならないが、下層に設けたポリイ
ミドから発生するガスが問題となる。すなわち、上面に
何も設けられていないポリイミドから発生するガスは容
易に空気中に抜けることができるが、図12に示される
ように上面にベタ面積の大きい配線層20が形成されて
いると、下層のポリイミドから発生するガスが、配線層
の下から抜けられずに、配線層を持ち上げて膨れや剥が
れを発生させる。同じことはパッドについても言える。
【0011】また、配線層またはパッドにベタ面積の大
きい金属パターンを用いると、金属パターンとポリイミ
ドの熱膨張係数の差や、ポリイミドの収縮により金属パ
ターンの外側に応力が集中し、図13に示されるように
絶縁層21にクラックが発生しやすい。
【0012】このような不具合を防止するために、上述
した従来例1の混成多層配線基板では、多積層された薄
膜層の下層においては配線層に図11に示されたメッシ
ュ形状のパターンを採用している。
【0013】しかしながら、多層された薄膜の最上位に
位置するパッドにおいて図11に示されたメッシュ形状
のパッドを用いると、パッドとチップ部品とを接続する
ための半田のリフロー時に、図14に示されるようにメ
ッシュ内部に空気がトラップされてしまい半田クラック
が発生する。
【0014】また、チップ部品と接続するパッドの外形
を小さくしてポリイミドから発生するガスを抜き、応力
の弱化を行うことも行われているが、半田量の不足、フ
ィレットの形状不良等により半田付け強度が弱くなるこ
とが判っている。
【0015】本発明は上記事情に鑑みてなされたもので
あり、チップ部品の接続信頼性を向上させた薄膜多層配
線基板を提供すること目的とする。
【0016】
【課題を解決するための手段】かかる目的を達成するた
めに本発明の薄膜多層配線基板は、基板上に絶縁層と配
線層とが交互に積層された薄膜層が形成され、薄膜層の
最上位層に形成されたパッドにより電子部品と電気的に
接続された薄膜多層配線基板であって、パッドに溝を形
成したことを特徴とする。
【0017】上記の電子部品を載置する上面が矩形に形
成され、電子部品の正極に接続される正極パッドと、電
子部品を載置する上面が矩形に形成され、電子部品の負
極に接続される負極パッドに、上面を構成する何れかの
辺から形成される溝を設けるとよい。
【0018】上記の薄膜多層配線基板は、所定の間隔を
おいて配置された上面が矩形の正極パッド及び負極パッ
ドに、上面の他方のパッドに対向する辺から形成される
溝を設けるとよい。
【0019】上記の溝は、上面の他方のパッドに対向す
る辺に対して垂直に形成されているとよい。
【0020】上記の溝は、上面の他方のパッドに対向す
る辺から離れるに従って、幅が狭くなるように形成され
ているとよい。
【0021】上記の溝は、上面の他方のパッドに対向す
る辺から離れるに従って、幅が広くなるように形成され
ているとよい。
【0022】上記の薄膜多層配線基板は、所定の間隔を
おいて配置された上面が矩形の正極パッド及び負極パッ
ドに、上面の他方のパッドに対向する辺に平行な辺から
形成される溝を設けるとよい。
【0023】上記の溝は、上面の他方のパッドに対向す
る辺に平行な辺に垂直に形成されているとよい。
【0024】上記の溝は、上面の他方のパッドに対向す
る辺に平行な辺から離れるに従って、幅が狭くなるよう
に形成されているとよい。
【0025】上記の溝は、上面の他方のパッドに対向す
る辺に平行な辺から離れるに従って、幅が広くなるよう
に形成されているとよい。
【0026】上記の薄膜多層配線基板は、所定の間隔を
おいて配置された上面が矩形の正極パッド及び負極パッ
ドに、上面を構成する各辺から形成され、互いに交わら
ない溝を設けるとよい。
【0027】上記の溝は、その溝が形成された上面の辺
に対して垂直に形成されているとよい。
【0028】上記の溝は、その溝が形成された上面の辺
から離れるに従って、幅が狭くなるように形成されてい
るとよい。
【0029】上記の溝は、その溝が形成された上面の辺
から離れるに従って、幅が広くなるように形成されてい
るとよい。
【0030】上記の絶縁層は、ポリイミドからなるとよ
い。
【0031】本発明の薄膜多層配線基板は、基板上に、
加熱工程を経て形成される、ポリイミドからなる絶縁層
と、金属部材からなる配線層とが交互に積層された薄膜
層と、薄膜層の最上位層に形成され、電子部品と薄膜層
との電気的接続を取るパッドとを有し、絶縁層上に所定
の間隔をおいて設けられた、電子部品を載置する上面が
矩形に形成された電子部品の正極に接続される正極パッ
ドと、電子部品を載置する上面が矩形に形成された電子
部品の負極に接続される負極パッドに、上面の他方のパ
ッドと対向する辺に対して垂直で、辺から形成される溝
を設けたことを特徴とする。
【0032】本発明の薄膜多層配線基板は、基板上に、
加熱工程を経て形成される、ポリイミドからなる絶縁層
と、金属部材からなる配線層とが交互に積層された薄膜
層と、薄膜層の最上位層に形成され、電子部品と薄膜層
との電気的接続を取るパッドとを有し、絶縁層上に所定
の間隔をおいて設けられた、電子部品を載置する上面が
矩形に形成された電子部品の正極に接続される正極パッ
ドと、電子部品を載置する上面が矩形に形成された電子
部品の負極に接続される負極パッドに、上面の他方のパ
ッドと対向する辺に平行な辺に対して垂直で、対向する
辺に対して平行な辺から形成される溝を設けたことを特
徴とする。
【0033】本発明の薄膜多層配線基板は、基板上に、
加熱工程を経て形成される、ポリイミドからなる絶縁層
と、金属部材からなる配線層とが交互に積層された薄膜
層と、薄膜層の最上位層に形成され、電子部品と薄膜層
との電気的接続を取るパッドとを有し、絶縁層上に所定
の間隔をおいて設けられた、電子部品を載置する上面が
矩形に形成された電子部品の正極に接続される正極パッ
ドと、電子部品を載置する上面が矩形に形成された電子
部品の負極に接続される負極パッドに、上面の辺に対し
て垂直で、上面を構成する各辺から形成された、その辺
に対して垂直な溝を設けたことを特徴とする。
【0034】次に本発明による作用について述べる。本
発明は、基板上に絶縁層と配線層とが交互に積層された
薄膜層が形成され、薄膜層の最上位層に形成されたパッ
ドにより電子部品と電気的に接続された薄膜多層配線基
板であって、電子部品と薄膜層とを電気的に接続するパ
ッドに、パッドの縁まで至る溝を形成している。
【0035】したがって、絶縁層にポリイミドを用いた
場合に、ポリイミドのキュア時にポリイミドから発生す
るガスをこの溝から発散させて、ガスによるパッドの剥
がれを防止する。また、パッドと電子部品とを接続する
半田のリフロー時に空気をトラップすることがなくな
る。
【0036】また、パッドに設けた溝によりパッドが寸
断されるので、絶縁層と配線層の熱膨張係数の差による
パッドへの応力の集中を緩和し、クラックの発生を抑え
る。
【0037】
【発明の実施の形態】次に添付図面を参照して本発明の
薄膜多層配線基板実施の形態を詳細に説明する。図1〜
図9を参照すると本発明の薄膜多層配線基板の実施形態
が示されている。なお、図1は本発明の薄膜多層配線基
板の実施形態の構成を表す断面図であり、図2はパッド
の構成を表す断面図であり、図3〜図7はパッドの外形
を表す外観図であり、図8はパッド上に半田が設けられ
た状態を表す図であり、図9は製造工程を表すフローチ
ャートである。
【0038】まず、図1を参照しながら本発明の薄膜多
層配線基板に係る実施形態の構成について説明する。
【0039】図1に示されるように本発明の薄膜多層配
線基板に係る実施形態は、ベース基板1上に、ポリイミ
ドからなる絶縁層2と、導電材料からなる配線層3とが
交互に積層された薄膜層が形成され、この薄膜層の最上
位層に形成されたパッド4によりチップ部品5と電気的
に接続された薄膜多層配線基板である。なお、チップ部
品5は半田6によりパッドに固定され、薄膜層2に形成
された配線層とヴィアを介して電気的に接続されてい
る。
【0040】ベース基板1は、通常、アルミナなどのセ
ラミック基板を使用する。ベース基板中には、配線が存
在する場合と、存在しない場合とがある。薄膜層内に配
線が入りきらない場合や、基板裏面に配線を出す場合に
は、ベース基板中に配線が必要である。また、配線が必
要とならない場合にはセラミックの板を利用してもよ
い。
【0041】絶縁層2は、ポリイミドを利用した絶縁材
料による層である。ポリイミドは、非誘電率の値が小さ
いので、配線を伝搬する信号の遅延量を低く抑えること
ができるので、絶縁層に一般的に用いられる。また、耐
熱性に優れ、部品搭載時の熱履歴に耐えることができる
こともポリイミドが広く絶縁材料として使われる要因と
なっている。
【0042】配線層3は、金や銅などの高導電率の導体
材料からなり、上位層に形成されるチップ部品間の信号
を伝送する役割を担う。
【0043】パッド4は、下層の配線層3とチップ部品
5とを電気的に接続するための電極であり、パッドにヴ
ィアを形成することでチップ部品5と下層の配線層3と
が電気的に接続される。パッドは、チップ部品5の正極
に接続される正極パッド7と、チップ部品の負極に接続
される負極パッド8からなり、これら2つのパッドによ
り1つのチップ部品を配線層に電気的に接続する。ま
た、パッドは図2に示されるように絶縁層2上の所定の
領域に銅9が形成され、銅9の上面にニッケル10が設
けられ、さらにその上面にニッケルの酸化を防ぐための
金11が設けられた構成を取る。
【0044】正極パッド7と負極パッド8とをまたぐ形
で配置されたチップ部品5は、半田6によりパッドに固
定される。
【0045】ここで本発明の薄膜多層配線基板に適用さ
れるパッドの外観形状について図3〜図7を参照しなが
ら説明する。
【0046】図3に示されたパッドは、チップ部品5を
載置する上面の形状が矩形に形成されたパッドに、上面
を構成する一辺Aに対して垂直で、この辺Aから形成さ
れた一定の幅の溝12を2本、所定の間隔をおいて設け
ている。そして、この正極パッド7と負極パッド8を、
溝を設けた辺Aが向かい合い、互いの溝同士が対向する
ように所定の間隔をおいて配置している。なお、正極パ
ッド7には、正極であることを示す矩形部材13が、溝
を設けた辺Aと向かい合う辺に付加されている。また、
図3に示された溝は、外形1.539μm×1.624
μmのパッドの1.624μmの辺に対して垂直に、線
幅75μmの溝を、400μmの間隔で設けている。
【0047】図4に示されたパッドは、図3に示された
パッドと同様にチップ部品5を載置する上面の形状が矩
形に形成されたパッドに、上面を構成する一辺Bに対し
て垂直で、辺Bから形成された一定の幅の溝12を2
本、所定の間隔をおいて設けている。そして、この正極
パッド7と負極パッド8とを、パッドに設けた溝が他方
のパッドの溝と対向し、溝を形成した辺B同士が向かい
合わないように所定の間隔をおいて配置している。
【0048】図5に示されたパッドは、チップ部品を載
置する上面が矩形のパッドに、上面の各辺から形成さ
れ、その辺に対して垂直な一定の幅の溝12を各辺に2
本ずつ設けている。そして、この正極パッド7と負極パ
ッド8を所定の間隔をおいて向かい合うように配置して
いる。
【0049】図6に示されたパッドは、図3に示された
パッドと略同一であるが、パッドに設けた溝の幅が一定
ではなく、辺Aから離れるに従って幅が狭くなるように
形成している。また、図7に示されたパッドは、辺Aに
対して垂直ではなく、斜め方向に溝を形成している。
【0050】このようなパッドを薄膜多層配線基板の薄
膜層とチップ部品との接続に用いることにより、下層の
絶縁層にポリイミドを用いた場合に、ポリイミドから発
生するガスをこの溝から外部に放出させることができ
る。従って、パッドの剥がれを防止し、チップ部品の接
続信頼性を向上させることができる。
【0051】また、パッドに、パッドの辺まで至る溝を
形成したことにより、この辺に平行な方向は溝によりパ
ッドが寸断されるので、絶縁層と導体層の熱膨張係数の
差による応力の集中を緩和することができる。従って、
絶縁層へのクラックの発生を防止することができる。
【0052】また、パッドに、パッドの縁まで至る溝を
形成したことにより、図8に示されるように半田付けの
際に半田内に溜まった空気を、半田のリフロー時にこの
溝から放出することができる。従って、半田クラックの
発生を防止することができ、チップ部品の接続信頼性を
高めることができる。
【0053】なお、上述したパッドは本発明の好適な実
施の例であるが、これに限定されるものではない。例え
ば、図4に示されたパッドに形成された溝を一定でない
幅で形成したり、辺Bに対して垂直ではなく斜め方向に
形成することも可能である。また、溝の開口部が形成さ
れる辺は、2辺、または3辺であってもよい。また、パ
ッドに形成される溝の本数は2本に限定されるものでは
なく、また、溝の開口部が形成される辺での位置も限定
されるものではない。
【0054】次に、上述したポリイミド薄膜多層配線基
板の製造手順を図9に示されたフローチャートを参照し
ながら説明する。
【0055】まず、ベース基板上に絶縁層を形成する。
ステップS1にて、ベース基板上にポリイミドを塗布す
る。ポリイミドの塗布は、スピンナー上に固定されたベ
ース基板上にワニス状のポリイミドを滴下し、2000
rpmで10秒間、回転させる。
【0056】次に、ステップS2にてベース基板上に塗
布したポリイミドを乾燥させる。そして、ステップS3
にて露光、ステップS4にて現像を行い、ヴィアを形成
する。露光は500mj/cm2 で、現像はN−メチル
ピロリドンに23℃で3分間浸漬することにより行う。
【0057】露光及び現像によりヴィアを形成すると、
ステップS5にてキュア処理を行い、ポリイミドを硬化
させる。このキュア処理は、約375℃にて行う。この
際、ポリイミドからガスが発生するが、ポリイミドの上
面にはなにも設けられていないので、このキュア処理に
より発生するガスは自由に空気中に抜け出ることができ
る。以上の工程によりベース基板上にポリイミドからな
る絶縁層を形成することができる。
【0058】次に、ポリイミドからなる絶縁層の上面に
導体層を形成する。この工程は、まず、ステップS6に
て絶縁層上に金属薄膜を形成する。この金属薄膜の形成
には無電解めっき法、電解めっき法などが用いられる。
【0059】次に、ステップS7にて金属薄膜上にフォ
トレジストを塗布する。スピンナー上に固定されたベー
ス基板上にフォトレジストを滴下し、1000rpmで
30秒間、回転させる。
【0060】次に、ステップS8にて金属薄膜上に形成
したフォトレジストを乾燥させ、ステップS9にてパタ
ーン露光を、ステップS10にて現像を行い、導体層に
配線層のレジストを形成する。なお、露光は800mj
/cm2 で、現像は1%濃度のKOHに21℃で3分
間、浸漬することにより行う。
【0061】次に、ステップS11にて、パターン露
光、現像によりフォトレジストの剥離された領域に電解
めっき法によりめっきを形成し、ステップ12にて、め
っきによりつながった配線パターンを切断するために、
余分な金属薄膜を剥離する。以上の工程により絶縁層上
に導体層が形成される。
【0062】上述した絶縁層形成工程と導体層形成工程
とを繰り返してベース基板上に絶縁層と導体層とからな
る薄膜層を形成していく。薄膜層の最上位層の所定の領
域には導体層形成工程により上述したパッドを形成し、
最上位層のパッド領域以外の領域には、絶縁層形成工程
により絶縁層を形成する。そして、パッドにチップ部品
を乗せて半田付けによりパッドにチップ部品を固定する
ことにより、図1に示された薄膜多層配線基板が完成す
る。
【0063】なお、薄膜多層配線基板の製造工程は、上
述したものに限られるものではなく、例えば、導体層の
形成をエッチングにより行ってもよい。
【0064】
【発明の効果】以上の説明より明らかなように本発明の
薄膜多層配線基板は、基板上に絶縁層と配線層とが交互
に積層された薄膜層が形成され、薄膜層の最上位層に形
成されたパッドにより電子部品と電気的に接続された薄
膜多層配線基板であって、パッドに、パッドの縁まで至
る溝を形成したことにより、絶縁層にポリイミドを用い
た際に発生するガスをこの溝から外部に発散させること
ができる。従って、ガスによるパッドの剥がれを防止
し、チップ部品の接続信頼性を向上させることができ
る。
【0065】また、パッドに、パッドの縁まで至る溝を
形成したことにより、この縁に平行な方向は溝によりパ
ッドが寸断されるので、絶縁層と導体層の熱膨張係数の
差による応力の集中を緩和することができる。従って、
絶縁層へのクラックの発生を防止することができる。
【0066】また、パッドに、パッドの縁まで至る溝を
形成したことにより、半田付けの際に半田内に溜まった
空気を、半田のリフロー時にこの溝から放出することが
できる。従って、半田クラックの発生を防止することが
でき、電子部品の接続信頼性を高めることができる。
【図面の簡単な説明】
【図1】本発明の薄膜多層配線基板の構成を表す断面図
である。
【図2】パッドの構成を表す断面図である。
【図3】パッドの外観を表す平面図である。
【図4】パッドの外観を表す平面図である。
【図5】パッドの外観を表す平面図である。
【図6】パッドの外観を表す平面図である。
【図7】パッドの外観を表す平面図である。
【図8】パッドの上面に半田が形成された状態を表す図
である。
【図9】製造工程を表すフローチャートである。
【図10】従来のパッドの外観形状を表す平面図であ
る。
【図11】従来のパッドの外観形状を表す平面図であ
る。
【図12】絶縁層から発生するガスによる膨れを説明す
るための図である。
【図13】絶縁層に発生するクラックの説明するための
図である。
【図14】半田クラックを説明するための図である。
【符号の説明】
1 ベース基板 2 絶縁層 3 配線層 4 パッド 5 チップ部品 6 半田 7 正極パッド 8 負極パッド 9 銅 10 ニッケル 11 金 12 溝 13 矩形部材
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年12月27日(1999.12.
27)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 薄膜多層配線基板
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜多層配線基板
に関し、特に絶縁層にポリイミドを用いた薄膜多層配線
基板に関する。
【0002】
【従来の技術】従来より、薄膜多層配線基板は、基板の
性能を向上させるため、基板上に信号を伝搬する配線層
20と、配線層間を絶縁する絶縁層21とを交互に積層
配置して、より多くの配線を収納することが行われてい
る。
【0003】この絶縁層21に用いられる絶縁材料は、
配線層が伝搬する信号の遅延に大きく影響するため、非
誘電率の小さいポリイミドがよく利用される。ポリイミ
ドは耐熱性に優れ、部品搭載時の熱履歴に耐えることが
できるので、性能の要求される高価なマルチチップモジ
ュール(MCM)に利用されることが多い。
【0004】ポリイミドからなる絶縁層21は、ワニス
状のポリイミドを基板上にコーティングし、乾燥後、露
光・現像によりヴィアを形成し、キュアによりポリイミ
ドを硬化させることで形成される。また、配線層20
は、基板上に金属薄膜を形成し、フォトレジストを塗布
してパターン露光し、パターン化された金属薄膜上に電
解めっきにより金属のめっきを形成して、余分な金属薄
膜を除去することで形成される。このような工程を順次
繰り返すことにより、ベース基板上に配線層と絶縁層と
が交互に積層された薄膜多層配線基板が形成される。
【0005】また、上述のようにして形成された薄膜多
層配線基板にチップ部品を搭載するには、図10または
図11に示されたパッドを薄膜層の最上位層に形成し
て、チップ部品と電気的に接続する。
【0006】図10及び図11には、従来よりポリイミ
ド薄膜多層配線基板に用いられるパッドの外観形状が示
されている。
【0007】図10に示されたパッドは、パッド領域全
面を銅で覆ったものである。この形状は、通常のプリン
ト基板などにも用いられるもので、薄膜を形成した基板
の全面に銅箔を形成し、エッチングによりパッド領域以
外の銅を取り除くことで形成される。また、図11に示
されたパッドは、パッド領域をメッシュ加工によりメッ
シュ状に形成している。
【0008】本発明と技術分野が類似する従来例1とし
て、特公平4−10757号公報の混成多層配線基板が
ある。本従来例は、複数のスルーホールを有するセラミ
ック配線基板と、基板の上面に露出する複数のスルーホ
ールのそれぞれの上端を完全に覆わないように基板上に
形成される微細な格子状または網目状または縞状のカバ
ーランドと、基板及びカバーランドの上部に、加熱工程
を経て形成される層間絶縁層と薄膜配線層とが積層され
た薄膜多層配線部とを備えたことを特徴とする混成多層
配線基板である。
【0009】
【発明が解決しようとする課題】しかしながら、絶縁材
料として用いたポリイミドには、キュア処理などにより
高温にするとガスを発生させて収縮するという性質があ
る。
【0010】基板上に絶縁層を形成するために、ワニス
状のポリイミドを塗布して、ポリイミドのキュア処理を
行うと、上面に何も設けられていないポリイミドから発
生するガスは問題とはならないが、下層に設けたポリイ
ミドから発生するガスが問題となる。すなわち、上面に
何も設けられていないポリイミドから発生するガスは容
易に空気中に抜けることができるが、図12に示される
ように上面にベタ面積の大きい配線層20が形成されて
いると、下層のポリイミドから発生するガスが、配線層
の下から抜けられずに、配線層を持ち上げて膨れや剥が
れを発生させる。同じことはパッドについても言える。
【0011】また、配線層またはパッドにベタ面積の大
きい金属パターンを用いると、金属パターンとポリイミ
ドの熱膨張係数の差や、ポリイミドの収縮により金属パ
ターンの外側に応力が集中し、図13に示されるように
絶縁層21にクラックが発生しやすい。
【0012】このような不具合を防止するために、上述
した従来例1の混成多層配線基板では、多積層された薄
膜層の下層においては配線層に図11に示されたメッシ
ュ形状のパターンを採用している。
【0013】しかしながら、多層された薄膜の最上位に
位置するパッドにおいて図11に示されたメッシュ形状
のパッドを用いると、パッドとチップ部品とを接続する
ための半田のリフロー時に、図14に示されるようにメ
ッシュ内部に空気がトラップされてしまい半田クラック
が発生する。
【0014】また、チップ部品と接続するパッドの外形
を小さくしてポリイミドから発生するガスを抜き、応力
の弱化を行うことも行われているが、半田量の不足、フ
ィレットの形状不良等により半田付け強度が弱くなるこ
とが判っている。
【0015】本発明は上記事情に鑑みてなされたもので
あり、チップ部品の接続信頼性を向上させた薄膜多層配
線基板を提供すること目的とする。
【0016】
【課題を解決するための手段】かかる目的を達成するた
めに本発明の薄膜多層配線基板は、基板上にポリイミド
からなる絶縁層と配線層とが交互に積層された薄膜層が
形成され、薄膜層の最上位層に形成されたパッドにより
電子部品と電気的に接続された薄膜多層配線基板であっ
て、パッドに溝を形成したことを特徴とする。
【0017】上記の電子部品を載置する上面が矩形に形
成され、電子部品の正極に接続される正極パッドと、電
子部品を載置する上面が矩形に形成され、電子部品の負
極に接続される負極パッドに、上面を構成する何れかの
辺から形成される溝を設けるとよい。
【0018】上記の薄膜多層配線基板は、所定の間隔を
おいて配置された上面が矩形の正極パッド及び負極パッ
ドに、上面の他方のパッドに対向する辺から形成される
溝を設けるとよい。
【0019】上記の溝は、上面の他方のパッドに対向す
る辺に対して垂直に形成されているとよい。
【0020】上記の溝は、上面の他方のパッドに対向す
る辺から離れるに従って、幅が狭くなるように形成され
ているとよい。
【0021】上記の溝は、上面の他方のパッドに対向す
る辺から離れるに従って、幅が広くなるように形成され
ているとよい。
【0022】上記の薄膜多層配線基板は、所定の間隔を
おいて配置された上面が矩形の正極パッド及び負極パッ
ドに、上面の他方のパッドに対向する辺に平行な辺から
形成される溝を設けるとよい。
【0023】上記の溝は、上面の他方のパッドに対向す
る辺に平行な辺に垂直に形成されているとよい。
【0024】上記の溝は、上面の他方のパッドに対向す
る辺に平行な辺から離れるに従って、幅が狭くなるよう
に形成されているとよい。
【0025】上記の溝は、上面の他方のパッドに対向す
る辺に平行な辺から離れるに従って、幅が広くなるよう
に形成されているとよい。
【0026】上記の薄膜多層配線基板は、所定の間隔を
おいて配置された上面が矩形の正極パッド及び負極パッ
ドに、上面を構成する各辺から形成され、互いに交わら
ない溝を設けるとよい。
【0027】上記の溝は、その溝が形成された上面の辺
に対して垂直に形成されているとよい。
【0028】上記の溝は、その溝が形成された上面の辺
から離れるに従って、幅が狭くなるように形成されてい
るとよい。
【0029】上記の溝は、その溝が形成された上面の辺
から離れるに従って、幅が広くなるように形成されてい
るとよい。
【0030】本発明の薄膜多層配線基板は、基板上に、
加熱工程を経て形成される、ポリイミドからなる絶縁層
と、金属部材からなる配線層とが交互に積層された薄膜
層と、薄膜層の最上位層に形成され、電子部品と薄膜層
との電気的接続を取るパッドとを有し、絶縁層上に所定
の間隔をおいて設けられた、電子部品を載置する上面が
矩形に形成された電子部品の正極に接続される正極パッ
ドと、電子部品を載置する上面が矩形に形成された電子
部品の負極に接続される負極パッドに、上面の他方のパ
ッドと対向する辺に対して垂直で、辺から形成される溝
を設けたことを特徴とする。
【0031】本発明の薄膜多層配線基板は、基板上に、
加熱工程を経て形成される、ポリイミドからなる絶縁層
と、金属部材からなる配線層とが交互に積層された薄膜
層と、薄膜層の最上位層に形成され、電子部品と薄膜層
との電気的接続を取るパッドとを有し、絶縁層上に所定
の間隔をおいて設けられた、電子部品を載置する上面が
矩形に形成された電子部品の正極に接続される正極パッ
ドと、電子部品を載置する上面が矩形に形成された電子
部品の負極に接続される負極パッドに、上面の他方のパ
ッドと対向する辺に平行な辺に対して垂直で、対向する
辺に対して平行な辺から形成される溝を設けたことを特
徴とする。
【0032】本発明の薄膜多層配線基板は、基板上に、
加熱工程を経て形成される、ポリイミドからなる絶縁層
と、金属部材からなる配線層とが交互に積層された薄膜
層と、薄膜層の最上位層に形成され、電子部品と薄膜層
との電気的接続を取るパッドとを有し、絶縁層上に所定
の間隔をおいて設けられた、電子部品を載置する上面が
矩形に形成された電子部品の正極に接続される正極パッ
ドと、電子部品を載置する上面が矩形に形成された電子
部品の負極に接続される負極パッドに、上面の辺に対し
て垂直で、上面を構成する各辺から形成された、その辺
に対して垂直な溝を設けたことを特徴とする。
【0033】次に本発明による作用について述べる。本
発明は、基板上に絶縁層と配線層とが交互に積層された
薄膜層が形成され、薄膜層の最上位層に形成されたパッ
ドにより電子部品と電気的に接続された薄膜多層配線基
板であって、電子部品と薄膜層とを電気的に接続するパ
ッドに、パッドの縁まで至る溝を形成している。
【0034】したがって、絶縁層にポリイミドを用いた
場合に、ポリイミドのキュア時にポリイミドから発生す
るガスをこの溝から発散させて、ガスによるパッドの剥
がれを防止する。また、パッドと電子部品とを接続する
半田のリフロー時に空気をトラップすることがなくな
る。
【0035】また、パッドに設けた溝によりパッドが寸
断されるので、絶縁層と配線層の熱膨張係数の差による
パッドへの応力の集中を緩和し、クラックの発生を抑え
る。
【0036】
【発明の実施の形態】次に添付図面を参照して本発明の
薄膜多層配線基板実施の形態を詳細に説明する。図1〜
図9を参照すると本発明の薄膜多層配線基板の実施形態
が示されている。なお、図1は本発明の薄膜多層配線基
板の実施形態の構成を表す断面図であり、図2はパッド
の構成を表す断面図であり、図3〜図7はパッドの外形
を表す外観図であり、図8はパッド上に半田が設けられ
た状態を表す図であり、図9は製造工程を表すフローチ
ャートである。
【0037】まず、図1を参照しながら本発明の薄膜多
層配線基板に係る実施形態の構成について説明する。
【0038】図1に示されるように本発明の薄膜多層配
線基板に係る実施形態は、ベース基板1上に、ポリイミ
ドからなる絶縁層2と、導電材料からなる配線層3とが
交互に積層された薄膜層が形成され、この薄膜層の最上
位層に形成されたパッド4によりチップ部品5と電気的
に接続された薄膜多層配線基板である。なお、チップ部
品5は半田6によりパッドに固定され、薄膜層2に形成
された配線層とヴィアを介して電気的に接続されてい
る。
【0039】ベース基板1は、通常、アルミナなどのセ
ラミック基板を使用する。ベース基板中には、配線が存
在する場合と、存在しない場合とがある。薄膜層内に配
線が入りきらない場合や、基板裏面に配線を出す場合に
は、ベース基板中に配線が必要である。また、配線が必
要とならない場合にはセラミックの板を利用してもよ
い。
【0040】絶縁層2は、ポリイミドを利用した絶縁材
料による層である。ポリイミドは、非誘電率の値が小さ
いので、配線を伝搬する信号の遅延量を低く抑えること
ができるので、絶縁層に一般的に用いられる。また、耐
熱性に優れ、部品搭載時の熱履歴に耐えることができる
こともポリイミドが広く絶縁材料として使われる要因と
なっている。
【0041】配線層3は、金や銅などの高導電率の導体
材料からなり、上位層に形成されるチップ部品間の信号
を伝送する役割を担う。
【0042】パッド4は、下層の配線層3とチップ部品
5とを電気的に接続するための電極であり、パッドにヴ
ィアを形成することでチップ部品5と下層の配線層3と
が電気的に接続される。パッドは、チップ部品5の正極
に接続される正極パッド7と、チップ部品の負極に接続
される負極パッド8からなり、これら2つのパッドによ
り1つのチップ部品を配線層に電気的に接続する。ま
た、パッドは図2に示されるように絶縁層2上の所定の
領域に銅9が形成され、銅9の上面にニッケル10が設
けられ、さらにその上面にニッケルの酸化を防ぐための
金11が設けられた構成を取る。
【0043】正極パッド7と負極パッド8とをまたぐ形
で配置されたチップ部品5は、半田6によりパッドに固
定される。
【0044】ここで本発明の薄膜多層配線基板に適用さ
れるパッドの外観形状について図3〜図7を参照しなが
ら説明する。
【0045】図3に示されたパッドは、チップ部品5を
載置する上面の形状が矩形に形成されたパッドに、上面
を構成する一辺Aに対して垂直で、この辺Aから形成さ
れた一定の幅の溝12を2本、所定の間隔をおいて設け
ている。そして、この正極パッド7と負極パッド8を、
溝を設けた辺Aが向かい合い、互いの溝同士が対向する
ように所定の間隔をおいて配置している。なお、正極パ
ッド7には、正極であることを示す矩形部材13が、溝
を設けた辺Aと向かい合う辺に付加されている。また、
図3に示された溝は、外形1.539μm×1.624
μmのパッドの1.624μmの辺に対して垂直に、線
幅75μmの溝を、400μmの間隔で設けている。
【0046】図4に示されたパッドは、図3に示された
パッドと同様にチップ部品5を載置する上面の形状が矩
形に形成されたパッドに、上面を構成する一辺Bに対し
て垂直で、辺Bから形成された一定の幅の溝12を2
本、所定の間隔をおいて設けている。そして、この正極
パッド7と負極パッド8とを、パッドに設けた溝が他方
のパッドの溝と対向し、溝を形成した辺B同士が向かい
合わないように所定の間隔をおいて配置している。
【0047】図5に示されたパッドは、チップ部品を載
置する上面が矩形のパッドに、上面の各辺から形成さ
れ、その辺に対して垂直な一定の幅の溝12を各辺に2
本ずつ設けている。そして、この正極パッド7と負極パ
ッド8を所定の間隔をおいて向かい合うように配置して
いる。
【0048】図6に示されたパッドは、図3に示された
パッドと略同一であるが、パッドに設けた溝の幅が一定
ではなく、辺Aから離れるに従って幅が狭くなるように
形成している。また、図7に示されたパッドは、辺Aに
対して垂直ではなく、斜め方向に溝を形成している。
【0049】このようなパッドを薄膜多層配線基板の薄
膜層とチップ部品との接続に用いることにより、下層の
絶縁層にポリイミドを用いた場合に、ポリイミドから発
生するガスをこの溝から外部に放出させることができ
る。従って、パッドの剥がれを防止し、チップ部品の接
続信頼性を向上させることができる。
【0050】また、パッドに、パッドの辺まで至る溝を
形成したことにより、この辺に平行な方向は溝によりパ
ッドが寸断されるので、絶縁層と導体層の熱膨張係数の
差による応力の集中を緩和することができる。従って、
絶縁層へのクラックの発生を防止することができる。
【0051】また、パッドに、パッドの縁まで至る溝を
形成したことにより、図8に示されるように半田付けの
際に半田内に溜まった空気を、半田のリフロー時にこの
溝から放出することができる。従って、半田クラックの
発生を防止することができ、チップ部品の接続信頼性を
高めることができる。
【0052】なお、上述したパッドは本発明の好適な実
施の例であるが、これに限定されるものではない。例え
ば、図4に示されたパッドに形成された溝を一定でない
幅で形成したり、辺Bに対して垂直ではなく斜め方向に
形成することも可能である。また、溝の開口部が形成さ
れる辺は、2辺、または3辺であってもよい。また、パ
ッドに形成される溝の本数は2本に限定されるものでは
なく、また、溝の開口部が形成される辺での位置も限定
されるものではない。
【0053】次に、上述したポリイミド薄膜多層配線基
板の製造手順を図9に示されたフローチャートを参照し
ながら説明する。
【0054】まず、ベース基板上に絶縁層を形成する。
ステップS1にて、ベース基板上にポリイミドを塗布す
る。ポリイミドの塗布は、スピンナー上に固定されたベ
ース基板上にワニス状のポリイミドを滴下し、2000
rpmで10秒間、回転させる。
【0055】次に、ステップS2にてベース基板上に塗
布したポリイミドを乾燥させる。そして、ステップS3
にて露光、ステップS4にて現像を行い、ヴィアを形成
する。露光は500mj/cm2 で、現像はN−メチル
ピロリドンに23℃で3分間浸漬することにより行う。
【0056】露光及び現像によりヴィアを形成すると、
ステップS5にてキュア処理を行い、ポリイミドを硬化
させる。このキュア処理は、約375℃にて行う。この
際、ポリイミドからガスが発生するが、ポリイミドの上
面にはなにも設けられていないので、このキュア処理に
より発生するガスは自由に空気中に抜け出ることができ
る。以上の工程によりベース基板上にポリイミドからな
る絶縁層を形成することができる。
【0057】次に、ポリイミドからなる絶縁層の上面に
導体層を形成する。この工程は、まず、ステップS6に
て絶縁層上に金属薄膜を形成する。この金属薄膜の形成
には無電解めっき法、電解めっき法などが用いられる。
【0058】次に、ステップS7にて金属薄膜上にフォ
トレジストを塗布する。スピンナー上に固定されたベー
ス基板上にフォトレジストを滴下し、1000rpmで
30秒間、回転させる。
【0059】次に、ステップS8にて金属薄膜上に形成
したフォトレジストを乾燥させ、ステップS9にてパタ
ーン露光を、ステップS10にて現像を行い、導体層に
配線層のレジストを形成する。なお、露光は800mj
/cm2 で、現像は1%濃度のKOHに21℃で3分
間、浸漬することにより行う。
【0060】次に、ステップS11にて、パターン露
光、現像によりフォトレジストの剥離された領域に電解
めっき法によりめっきを形成し、ステップ12にて、め
っきによりつながった配線パターンを切断するために、
余分な金属薄膜を剥離する。以上の工程により絶縁層上
に導体層が形成される。
【0061】上述した絶縁層形成工程と導体層形成工程
とを繰り返してベース基板上に絶縁層と導体層とからな
る薄膜層を形成していく。薄膜層の最上位層の所定の領
域には導体層形成工程により上述したパッドを形成し、
最上位層のパッド領域以外の領域には、絶縁層形成工程
により絶縁層を形成する。そして、パッドにチップ部品
を乗せて半田付けによりパッドにチップ部品を固定する
ことにより、図1に示された薄膜多層配線基板が完成す
る。
【0062】なお、薄膜多層配線基板の製造工程は、上
述したものに限られるものではなく、例えば、導体層の
形成をエッチングにより行ってもよい。
【0063】
【発明の効果】以上の説明より明らかなように本発明の
薄膜多層配線基板は、基板上に絶縁層と配線層とが交互
に積層された薄膜層が形成され、薄膜層の最上位層に形
成されたパッドにより電子部品と電気的に接続された薄
膜多層配線基板であって、パッドに、パッドの縁まで至
る溝を形成したことにより、絶縁層にポリイミドを用い
た際に発生するガスをこの溝から外部に発散させること
ができる。従って、ガスによるパッドの剥がれを防止
し、チップ部品の接続信頼性を向上させることができ
る。
【0064】また、パッドに、パッドの縁まで至る溝を
形成したことにより、この縁に平行な方向は溝によりパ
ッドが寸断されるので、絶縁層と導体層の熱膨張係数の
差による応力の集中を緩和することができる。従って、
絶縁層へのクラックの発生を防止することができる。
【0065】また、パッドに、パッドの縁まで至る溝を
形成したことにより、半田付けの際に半田内に溜まった
空気を、半田のリフロー時にこの溝から放出することが
できる。従って、半田クラックの発生を防止することが
でき、電子部品の接続信頼性を高めることができる。
【図面の簡単な説明】
【図1】本発明の薄膜多層配線基板の構成を表す断面図
である。
【図2】パッドの構成を表す断面図である。
【図3】パッドの外観を表す平面図である。
【図4】パッドの外観を表す平面図である。
【図5】パッドの外観を表す平面図である。
【図6】パッドの外観を表す平面図である。
【図7】パッドの外観を表す平面図である。
【図8】パッドの上面に半田が形成された状態を表す図
である。
【図9】製造工程を表すフローチャートである。
【図10】従来のパッドの外観形状を表す平面図であ
る。
【図11】従来のパッドの外観形状を表す平面図であ
る。
【図12】絶縁層から発生するガスによる膨れを説明す
るための図である。
【図13】絶縁層に発生するクラックの説明するための
図である。
【図14】半田クラックを説明するための図である。
【符号の説明】 1 ベース基板 2 絶縁層 3 配線層 4 パッド 5 チップ部品 6 半田 7 正極パッド 8 負極パッド 9 銅 10 ニッケル 11 金 12 溝 13 矩形部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沼尻 一哉 茨城県真壁郡関城町関館字大茶367の2 茨城日本電気株式会社内 Fターム(参考) 5E319 AA03 AB05 AC12 AC16 CC22 GG03 5E346 AA12 AA15 AA25 BB01 BB16 CC10 CC17 CC32 CC37 CC38 DD03 DD22 DD33 DD47 EE33 EE35 FF45 GG01 GG17 GG18 GG19 GG22 GG23 HH07 HH11

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 基板上に絶縁層と配線層とが交互に積層
    された薄膜層が形成され、該薄膜層の最上位層に形成さ
    れたパッドにより電子部品と電気的に接続された薄膜多
    層配線基板において、 前記パッドに溝を設けたことを特徴とする薄膜多層配線
    基板。
  2. 【請求項2】 前記電子部品を載置する上面が矩形に形
    成され、該電子部品の正極に接続される正極パッドと、
    前記電子部品を載置する上面が矩形に形成され、該電子
    部品の負極に接続される負極パッドに、 前記上面を構成する何れかの辺から形成される溝を設け
    たことを特徴とする請求項1記載の薄膜多層配線基板。
  3. 【請求項3】 所定の間隔をおいて配置された前記上面
    が矩形の前記正極パッド及び前記負極パッドに、 前記上面の他方のパッドに対向する辺から形成される溝
    を設けたことを特徴とする請求項2記載の薄膜多層配線
    基板。
  4. 【請求項4】 前記溝は、前記上面の他方のパッドに対
    向する辺に対して垂直に形成されていることを特徴とす
    る請求項3記載の薄膜多層配線基板。
  5. 【請求項5】 前記溝は、前記上面の他方のパッドに対
    向する辺から離れるに従って、幅が狭くなるように形成
    されていることを特徴とする請求項3または4記載の薄
    膜多層配線基板。
  6. 【請求項6】 前記溝は、前記上面の他方のパッドに対
    向する辺から離れるに従って、幅が広くなるように形成
    されていることを特徴とする請求項3または4記載の薄
    膜多層配線基板。
  7. 【請求項7】 所定の間隔をおいて配置された前記上面
    が矩形の前記正極パッド及び前記負極パッドに、 前記上面の他方のパッドに対向する辺に平行な辺から形
    成される溝を設けたことを特徴とする請求項2記載の薄
    膜多層配線基板。
  8. 【請求項8】 前記溝は、前記上面の他方のパッドに対
    向する辺に平行な辺に垂直に形成されていることを特徴
    とする請求項7記載の薄膜多層配線基板。
  9. 【請求項9】 前記溝は、前記上面の他方のパッドに対
    向する辺に平行な辺から離れるに従って、幅が狭くなる
    ように形成されていることを特徴とする請求項7または
    8記載の薄膜多層配線基板。
  10. 【請求項10】 前記溝は、前記上面の他方のパッドに
    対向する辺に平行な辺から離れるに従って、幅が広くな
    るように形成されていることを特徴とする請求項7また
    は8記載の薄膜多層配線基板。
  11. 【請求項11】 所定の間隔をおいて配置された前記上
    面が矩形の前記正極パッド及び前記負極パッドに、 前記上面を構成する各辺から形成され、互いに交わらな
    い溝を設けたことを特徴とする請求項2記載の薄膜多層
    配線基板。
  12. 【請求項12】 前記溝は、その溝が形成された前記上
    面の辺に対して垂直に形成されていることを特徴とする
    請求項11記載の薄膜多層配線基板。
  13. 【請求項13】 前記溝は、その溝が形成された前記上
    面の辺から離れるに従って、幅が狭くなるように形成さ
    れていることを特徴とする請求項11または12記載の
    薄膜多層配線基板。
  14. 【請求項14】 前記溝は、その溝が形成された前記上
    面の辺から離れるに従って、幅が広くなるように形成さ
    れていることを特徴とする請求項11または12記載の
    薄膜多層配線基板。
  15. 【請求項15】 前記絶縁層は、ポリイミドからなるこ
    とを特徴とする請求項1から14の何れか1項に記載の
    薄膜多層配線基板。
  16. 【請求項16】 基板上に、加熱工程を経て形成され
    る、ポリイミドからなる絶縁層と、金属部材からなる配
    線層とが交互に積層された薄膜層と、 前記薄膜層の最上位層に形成され、電子部品と前記薄膜
    層との電気的接続を取るパッドとを有し、 前記絶縁層上に所定の間隔をおいて設けられた、前記電
    子部品を載置する上面が矩形に形成された前記電子部品
    の正極に接続される正極パッドと、前記電子部品を載置
    する上面が矩形に形成された前記電子部品の負極に接続
    される負極パッドに、 前記上面の他方のパッドと対向する辺に対して垂直で、
    該辺から形成された溝を設けたことを特徴とする薄膜多
    層配線基板。
  17. 【請求項17】 基板上に、加熱工程を経て形成され
    る、ポリイミドからなる絶縁層と、金属部材からなる配
    線層とが交互に積層された薄膜層と、 前記薄膜層の最上位層に形成され、電子部品と前記薄膜
    層との電気的接続を取るパッドとを有し、 前記絶縁層上に所定の間隔をおいて設けられた、前記電
    子部品を載置する上面が矩形に形成された前記電子部品
    の正極に接続される正極パッドと、前記電子部品を載置
    する上面が矩形に形成された前記電子部品の負極に接続
    される負極パッドに、 前記上面の他方のパッドと対向する辺に平行な辺に対し
    て垂直で、該対向する辺に対して平行な辺から形成され
    た溝を設けたことを特徴とする薄膜多層配線基板。
  18. 【請求項18】 基板上に、加熱工程を経て形成され
    る、ポリイミドからなる絶縁層と、金属部材からなる配
    線層とが交互に積層された薄膜層と、 前記薄膜層の最上位層に形成され、電子部品と前記薄膜
    層との電気的接続を取るパッドとを有し、 前記絶縁層上に所定の間隔をおいて設けられた、前記電
    子部品を載置する上面が矩形に形成された前記電子部品
    の正極に接続される正極パッドと、前記電子部品を載置
    する上面が矩形に形成された前記電子部品の負極に接続
    される負極パッドに、 前記上面を構成する各辺から形成された、その辺に対し
    て垂直な溝を設けたことを特徴とする薄膜多層配線基
    板。
JP10340132A 1998-11-30 1998-11-30 薄膜多層配線基板 Pending JP2000165042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10340132A JP2000165042A (ja) 1998-11-30 1998-11-30 薄膜多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10340132A JP2000165042A (ja) 1998-11-30 1998-11-30 薄膜多層配線基板

Publications (1)

Publication Number Publication Date
JP2000165042A true JP2000165042A (ja) 2000-06-16

Family

ID=18334039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10340132A Pending JP2000165042A (ja) 1998-11-30 1998-11-30 薄膜多層配線基板

Country Status (1)

Country Link
JP (1) JP2000165042A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060413A (ja) * 2006-08-31 2008-03-13 Toshiba Corp 部品内蔵プリント配線板および電子機器
JP2008151792A (ja) * 2007-12-17 2008-07-03 Hitachi Ltd 圧力検出装置
US7825065B2 (en) 2005-11-18 2010-11-02 Denso Corporation Particles for catalyst and method for producing same
WO2011148615A1 (ja) * 2010-05-26 2011-12-01 株式会社村田製作所 部品内蔵基板
JP2011243853A (ja) * 2010-05-20 2011-12-01 Panasonic Corp 実装構造体
JP2012114554A (ja) * 2010-11-22 2012-06-14 Seiko Epson Corp 圧電振動片の製造方法
WO2019159521A1 (ja) * 2018-02-15 2019-08-22 株式会社村田製作所 多層基板および電気素子
JPWO2020230778A1 (ja) * 2019-05-15 2020-11-19

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825065B2 (en) 2005-11-18 2010-11-02 Denso Corporation Particles for catalyst and method for producing same
JP2008060413A (ja) * 2006-08-31 2008-03-13 Toshiba Corp 部品内蔵プリント配線板および電子機器
JP2008151792A (ja) * 2007-12-17 2008-07-03 Hitachi Ltd 圧力検出装置
JP2011243853A (ja) * 2010-05-20 2011-12-01 Panasonic Corp 実装構造体
JP5278608B2 (ja) * 2010-05-26 2013-09-04 株式会社村田製作所 部品内蔵基板
WO2011148615A1 (ja) * 2010-05-26 2011-12-01 株式会社村田製作所 部品内蔵基板
KR101383137B1 (ko) 2010-05-26 2014-04-09 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 기판
JP2012114554A (ja) * 2010-11-22 2012-06-14 Seiko Epson Corp 圧電振動片の製造方法
WO2019159521A1 (ja) * 2018-02-15 2019-08-22 株式会社村田製作所 多層基板および電気素子
JPWO2019159521A1 (ja) * 2018-02-15 2020-08-27 株式会社村田製作所 多層基板および電気素子
US11064606B2 (en) 2018-02-15 2021-07-13 Murata Manufacturing Co., Ltd. Multilayer substrate and electric element
JPWO2020230778A1 (ja) * 2019-05-15 2020-11-19
WO2020230778A1 (ja) * 2019-05-15 2020-11-19 株式会社村田製作所 樹脂多層基板及び電子部品
JP7279781B2 (ja) 2019-05-15 2023-05-23 株式会社村田製作所 樹脂多層基板及び電子部品

Similar Documents

Publication Publication Date Title
JP2005310946A (ja) 半導体装置
JPH0828580B2 (ja) 配線基板構造及びその製造方法
JPS5819160B2 (ja) 多層プリント回路板
CN112105174B (zh) 电路板及其制造方法
JP2000165042A (ja) 薄膜多層配線基板
JP2002313996A (ja) 半導体パッケージ用基板およびその製造方法
JP2003332743A (ja) リジットフレキシブル基板
JPH11289167A (ja) 多層配線板
JP4589519B2 (ja) 半導体回路部品の製造方法
US5763060A (en) Printed wiring board
JPH1079568A (ja) プリント配線板の製造方法
KR101799095B1 (ko) 메탈코어를 구비한 인쇄회로기판 및 그 제조방법
JPH11145605A (ja) プリント配線板
JP3924453B2 (ja) 配線基板およびこれを用いた電子装置
JP2500404B2 (ja) 回路基板の実装構造
JP2787238B2 (ja) 印刷素子を有するフィルムキャリア
JPH1070365A (ja) 多層回路基板の製造方法
KR980013550A (ko) 회로 기판 및 그 제조방법
JPH0249741Y2 (ja)
JPH02305494A (ja) 多層配線基板の製造方法
JPH03255691A (ja) プリント配線板
JPH04352486A (ja) 多層プリント回路基板
JPS6317589A (ja) 二層プリント回路基板
JP2001094226A (ja) プリント配線板
JP2005353861A (ja) フレックスリジッド配線板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000704