JPH04352486A - 多層プリント回路基板 - Google Patents

多層プリント回路基板

Info

Publication number
JPH04352486A
JPH04352486A JP12766391A JP12766391A JPH04352486A JP H04352486 A JPH04352486 A JP H04352486A JP 12766391 A JP12766391 A JP 12766391A JP 12766391 A JP12766391 A JP 12766391A JP H04352486 A JPH04352486 A JP H04352486A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
multilayer printed
fpc
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12766391A
Other languages
English (en)
Other versions
JP2597051B2 (ja
Inventor
Yasutomo Kodachi
康友 小太刀
Yoshio Arimitsu
有光 義雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP3127663A priority Critical patent/JP2597051B2/ja
Publication of JPH04352486A publication Critical patent/JPH04352486A/ja
Application granted granted Critical
Publication of JP2597051B2 publication Critical patent/JP2597051B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子機器等に用いて好
適なフレキシブルプリント回路基板(FPC)とリジッ
ドプリント回路基板とを異方性導電膜により接続する多
層プリント回路基板に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】従来、
多層プリント回路基板としてフレキシブルプリント回路
基板(FPC)とリジッドプリント回路基板とを異方性
導電膜を用いて接続させたものが提案されている。この
多層プリント回路基板の接続部、つまりフレキシブルプ
リント回路基板(FPC)とリジッドプリント回路基板
との接続部は、図6に示すような方法により作成されて
いた。図6において3はFPCを示し、このFPC3は
ポリイミドフィルム等のフレキシブル基板3a上に銅箔
3bにより回路パターンを形成し、この銅箔3bの上に
さらに銅箔3bの絶縁性を確保し、また銅箔3bを保護
するために、カバーレイ3cを設ける。ただし、接続部
分の所はカバーレイ3cを除去してある。また、4はリ
ジッドプリント回路基板を示し、ガラスエポキシ樹脂等
の硬質のリジッド基板4a上に銅箔4bで回路パターン
を形成したものである。FPC3のカバーレイ3cが除
去されて銅箔3bが露出している接続部分と、リジッド
プリント回路基板の銅箔4bが設けらている側の部分と
の間には異方性導電膜2を配置し、FPC3の接続部分
とリジッドプリント回路基板の銅箔4bを接続させるも
のである。この異方性導電膜2は、絶縁性のある接着剤
の中に導電粒子を分散させたものである。
【0003】次に、FPC3の接続部分とリジッドプリ
ント回路基板4の銅箔4bの接続方法について説明する
。FPC3の上方には、ボンディングツール6を配置し
、このボンディングツール6は予め加熱されている。 次に、このボンディングツール6を押し下げることによ
り、FPC3とリジッドプリント回路基板4を加圧し、
同時に両者の間に挟まれた異方性導電膜2も加圧する。 このとき、ボンディングツール6は前述したように加熱
されているので、この熱がFPC3を通して、異方性導
電膜2まで伝わることになる。異方性導電膜2は加熱に
より、まず、この膜を構成する接着剤が流動性を生じ、
上下からの加圧に伴って、左右の方向へ移動を始める。 一方、異方性導電膜2の中に分散してある導電粒子は当
所は、接着剤と伴に移動するが、FPC3の接続部分と
リジッドプリント回路基板4の銅箔4bとのすき間が小
さくなるにつれ、この導電粒子は両者の間に挟れ移動で
きなくなる。また、加熱を継続するうちに接着剤は硬化
し、結果として、FPC3の接続部分とリジッドプリン
ト回路基板4の銅箔4bは接着される。また、両者には
導電粒子の接触を介して導通が得られる。
【0004】次に、FPC3をリジッドプリント回路基
板4を接続した場合に、接続後のFPC3の状態につい
て説明する。接続するFPC3は図7に示すようなもの
であり、FPC3の銅箔3bの上部には、異方性導電膜
の接続部を除く、全面にカバーレイ3cを被着し、銅箔
パターンを保護するとともに絶縁性を確保している。こ
のFPC3を、図8に示すようなリジッドプリント回路
基板4に接続することにする。異方性導電膜2による接
続は、図8に示すように、FPC3側よりボンディング
ツール6を用い、熱プレスにより加圧,加熱しながら行
われる。その結果、FPC3のフレキシブル基板3a及
び銅箔3bの接続部分は、リジッドプリント回路基板4
側に湾曲し、その湾曲部の頂点部分が、リジッドプリン
ト回路基板4の銅箔4bと接続することとなる。この湾
曲部分の歪はカバーレイの厚み、例えばポリイミド膜2
5μmと接着剤の厚み25μmとの合計45μmとなり
、この歪による変形なしには接続することができない。
【0005】しかし、このようにFPC3の変形を伴っ
て接続することにより、FPC3端子部の寸法精度が変
化して、リジッドプリント回路基板4との位置ずれが発
生しやすくなること、また、FPC3のフレキシブル基
板3aは変形されることにより元の形に戻ろうとする応
力が発生し、接続部における接続の耐久性が低下するこ
と等の不都合が生じていた。
【0006】そこで、本発明は斯る点に鑑み接続部の安
定性、耐久性に優れた多層プリント回路基板を得ること
を目的とする。
【0007】
【課題を解決するための手段】本発明の多層プリント回
路基板は、例えば図1に示すように、絶縁性のカバーレ
イフィルム3cを有するフレキシブルプリント回路基板
3の接続部のカバーレイフィルム3cを除去し、接続部
を対向する他のプリント回路基板4の端子部に異方性導
電膜2を介して接続してなる多層プリント回路基板にお
いて、カバーレイフィルム3cを除去されて露出した接
続部の導電層3b上に新たな導電層1を積層するように
形成するものであり、また、この新たな導電層1をメッ
キ法により積層するように形成するものである。
【0008】
【作用】本発明の多層プリント回路基板は、FPCのカ
バーレイフィルムを除去されて露出した接続部の導電層
上に新たな導電層を積層し、この導電層とリジッドプリ
ント回路基板の導電層を異方性導電膜を用いて接続する
ことにより、接続強度が大きくなるとともに耐久性に優
れたものとなる。
【0009】
【実施例】以下、図1〜図5を参照しながら本発明の多
層プリント回路基板の一実施例について説明する。
【0010】本例の多層プリント回路基板は、例えば図
1に示すように、FPC3のカバーレイフィルム3cを
除去されて露出した接続部の導電層3b上に新たな導電
層1を積層し、この導電層1とリジッドプリント回路基
板4の導電層4bを異方性導電膜2を用いて接続したも
のであり、この接続部の接続強度は大きなものであり、
耐久性にも優れている(図1(b)及び図2と図4(b
)とを比較参照)。
【0011】本例に用いたFPC3の形状等について図
1(a)により説明する。FPC3のフレキシブル基板
3aの厚さは20〜100μm、銅箔3bの厚さは18
〜70μm、カバーレイ3cの厚さは20〜70μmの
ものを使用し、また、メッキ層1の厚さはカバーレイ3
cの厚さよりも同程度又は厚くなるように21〜100
μmの範囲で使用する。一方、カバーレイ3cが除かれ
ている銅箔3bの接続部分の面積は一定以上の接続面積
を確保するために、銅箔3bのパターン幅は50μm以
上とし、カバーレイ3cを除いた部分の長さ、つまり露
出したパターンの長さは1mm以上にする。
【0012】次に、上記構成により所期の目的を達成す
るか否かについて検討した具体的実施例について説明す
る。
【0013】本例に用いたFPC3は、図3に示すとお
りであり、フレキシブル基板3a上には銅箔3bを形成
してある。この銅箔3bの幅は0.2mmで、隣りの銅
箔3bとは同じく0.2mmの距離をおいており、銅箔
3bは合計で100本とした。この銅箔3bの上にはカ
バーレイ3cを被着し、このカバーレイの厚さはポリイ
ミド膜25μmと接着剤膜20μmの合計の45μmで
ある。カバーレイ3cは、図3に示すように、接続部の
所は取り除いてあり、その幅は3mmとした。なお、本
例の特性と比較するために比較用のFPC3を作成した
が、その形状等は図5に示すとおりである。この比較用
のFPC3と本例のFPC3の違いは銅箔3b上にメッ
キ層1を設けるか否かの違いであり、比較用のFPC3
にはこのメッキ層1を設けていない。
【0014】本例および比較例の多層プリント回路基板
の作成方法について説明する。
【0015】本例に用いたPFC3は、ポリイミド膜(
厚さ25μm)に接着剤(接着剤の膜厚20μm)によ
り、銅箔(厚さ35μm)を被着させたもの(ソニーケ
ミカル製、CK1−0302)を用いて、通常の写真法
、つまりレジストを塗布した後、露光、現象、エッチン
グの工程により所定の回路パターンを形成した(図3参
照)。比較例に用いるPFC3も本例と同様の方法で回
路パターンを形成した(図5参照)。
【0016】次に、フレキシブル基板3aの銅箔3b側
の面にカバーレイ3cを被着する。本例に用いたカバー
レイ(ソニーケミカル製,CFK−2)はポリイミド膜
(厚さ25μm)と接着剤層(厚さ20μm)から成る
ものであり、接着に際しては、図3に示すように接続部
を除いて全面にカバーレイ3cを仮貼りする。この後、
170℃で加熱しながら、30分間、30kg/cm2
 で加熱することによりカバーレイ3cを強固に被着さ
せる(図3(b)参照)。比較例においても、同様の方
法によりカバーレイ3cを被着させる。
【0017】次に、本例においては、図3(b)の断面
図に示すように、銅メッキ、ニッケルメッキ、及び金メ
ッキの三層からなるメッキ層1を銅箔3b上に形成する
。まず、第1層目の銅メッキ層を50〜60μmの厚さ
で銅箔3b上に形成する。この銅メッキを行うには硫酸
銅溶液を用いて、電流密度は5A/dm2 とした。次
に硫酸ニッケル溶液を用いて、電流密度1A/dm2 
の条件で第2層目のニッケルメッキ層(厚さ1〜3μm
)を形成し、さらに、シアン化金溶液を用いて、電流密
度0.5A/dm2 の条件で第3層目の金メッキ層(
厚さ約0.02μm)を形成した。なお、比較例の銅箔
3b、及びリジッドプリント回路基板4の銅箔4bには
ニッケルメッキ及び金メッキのみを施した。
【0018】次に、異方性導電膜2を用いて、上述の方
法により作成したFPC3と別に用意したリジッドプリ
ント回路基板4とを接着した。本例においては、図1(
a)に示すようにFPC3のメッキ層1とガラスエポキ
シ基板4(厚さ0.5mm)上に形成した銅箔4b(厚
さ35μm)との間に異方性導電膜(ソニーケミカル製
,CP3131,絶縁接着剤中に半田粒子を分散させた
もの)を挟んで、この後、ボンディングツール6を用い
て熱厚着(170℃,40kg/cm2 ,20秒間)
する。熱圧着後は、図1(b)及び図2に示すようにメ
ッキ層1表面の全面において散点状に接着剤中の半田粒
子が溶融して、接着剤とともにメッキ層1と銅箔4bと
を接着し、余分な接着剤と半田粒子2aは側の方へはみ
だしている。一方、比較例においては、図4(a)に示
すように、異方性導電膜2を設置し、この後は、本例と
同条件で熱厚着する。熱厚着により、図4(b)に示す
ように、接着部におけるFPC3は湾曲し、その湾曲し
た頂部がガラスエポキシ基板4の銅箔4bに接着する。 従って、本例(図1(b)及び図2参照)に比較して、
比較例(図4(b)参照)においては、相対的に接触面
積を大きくすることができない欠点がある。
【0019】次に、本例及び比較例における接着強度及
びその耐久性を測定した。測定の条件はヒートショック
による条件と高温高湿度による条件の2ケースについて
検討した。
【0020】測定用のサンプルは上述した本例及び比較
例の多層プリント回路基板をそれぞれ5枚用いた。多層
プリント回路基板は各々100本の回路パターン(図3
(a)及び図5(a)参照)を設けてあるので測定ポイ
ントは各条件について5枚×100本=500本となる
。これは、本例及び比較例において同じである。
【0021】ヒートショックの条件では、サンプルを−
40℃で30分間保持した後、直ちに100℃で30分
間保持し、これを100サイクル繰り返し、初期と10
0サイクル後の導通抵抗を測定し、比較した。本例にお
いては、初期導通抵抗が平均で0.01Ωであるのに対
して100サイクル後の導通抵抗は平均で0.02Ωと
ほとんど変化しておらず、耐久性に優れていることがわ
かった。これに対して、比較例においては、初期導通抵
抗は本例と同じく平均で0.01Ωであったのに対して
100サイクル後は0.85Ωと非常に高い値を示して
おり、接続が不良になっていることがわかった。
【0022】高温高湿度の条件では、サンプルを60℃
、90%相対湿度の高温高湿度下に500時間保持し、
初期と500時間保持後の導通抵抗を測定し、比較した
。本例においては、初期導通抵抗が平均で0.01Ωで
あるのに対して500時間保持後においても平均で0.
01Ωと変化しておらず、接続部が安定していることが
認められた。一方、比較例においては、初期導通抵抗が
本例と同じく平均で0.01Ωであるのに対して、50
0時間保持後は平均で1.08Ωと非常に高く、接続部
が安定していないことが認められた。
【0023】以上、2つの条件下における導通抵抗の測
定結果から、本例の多層プリント回路基板は良好な接続
を形成し、安定性、耐久性に優れていることが認められ
た。
【0024】なお、本発明は上述実施例に限ることなく
本発明の要旨を逸脱することなくその他種々の構成が採
り得ることは勿論である。
【0025】
【発明の効果】本発明の多層プリント回路基板は、FP
Cの導電層上に新たな導電層を積層して接続することに
より、良好な接続を形成し、安定性、耐久性に優れたも
のとなる利益が得られる。
【図面の簡単な説明】
【図1】本例の説明に用いる線図である。
【図2】本例の説明に用いる線図である。
【図3】本例の説明に用いる線図である。
【図4】比較例の説明に用いる線図である。
【図5】比較例の説明に用いる線図である。
【図6】従来例の説明に用いる線図である。
【図7】従来例の説明に用いる線図である。
【図8】従来例の説明に用いる線図である。
【符号の説明】
1  メッキ層 2  異方性導電膜 3  FPC 3a  フレキシブル基板 3b  銅箔 3c  カバーレイ 4  リジッドプリント回路基板 4a  リジッド基板 4b  銅箔

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  絶縁性のカバーレイフィルムを有する
    フレキシブルプリント回路基板の接続部のカバーレイフ
    ィルムを除去し、接続部を対向する他のプリント回路基
    板の端子部に異方性導電膜を介して接続してなる多層プ
    リント回路基板において、カバーレイフィルムを除去さ
    れて露出した接続部の導電層上に新たな導電層を積層す
    るように形成することを特徴とする多層プリント回路基
    板。
  2. 【請求項2】  新たな導電層は、メッキ法により積層
    された導電層であることを特徴とする請求項1記載の多
    層プリント回路基板。
JP3127663A 1991-05-30 1991-05-30 多層プリント回路基板 Expired - Lifetime JP2597051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3127663A JP2597051B2 (ja) 1991-05-30 1991-05-30 多層プリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3127663A JP2597051B2 (ja) 1991-05-30 1991-05-30 多層プリント回路基板

Publications (2)

Publication Number Publication Date
JPH04352486A true JPH04352486A (ja) 1992-12-07
JP2597051B2 JP2597051B2 (ja) 1997-04-02

Family

ID=14965649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3127663A Expired - Lifetime JP2597051B2 (ja) 1991-05-30 1991-05-30 多層プリント回路基板

Country Status (1)

Country Link
JP (1) JP2597051B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069216A (ja) * 2001-08-29 2003-03-07 Toppan Forms Co Ltd 導電接続部同士の接続方法
JP2011055005A (ja) * 2010-12-09 2011-03-17 Sony Chemical & Information Device Corp 接合体、及び接合体の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3028664U (ja) * 1996-02-13 1996-09-13 洋敬 河村 格納台付の排気弁分解組立作業台

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3028664U (ja) * 1996-02-13 1996-09-13 洋敬 河村 格納台付の排気弁分解組立作業台

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069216A (ja) * 2001-08-29 2003-03-07 Toppan Forms Co Ltd 導電接続部同士の接続方法
JP2011055005A (ja) * 2010-12-09 2011-03-17 Sony Chemical & Information Device Corp 接合体、及び接合体の製造方法

Also Published As

Publication number Publication date
JP2597051B2 (ja) 1997-04-02

Similar Documents

Publication Publication Date Title
US20050272276A1 (en) Wired circuit board and connection structure of wired circuit board
JPH057057A (ja) フレキシブル配線基板
JPH04212494A (ja) 剛性/可撓性プリント回路構造体の製作方法とこの方法により製作された多層可撓性回路基板
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JPH021198A (ja) めっき型熱電対
JP3227681B2 (ja) 複合可撓性プリント基板
JPS6227558B2 (ja)
CN112105174A (zh) 电路板及其制造方法
JP2001036200A (ja) 印刷配線板、印刷配線板の製造方法、および小形プラスチック成型品の製造方法
JP2002319750A (ja) プリント配線基板、半導体装置、及び、これらの製造方法
JP2542794B2 (ja) 配線板の製造方法
JPH04352486A (ja) 多層プリント回路基板
JPH1070363A (ja) 印刷配線板の製造方法
JP2000165042A (ja) 薄膜多層配線基板
JP3414653B2 (ja) 多層基板の製造方法および多層基板
JP2811995B2 (ja) スルーホールプリント配線基板の製造方法
JP3329699B2 (ja) 多層配線板およびその製造方法
JP2000312061A (ja) フレキシブル基板
JP2003008204A (ja) 両面プリント配線板の製造方法
JP4095354B2 (ja) 金属基板とその製造方法
JP2000208946A (ja) 多層配線板およびその製造方法
JP2954559B2 (ja) 配線基板の電極構造
JPS6372192A (ja) 回路板の製造方法
JPH08335783A (ja) 印刷配線板の製造方法
JPH1126906A (ja) プリント配線板の接続構造

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 15