JPH11289167A - 多層配線板 - Google Patents
多層配線板Info
- Publication number
- JPH11289167A JPH11289167A JP10101914A JP10191498A JPH11289167A JP H11289167 A JPH11289167 A JP H11289167A JP 10101914 A JP10101914 A JP 10101914A JP 10191498 A JP10191498 A JP 10191498A JP H11289167 A JPH11289167 A JP H11289167A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- soldering
- multilayer wiring
- conductive layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 樹脂等による固着を必要とせずに、信頼性が
高く且つ振動や衝撃に強い表面実装が可能である多層配
線板を提供する。 【解決手段】 2n+1(nは正の整数)層の導電層と
2n層の絶縁層とが交互に積層された多層配線板におい
て、第1の導電層と第2n+1の導電層とを除く何れか
の導電層に1つ以上のはんだ付けパターンを形成する。
この1つ以上のはんだ付けパターンの各々と対応する位
置の各導電層ならびに絶縁層には、当該はんだ付けパタ
ーンと直交し第1の導電層側または第2n+1の導電層
側の表面方向に開口する1つ以上の開口部を形成し、開
口部の内壁は各絶縁層を形成する絶縁物によって覆う。
高く且つ振動や衝撃に強い表面実装が可能である多層配
線板を提供する。 【解決手段】 2n+1(nは正の整数)層の導電層と
2n層の絶縁層とが交互に積層された多層配線板におい
て、第1の導電層と第2n+1の導電層とを除く何れか
の導電層に1つ以上のはんだ付けパターンを形成する。
この1つ以上のはんだ付けパターンの各々と対応する位
置の各導電層ならびに絶縁層には、当該はんだ付けパタ
ーンと直交し第1の導電層側または第2n+1の導電層
側の表面方向に開口する1つ以上の開口部を形成し、開
口部の内壁は各絶縁層を形成する絶縁物によって覆う。
Description
【0001】
【発明の属する技術分野】この発明は、一括リフロー工
法等によってボール・グリッド・アレイ素子等が表面実
装される多層配線板に関する。
法等によってボール・グリッド・アレイ素子等が表面実
装される多層配線板に関する。
【0002】
【従来の技術】従来、BGA(Ball Grid A
rray:ボール・グリッド・アレイ)をプリント基板
に実装する際には、振動や衝撃による導体パッドの破壊
を防ぐ必要がある。こうした実装方の一つとして、BG
Aとプリント基板の間に樹脂を流して込み固着する、ア
ンダーフィル法がある。
rray:ボール・グリッド・アレイ)をプリント基板
に実装する際には、振動や衝撃による導体パッドの破壊
を防ぐ必要がある。こうした実装方の一つとして、BG
Aとプリント基板の間に樹脂を流して込み固着する、ア
ンダーフィル法がある。
【0003】
【発明が解決しようとする課題】しかしながらこの実装
法では、樹脂を流し込んで固着するために、通常のリフ
ロー工程に加えて樹脂塗布工程ならびに樹脂硬化工程が
必要となる。このため、製造コストが増加するという問
題がある。
法では、樹脂を流し込んで固着するために、通常のリフ
ロー工程に加えて樹脂塗布工程ならびに樹脂硬化工程が
必要となる。このため、製造コストが増加するという問
題がある。
【0004】また、一度硬化した樹脂は除去するのが難
しく、このため修理が困難である。言うまでもなく修理
ができない場合、不良プリント基板のすべてを廃棄する
ことになり、大きな損害となる。
しく、このため修理が困難である。言うまでもなく修理
ができない場合、不良プリント基板のすべてを廃棄する
ことになり、大きな損害となる。
【0005】この発明は、このような背景の下になされ
たもので、樹脂等による固着を必要とせずに、信頼性が
高く且つ振動や衝撃に強い表面実装が可能である多層配
線板を提供することを目的としている。
たもので、樹脂等による固着を必要とせずに、信頼性が
高く且つ振動や衝撃に強い表面実装が可能である多層配
線板を提供することを目的としている。
【0006】
【課題を解決するための手段】上述した課題を解決する
ために、請求項1に記載の発明にあっては、2n+1
(nは正の整数)層の導電層と当該2n+1層の導電層
と交互に積層される2n層の絶縁層とからなる多層配線
板であって、第1の導電層と第2n+1の導電層とを除
く何れかの前記導電層に形成された1つ以上のはんだ付
けパターンを具備することを特徴とする。また、請求項
2に記載の発明にあっては、請求項1に記載の多層配線
板では、前記1つ以上のはんだ付けパターンの各々と対
応する位置に形成され前記各導電層ならびに絶縁層と直
交しつつ前記第1の導電層側の表面方向に開口する1つ
以上の開口部を具備することを特徴とする。また、請求
項3に記載の発明にあっては、請求項2に記載の多層配
線板では、前記第1の導電層に形成された1つ以上のは
んだ付けパターンを具備することを特徴とする。また、
請求項4に記載の発明にあっては、請求項1に記載の多
層配線板では、前記1つ以上のはんだ付けパターンの各
々と対応する位置に形成され前記各導電層ならびに絶縁
層と直交しつつ前記第2n+1の導電層側の表面方向に
開口する1つ以上の開口部を具備することを特徴とす
る。また、請求項5に記載の発明にあっては、請求項4
に記載の多層配線板では、前記第2n+1の導電層に形
成された1つ以上のはんだ付けパターンを具備すること
を特徴とする。また、請求項6に記載の発明にあって
は、請求項2ないし請求項5の何れかに記載の多層配線
板では、前記1つ以上の開口部の各々に対応する前記導
電層の開口面積は対応する前記はんだ付けパターンの面
積より広いことを特徴とする。また、請求項7に記載の
発明にあっては、請求項2ないし請求項6の何れかに記
載の多層配線板では、前記1つ以上の開口部の各々に対
応する前記絶縁層の開口面積は対応する前記はんだ付け
パターンの面積より狭いことを特徴とする。また、請求
項8に記載の発明にあっては、請求項2ないし請求項7
の何れかに記載の多層配線板では、前記開口部の内壁は
前記各絶縁層を形成する絶縁物によって覆われているこ
とを特徴とする。また、請求項9に記載の発明にあって
は、請求項1ないし請求項8の何れかに記載の多層配線
板では、前記1つ以上のはんだ付けパターンは、各々前
記第1の導電層側の表面において所定の形状に配列さ
れ、当該配列されたはんだ付けパターンの各々と対応す
る位置に被はんだ付けパターンを有する半導体素子ある
いはプリント配線板とはんだ付けされることを特徴とす
る。また、請求項10に記載の発明にあっては、請求項
1ないし請求項8の何れかに記載の多層配線板では、前
記1つ以上のはんだ付けパターンは、各々前記第2n+
1の導電層側の表面において所定の形状に配列され、当
該配列されたはんだ付けパターンの各々と対応する位置
に被はんだ付けパターンを有する半導体素子あるいはプ
リント配線板とはんだ付けされることを特徴とする。
ために、請求項1に記載の発明にあっては、2n+1
(nは正の整数)層の導電層と当該2n+1層の導電層
と交互に積層される2n層の絶縁層とからなる多層配線
板であって、第1の導電層と第2n+1の導電層とを除
く何れかの前記導電層に形成された1つ以上のはんだ付
けパターンを具備することを特徴とする。また、請求項
2に記載の発明にあっては、請求項1に記載の多層配線
板では、前記1つ以上のはんだ付けパターンの各々と対
応する位置に形成され前記各導電層ならびに絶縁層と直
交しつつ前記第1の導電層側の表面方向に開口する1つ
以上の開口部を具備することを特徴とする。また、請求
項3に記載の発明にあっては、請求項2に記載の多層配
線板では、前記第1の導電層に形成された1つ以上のは
んだ付けパターンを具備することを特徴とする。また、
請求項4に記載の発明にあっては、請求項1に記載の多
層配線板では、前記1つ以上のはんだ付けパターンの各
々と対応する位置に形成され前記各導電層ならびに絶縁
層と直交しつつ前記第2n+1の導電層側の表面方向に
開口する1つ以上の開口部を具備することを特徴とす
る。また、請求項5に記載の発明にあっては、請求項4
に記載の多層配線板では、前記第2n+1の導電層に形
成された1つ以上のはんだ付けパターンを具備すること
を特徴とする。また、請求項6に記載の発明にあって
は、請求項2ないし請求項5の何れかに記載の多層配線
板では、前記1つ以上の開口部の各々に対応する前記導
電層の開口面積は対応する前記はんだ付けパターンの面
積より広いことを特徴とする。また、請求項7に記載の
発明にあっては、請求項2ないし請求項6の何れかに記
載の多層配線板では、前記1つ以上の開口部の各々に対
応する前記絶縁層の開口面積は対応する前記はんだ付け
パターンの面積より狭いことを特徴とする。また、請求
項8に記載の発明にあっては、請求項2ないし請求項7
の何れかに記載の多層配線板では、前記開口部の内壁は
前記各絶縁層を形成する絶縁物によって覆われているこ
とを特徴とする。また、請求項9に記載の発明にあって
は、請求項1ないし請求項8の何れかに記載の多層配線
板では、前記1つ以上のはんだ付けパターンは、各々前
記第1の導電層側の表面において所定の形状に配列さ
れ、当該配列されたはんだ付けパターンの各々と対応す
る位置に被はんだ付けパターンを有する半導体素子ある
いはプリント配線板とはんだ付けされることを特徴とす
る。また、請求項10に記載の発明にあっては、請求項
1ないし請求項8の何れかに記載の多層配線板では、前
記1つ以上のはんだ付けパターンは、各々前記第2n+
1の導電層側の表面において所定の形状に配列され、当
該配列されたはんだ付けパターンの各々と対応する位置
に被はんだ付けパターンを有する半導体素子あるいはプ
リント配線板とはんだ付けされることを特徴とする。
【0007】この発明によれば、2n+1(nは正の整
数)層の導電層と2n層の絶縁層とが交互に積層された
多層配線板において、第1の導電層と第2n+1の導電
層とを除く何れかの導電層に1つ以上のはんだ付けパタ
ーンを形成する。この1つ以上のはんだ付けパターンの
各々と対応する位置の各導電層ならびに絶縁層には、当
該はんだ付けパターンと直交し第1の導電層側または第
2n+1の導電層側の表面方向に開口する1つ以上の開
口部を形成し、開口部の内壁は各絶縁層を形成する絶縁
物によって覆う。
数)層の導電層と2n層の絶縁層とが交互に積層された
多層配線板において、第1の導電層と第2n+1の導電
層とを除く何れかの導電層に1つ以上のはんだ付けパタ
ーンを形成する。この1つ以上のはんだ付けパターンの
各々と対応する位置の各導電層ならびに絶縁層には、当
該はんだ付けパターンと直交し第1の導電層側または第
2n+1の導電層側の表面方向に開口する1つ以上の開
口部を形成し、開口部の内壁は各絶縁層を形成する絶縁
物によって覆う。
【0008】
【発明の実施の形態】A.第1の実施の形態 以下に、図面を参照して本発明について説明する。図1
は本発明の第1の実施の形態にかかる多層配線板の構成
を示す構成図であり、図1(a)は上面図、図1(b)
は図1(a)に示すA-A'線における側断面図である。
は本発明の第1の実施の形態にかかる多層配線板の構成
を示す構成図であり、図1(a)は上面図、図1(b)
は図1(a)に示すA-A'線における側断面図である。
【0009】図1において、BGA2はプリント基板1
に実装されている。このプリント基板1とBGA2との
機械的接続ならびに電気的な接続は、ソルダーボール2
1によって行われている。
に実装されている。このプリント基板1とBGA2との
機械的接続ならびに電気的な接続は、ソルダーボール2
1によって行われている。
【0010】プリント基板1は多層構成となっており、
電気層4-1・・・4-6と絶縁層5-1・・・5-5とが交互
に積層されている。従って図1では、6層プリント基板
の実施例を示している。
電気層4-1・・・4-6と絶縁層5-1・・・5-5とが交互
に積層されている。従って図1では、6層プリント基板
の実施例を示している。
【0011】プリント基板1において、上述のソルダー
ボール21と対向する位置の電気層4-2には、導体パッ
ド3、3・・・が形成されている。また絶縁層5-1に
は、BGA2の接続に必要なパッド開口部31、31・
・・が形成されている。
ボール21と対向する位置の電気層4-2には、導体パッ
ド3、3・・・が形成されている。また絶縁層5-1に
は、BGA2の接続に必要なパッド開口部31、31・
・・が形成されている。
【0012】上述の導体パッド3上方の電気層4-1に
は、パターンを形成していない。また導体パッド3上面
の外周部は、絶縁層5-1ならびに絶縁層5-2によって覆
われる構成となっている。
は、パターンを形成していない。また導体パッド3上面
の外周部は、絶縁層5-1ならびに絶縁層5-2によって覆
われる構成となっている。
【0013】プリント基板1の絶縁層5-1のパッド開口
部31は上面形状が円形であり、その寸法はBGA2に
形成されたソルダーボール21との接続用の導体パッド
3の寸法と同程度が適当である。ただし、これに限定さ
れるものではない。
部31は上面形状が円形であり、その寸法はBGA2に
形成されたソルダーボール21との接続用の導体パッド
3の寸法と同程度が適当である。ただし、これに限定さ
れるものではない。
【0014】電気層4-2の導体パッド3は上面形状が円
形であり、その寸法は絶縁層5-1のパッド開口部31の
寸法に対して、外周長を50〜100[μm]程度大き
くした大きさが適当である。ただし、パッド開口部31
より大きければ、これに限定されるものではない。
形であり、その寸法は絶縁層5-1のパッド開口部31の
寸法に対して、外周長を50〜100[μm]程度大き
くした大きさが適当である。ただし、パッド開口部31
より大きければ、これに限定されるものではない。
【0015】ここで、プリント基板1の製造方法につい
て、ビルドアップ工法を例に挙げて説明する。電気層4
-2から電気層4-5までのコア4層については、通常のサ
ブトラクティブ工法等により積層し、パターン形成をお
こなう。
て、ビルドアップ工法を例に挙げて説明する。電気層4
-2から電気層4-5までのコア4層については、通常のサ
ブトラクティブ工法等により積層し、パターン形成をお
こなう。
【0016】その後、エポキシ系液状絶縁樹脂を全面に
塗布し、絶縁層5-1ならびに絶縁層5-5を形成する。さ
らにレーザー法やフォト法によりパッド開口部31形成
し、また配線に必要なスルーホールを絶縁層5-1と絶縁
層5-5とに形成する。
塗布し、絶縁層5-1ならびに絶縁層5-5を形成する。さ
らにレーザー法やフォト法によりパッド開口部31形成
し、また配線に必要なスルーホールを絶縁層5-1と絶縁
層5-5とに形成する。
【0017】こうして、パッド開口部31ならびにその
他の必要部分がマスキングされた後、電気層4-1と電気
層4-6とをアディティブ工法によりパターン形成する。
最後にマスキングを除去することで、プリント基板1が
形成される。
他の必要部分がマスキングされた後、電気層4-1と電気
層4-6とをアディティブ工法によりパターン形成する。
最後にマスキングを除去することで、プリント基板1が
形成される。
【0018】なお本実施の形態においてBGA2は、他
の一般的な表面実装型電気部品の実装と同時に、一括リ
フロー工法によってプリント基板1の表面にはんだ付け
実装される。
の一般的な表面実装型電気部品の実装と同時に、一括リ
フロー工法によってプリント基板1の表面にはんだ付け
実装される。
【0019】B.第2の実施の形態 図2は、本発明の第2の実施の形態にかかる多層配線板
の構成を示す側断面図である。なお図2において、図1
に示す各部と対応する部分には同一の符号を付し、その
説明は省略する。
の構成を示す側断面図である。なお図2において、図1
に示す各部と対応する部分には同一の符号を付し、その
説明は省略する。
【0020】図2に示す例では、電気層4-3に導体パッ
ド31を設けている。また導体パッド3上方の電気層4
-1および電気層4-2にはパターンを形成していない。ま
た絶縁層5-1と絶縁層5-2とには、BGA2と接続する
ためのパッド開口部31が形成されている。そして導体
パッド3の上面の外周部は、絶縁層5-1と絶縁層5-2、
ならびに絶縁層5-3とによって覆われる構成となってい
る。
ド31を設けている。また導体パッド3上方の電気層4
-1および電気層4-2にはパターンを形成していない。ま
た絶縁層5-1と絶縁層5-2とには、BGA2と接続する
ためのパッド開口部31が形成されている。そして導体
パッド3の上面の外周部は、絶縁層5-1と絶縁層5-2、
ならびに絶縁層5-3とによって覆われる構成となってい
る。
【0021】C.第3の実施の形態 図3は、本発明の第3の実施の形態にかかる多層配線板
の構成を示す側断面図である。なお図3において、図1
ならびに図2に示す各部と対応する部分には同一の符号
を付し、その説明は省略する。
の構成を示す側断面図である。なお図3において、図1
ならびに図2に示す各部と対応する部分には同一の符号
を付し、その説明は省略する。
【0022】図3に示す例では、電気層4-2または電気
層4-3の何れか任意の電気層に導体パッド31を設け
る。また電気層4-2に形成された導体パッド3の上方の
電気層4-1にはパターンを形成していない。そして、電
気層4-3に形成された導体パッド3の上方の電気層4-1
および電気層4-2にあっても、パターンは形成されてい
ない。
層4-3の何れか任意の電気層に導体パッド31を設け
る。また電気層4-2に形成された導体パッド3の上方の
電気層4-1にはパターンを形成していない。そして、電
気層4-3に形成された導体パッド3の上方の電気層4-1
および電気層4-2にあっても、パターンは形成されてい
ない。
【0023】一方、電気層4-2に形成された導体パッド
3直上の絶縁層5-1には、BGA2との接続に必要なパ
ッド開口部31が形成されている。また、電気層4-3に
形成された導体パッド3直上の絶縁層5-1および絶縁層
5-2にも、BGA2との接続に必要なパッド開口部31
が形成されている。
3直上の絶縁層5-1には、BGA2との接続に必要なパ
ッド開口部31が形成されている。また、電気層4-3に
形成された導体パッド3直上の絶縁層5-1および絶縁層
5-2にも、BGA2との接続に必要なパッド開口部31
が形成されている。
【0024】この電気層4-2に形成された導体パッド3
の上面の外周部は、絶縁層5-1と絶縁層5-2とによって
覆われる構成となっている。また、電気層4-3に形成さ
れた導体パッド3の上面の外周部も、絶縁層5-1と絶縁
層5−2、ならびに絶縁層5-3とによって覆われる構成
となっている。
の上面の外周部は、絶縁層5-1と絶縁層5-2とによって
覆われる構成となっている。また、電気層4-3に形成さ
れた導体パッド3の上面の外周部も、絶縁層5-1と絶縁
層5−2、ならびに絶縁層5-3とによって覆われる構成
となっている。
【0025】D.第4の実施の形態 図4は、本発明の第4の実施の形態にかかる多層配線板
の構成を示す側断面図である。なお図4において、図1
ないし図3に示す各部と対応する部分には同一の符号を
付し、その説明は省略する。
の構成を示す側断面図である。なお図4において、図1
ないし図3に示す各部と対応する部分には同一の符号を
付し、その説明は省略する。
【0026】図4に示す例では、電気層4-1または電気
層4-2の何れか任意の電気層に導体パッド31を設け
る。また、電気層4-2に形成された導体パッド3の上方
の電気層4-1には、パターンを形成していない。
層4-2の何れか任意の電気層に導体パッド31を設け
る。また、電気層4-2に形成された導体パッド3の上方
の電気層4-1には、パターンを形成していない。
【0027】一方、電気層4-2に形成された導体パッド
3直上の絶縁層5-1には、BGA2との接続に必要なパ
ッド開口部31が形成されている。この電気層4-2に形
成された導体パッド3の上面の外周部は、絶縁層5-1と
絶縁層5-2とによって覆われる構成となっている。
3直上の絶縁層5-1には、BGA2との接続に必要なパ
ッド開口部31が形成されている。この電気層4-2に形
成された導体パッド3の上面の外周部は、絶縁層5-1と
絶縁層5-2とによって覆われる構成となっている。
【0028】
【発明の効果】以上説明したように、この発明によれ
ば、2n+1(nは正の整数)層の導電層と2n層の絶
縁層とが交互に積層された多層配線板において、第1の
導電層と第2n+1の導電層とを除く何れかの導電層に
1つ以上のはんだ付けパターンを形成する。この1つ以
上のはんだ付けパターンの各々と対応する位置の各導電
層ならびに絶縁層には、当該はんだ付けパターンと直交
し第1の導電層側または第2n+1の導電層側の表面方
向に開口する1つ以上の開口部を形成し、開口部の内壁
は各絶縁層を形成する絶縁物によって覆うので、樹脂等
による固着を必要とせずに、信頼性が高く且つ振動や衝
撃に強い表面実装が可能である多層配線板が実現可能で
あるという効果が得られる。
ば、2n+1(nは正の整数)層の導電層と2n層の絶
縁層とが交互に積層された多層配線板において、第1の
導電層と第2n+1の導電層とを除く何れかの導電層に
1つ以上のはんだ付けパターンを形成する。この1つ以
上のはんだ付けパターンの各々と対応する位置の各導電
層ならびに絶縁層には、当該はんだ付けパターンと直交
し第1の導電層側または第2n+1の導電層側の表面方
向に開口する1つ以上の開口部を形成し、開口部の内壁
は各絶縁層を形成する絶縁物によって覆うので、樹脂等
による固着を必要とせずに、信頼性が高く且つ振動や衝
撃に強い表面実装が可能である多層配線板が実現可能で
あるという効果が得られる。
【0029】即ち本発明によれば、導体パッドを第2電
気層以下の内層に設け、その導体パッド周辺を絶縁層で
挟み込む構造とすることで導体パッドの密着強度が向上
したため、BGAをプリント基板へ実装後、振動、衝撃
による導体パッドの破壊を防ぎ、接続信頼性を向上させ
ることができる。
気層以下の内層に設け、その導体パッド周辺を絶縁層で
挟み込む構造とすることで導体パッドの密着強度が向上
したため、BGAをプリント基板へ実装後、振動、衝撃
による導体パッドの破壊を防ぎ、接続信頼性を向上させ
ることができる。
【図1】 本発明の第1の実施の形態にかかる多層配線
板の構成を示す構成図である。
板の構成を示す構成図である。
【図2】 本発明の第2の実施の形態にかかる多層配線
板の構成を示す側断面図である。
板の構成を示す側断面図である。
【図3】 本発明の第3の実施の形態にかかる多層配線
板の構成を示す側断面図である。
板の構成を示す側断面図である。
【図4】 本発明の第4の実施の形態にかかる多層配線
板の構成を示す側断面図である。
板の構成を示す側断面図である。
1 プリント基板(多層配線板) 2 BGA(半導体素子) 3 導体パッド(はんだ付けパターン) 4-1、4-2〜4-6 電気層(導電層) 5-1、5-2〜5-5 絶縁層 21 ソルダーボール 31 パッド開口部(開口部)
Claims (10)
- 【請求項1】 2n+1(nは正の整数)層の導電層
(4-1、4-2・・・)と当該2n+1層の導電層と交互
に積層される2n層の絶縁層(5-1、5-2・・・)とか
らなる多層配線板(1)であって、 第1の導電層と第2n+1の導電層とを除く何れかの前
記導電層に形成された1つ以上のはんだ付けパターン
(3)を具備することを特徴とする多層配線板。 - 【請求項2】 前記1つ以上のはんだ付けパターンの各
々と対応する位置に形成され前記各導電層ならびに絶縁
層と直交しつつ前記第1の導電層側の表面方向に開口す
る1つ以上の開口部(31)を具備することを特徴とす
る請求項1に記載の多層配線板。 - 【請求項3】 前記第1の導電層に形成された1つ以上
のはんだ付けパターンを具備することを特徴とする請求
項2に記載の多層配線板。 - 【請求項4】 前記1つ以上のはんだ付けパターンの各
々と対応する位置に形成され前記各導電層ならびに絶縁
層と直交しつつ前記第2n+1の導電層側の表面方向に
開口する1つ以上の開口部を具備することを特徴とする
請求項1に記載の多層配線板。 - 【請求項5】 前記第2n+1の導電層に形成された1
つ以上のはんだ付けパターンを具備することを特徴とす
る請求項4に記載の多層配線板。 - 【請求項6】 前記1つ以上の開口部の各々に対応する
前記導電層の開口面積は対応する前記はんだ付けパター
ンの面積より広いことを特徴とする請求項2ないし請求
項5の何れかに記載の多層配線板。 - 【請求項7】 前記1つ以上の開口部の各々に対応する
前記絶縁層の開口面積は対応する前記はんだ付けパター
ンの面積より狭いことを特徴とする請求項2ないし請求
項6の何れかに記載の多層配線板。 - 【請求項8】 前記開口部の内壁は前記各絶縁層を形成
する絶縁物によって覆われていることを特徴とする請求
項2ないし請求項7の何れかに記載の多層配線板。 - 【請求項9】 前記1つ以上のはんだ付けパターンは、 各々前記第1の導電層側の表面において所定の形状に配
列され、 当該配列されたはんだ付けパターンの各々と対応する位
置に被はんだ付けパターンを有する半導体素子あるいは
プリント配線板とはんだ付けされることを特徴とする請
求項1ないし請求項8の何れかに記載の多層配線板。 - 【請求項10】 前記1つ以上のはんだ付けパターン
は、 各々前記第2n+1の導電層側の表面において所定の形
状に配列され、 当該配列されたはんだ付けパターンの各々と対応する位
置に被はんだ付けパターンを有する半導体素子(2)あ
るいはプリント配線板とはんだ付けされることを特徴と
する請求項1ないし請求項8の何れかに記載の多層配線
板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10101914A JPH11289167A (ja) | 1998-03-31 | 1998-03-31 | 多層配線板 |
US09/280,846 US6284984B1 (en) | 1998-03-31 | 1999-03-30 | Printed circuit board, for mounting BGA elements and a manufacturing method of a printed circuit board for mounting BGA elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10101914A JPH11289167A (ja) | 1998-03-31 | 1998-03-31 | 多層配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11289167A true JPH11289167A (ja) | 1999-10-19 |
Family
ID=14313186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10101914A Pending JPH11289167A (ja) | 1998-03-31 | 1998-03-31 | 多層配線板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6284984B1 (ja) |
JP (1) | JPH11289167A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120738A (ja) * | 2004-10-19 | 2006-05-11 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
JP2007088058A (ja) * | 2005-09-20 | 2007-04-05 | Denso Corp | 多層基板、及びその製造方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6851954B2 (en) | 2002-07-30 | 2005-02-08 | Avx Corporation | Electrical connectors and electrical components |
US6860741B2 (en) | 2002-07-30 | 2005-03-01 | Avx Corporation | Apparatus and methods for retaining and placing electrical components |
US6928727B2 (en) * | 2002-07-30 | 2005-08-16 | Avx Corporation | Apparatus and method for making electrical connectors |
US7061096B2 (en) * | 2003-09-24 | 2006-06-13 | Silicon Pipe, Inc. | Multi-surface IC packaging structures and methods for their manufacture |
US7732904B2 (en) * | 2003-10-10 | 2010-06-08 | Interconnect Portfolio Llc | Multi-surface contact IC packaging structures and assemblies |
US7652381B2 (en) * | 2003-11-13 | 2010-01-26 | Interconnect Portfolio Llc | Interconnect system without through-holes |
US7280372B2 (en) * | 2003-11-13 | 2007-10-09 | Silicon Pipe | Stair step printed circuit board structures for high speed signal transmissions |
US7278855B2 (en) | 2004-02-09 | 2007-10-09 | Silicon Pipe, Inc | High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture |
US8218329B2 (en) * | 2010-03-29 | 2012-07-10 | Xerox Corporation | Back-to-back package accomplishing short signal path lengths |
US20120152606A1 (en) * | 2010-12-16 | 2012-06-21 | Ibiden Co., Ltd. | Printed wiring board |
US9318405B2 (en) * | 2014-05-01 | 2016-04-19 | Qualcomm Incorporated | Wafer level package without sidewall cracking |
US9799622B2 (en) * | 2014-06-18 | 2017-10-24 | Dyi-chung Hu | High density film for IC package |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4729061A (en) * | 1985-04-29 | 1988-03-01 | Advanced Micro Devices, Inc. | Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom |
JP2655447B2 (ja) | 1990-10-12 | 1997-09-17 | 日本電気株式会社 | 表面実装用多層プリント配線板及びその製造方法 |
JP2636537B2 (ja) * | 1991-04-08 | 1997-07-30 | 日本電気株式会社 | プリント配線板の製造方法 |
JP2707903B2 (ja) * | 1992-01-28 | 1998-02-04 | 日本電気株式会社 | 多層プリント配線板の製造方法 |
US5329423A (en) * | 1993-04-13 | 1994-07-12 | Scholz Kenneth D | Compressive bump-and-socket interconnection scheme for integrated circuits |
JPH0779080A (ja) | 1993-09-08 | 1995-03-20 | Hitachi Ltd | 多層回路配線基板及びそれを用いた回路修正方法 |
US5543586A (en) * | 1994-03-11 | 1996-08-06 | The Panda Project | Apparatus having inner layers supporting surface-mount components |
JPH07335992A (ja) | 1994-06-13 | 1995-12-22 | Sony Corp | 配線基板と配線基板の製造方法 |
JPH09116273A (ja) * | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
JPH09246684A (ja) | 1996-03-13 | 1997-09-19 | Oki Electric Ind Co Ltd | Bga実装構造 |
-
1998
- 1998-03-31 JP JP10101914A patent/JPH11289167A/ja active Pending
-
1999
- 1999-03-30 US US09/280,846 patent/US6284984B1/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120738A (ja) * | 2004-10-19 | 2006-05-11 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
JP2007088058A (ja) * | 2005-09-20 | 2007-04-05 | Denso Corp | 多層基板、及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US6284984B1 (en) | 2001-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2327311C2 (ru) | Способ встраивания компонента в основание | |
EP1346613B1 (en) | Via-in-pad with off-center geometry | |
RU2297736C2 (ru) | Способ встраивания компонента в основание и формирования электрического контакта с компонентом | |
US20060118931A1 (en) | Assembly structure and method for embedded passive device | |
US8022524B2 (en) | Semiconductor device | |
WO1997023123A1 (en) | A ball grid array integrated circuit package that has vias located within the solder pads | |
JPH11289167A (ja) | 多層配線板 | |
JP2001274556A (ja) | プリント配線板 | |
JP4484176B2 (ja) | ボールグリッドアレイ型パッケージの接続構造 | |
JPH071821B2 (ja) | 配線基板 | |
JP2002344092A (ja) | プリント基板 | |
JPH02301183A (ja) | 実装型回路部品の製造方法 | |
JPH0215699A (ja) | 多層印刷配線板 | |
JP2004303944A (ja) | モジュール基板及びその製造方法 | |
JP2007027341A (ja) | プリント配線板および電子部品実装構造 | |
JPH098444A (ja) | 電子回路装置 | |
US20170094786A1 (en) | Printed circuit board and method of manufacturing the same | |
KR101086835B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
WO2020196180A1 (ja) | 配線板および電子機器 | |
JPH0722735A (ja) | プリント配線板 | |
JPH0553269U (ja) | 高周波シールド構造を有する多層配線基板 | |
JPH0779064A (ja) | 印刷配線板 | |
JPS63261895A (ja) | 多層印刷配線板のスル−ホ−ル | |
JPH11214807A (ja) | 印刷回路基板 | |
JPH03255691A (ja) | プリント配線板 |