JPH09246684A - Ｂｇａ実装構造 - Google Patents
Ｂｇａ実装構造Info
- Publication number
- JPH09246684A JPH09246684A JP5620896A JP5620896A JPH09246684A JP H09246684 A JPH09246684 A JP H09246684A JP 5620896 A JP5620896 A JP 5620896A JP 5620896 A JP5620896 A JP 5620896A JP H09246684 A JPH09246684 A JP H09246684A
- Authority
- JP
- Japan
- Prior art keywords
- bga
- substrate
- board
- pads
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＢＧＡの高密度実装と、ＢＧＡ搭載基板のコ
ストを下げることを課題とする。 【解決手段】 基板３０は、多層基板であってＢＧＡ１
０が搭載される部分には中心部に向かうに従い深くなる
階段構造の開口部３０dと、基板３０の多層の露出した
それぞれの部分にパターン３０e〜３０jに接続するとと
もにハンダボール２０a〜２０fが載るパッド４０a〜４
０fとより成る。ＢＧＡ１０は、基板３０に設けたパッ
ド４０a〜４０fに載るようにその中心部に向かうに従い
大きくしたハンダボール２０a〜２０fを備えている。ハ
ンダボール２０a〜２０fをパッド４０a〜４０f上で溶融
して、基板３０とＢＧＡ１０を接続する。
ストを下げることを課題とする。 【解決手段】 基板３０は、多層基板であってＢＧＡ１
０が搭載される部分には中心部に向かうに従い深くなる
階段構造の開口部３０dと、基板３０の多層の露出した
それぞれの部分にパターン３０e〜３０jに接続するとと
もにハンダボール２０a〜２０fが載るパッド４０a〜４
０fとより成る。ＢＧＡ１０は、基板３０に設けたパッ
ド４０a〜４０fに載るようにその中心部に向かうに従い
大きくしたハンダボール２０a〜２０fを備えている。ハ
ンダボール２０a〜２０fをパッド４０a〜４０f上で溶融
して、基板３０とＢＧＡ１０を接続する。
Description
【０００１】
【発明の属する技術分野】この発明は大規模集積回路
（Large Scale Integration 以下、この回路をLSIとい
う。）のパッケージの一つであるボール・グリッド・ア
レイ（Ball Grid Array 以下、このアレイをＢＧＡと
いう。）とその搭載基板の実装構造に関するものであ
る。
（Large Scale Integration 以下、この回路をLSIとい
う。）のパッケージの一つであるボール・グリッド・ア
レイ（Ball Grid Array 以下、このアレイをＢＧＡと
いう。）とその搭載基板の実装構造に関するものであ
る。
【０００２】
【従来の技術】ＢＧＡは小さな両面配線基板に球形のハ
ンダを取付けた表面実装型LSIであり、日経BP社 日経
エレクトロニクス no．６０１（１９９４年２月１４日
発行）５９頁〜７３頁に詳細に述べられている。図２は
ＢＧＡを搭載した従来の基板の断面図である。図２にお
いて１はＢＧＡ、２は球形のハンダボール、３はＢＧＡ
を搭載する基板、３aは基板に設けられたパッド、３bは
パッド３aから引き出されＢＧＡ１と図示しない電子部
品を接続するパターン、３cはスルーホールである。Ｂ
ＧＡ１と図示しない電子部品を基板３上に高密度実装す
る場合、部品間のパターン３bは表層だけでは配線でき
ない。そのため、パターン３bは、スルーホール３cを設
け、更に、中層に配線される。また、パターン３bはス
ルーホール３cを設けただけでは配線できない場合、特
定の層のパターン３bを接続する図示しない非貫通スル
ーホールを設け、配線される。
ンダを取付けた表面実装型LSIであり、日経BP社 日経
エレクトロニクス no．６０１（１９９４年２月１４日
発行）５９頁〜７３頁に詳細に述べられている。図２は
ＢＧＡを搭載した従来の基板の断面図である。図２にお
いて１はＢＧＡ、２は球形のハンダボール、３はＢＧＡ
を搭載する基板、３aは基板に設けられたパッド、３bは
パッド３aから引き出されＢＧＡ１と図示しない電子部
品を接続するパターン、３cはスルーホールである。Ｂ
ＧＡ１と図示しない電子部品を基板３上に高密度実装す
る場合、部品間のパターン３bは表層だけでは配線でき
ない。そのため、パターン３bは、スルーホール３cを設
け、更に、中層に配線される。また、パターン３bはス
ルーホール３cを設けただけでは配線できない場合、特
定の層のパターン３bを接続する図示しない非貫通スル
ーホールを設け、配線される。
【０００３】次に、ＢＧＡ１と基板３の接続方法につい
て説明する。ＢＧＡ１のハンダボール２はパッド３aに
載せられ、基板３とリフローハンダ付けされる。リフロ
ー時に球形のハンダボール２は溶け、ＢＧＡ１の重さで
つぶれ、この結果、ＢＧＡ１は基板３と接続されるとい
うものであった。
て説明する。ＢＧＡ１のハンダボール２はパッド３aに
載せられ、基板３とリフローハンダ付けされる。リフロ
ー時に球形のハンダボール２は溶け、ＢＧＡ１の重さで
つぶれ、この結果、ＢＧＡ１は基板３と接続されるとい
うものであった。
【０００４】
【発明が解決しようとする課題】ＢＧＡはLSIの出力端
子を片面にしか形成しないため、端子数が増加する場
合、ＢＧＡのハンダボールのピッチを狭くすることがあ
る。この時、基板上のパターンは表層上で配線しきれ
ず、スルーホールを設けて中層パターンに配線されるこ
とになる。スルーホールを基板に設けた場合には面積を
取られるので、パターンの配線及び電子部品の高密度実
装が困難になることから、微小スルーホールや非貫通ス
ルーホールを使用することになり、結果として基板のコ
ストアップに繋がっていた。
子を片面にしか形成しないため、端子数が増加する場
合、ＢＧＡのハンダボールのピッチを狭くすることがあ
る。この時、基板上のパターンは表層上で配線しきれ
ず、スルーホールを設けて中層パターンに配線されるこ
とになる。スルーホールを基板に設けた場合には面積を
取られるので、パターンの配線及び電子部品の高密度実
装が困難になることから、微小スルーホールや非貫通ス
ルーホールを使用することになり、結果として基板のコ
ストアップに繋がっていた。
【０００５】
【課題を解決するための手段】基板は、多層基板であっ
てＢＧＡが搭載される部分には中心部に向かうに従い深
くなる階段構造の開口部と、基板の多層の露出したそれ
ぞれの部分にパターンに接続するとともにハンダボール
が載るパッドとより成る。ＢＧＡは、多層基板に設けた
パッドに載るようにその中心部に向かうに従い大きくし
たハンダボールを備えている。ハンダボールをパッド上
で溶融して、基板とＢＧＡを接続する。
てＢＧＡが搭載される部分には中心部に向かうに従い深
くなる階段構造の開口部と、基板の多層の露出したそれ
ぞれの部分にパターンに接続するとともにハンダボール
が載るパッドとより成る。ＢＧＡは、多層基板に設けた
パッドに載るようにその中心部に向かうに従い大きくし
たハンダボールを備えている。ハンダボールをパッド上
で溶融して、基板とＢＧＡを接続する。
【０００６】
【発明の実施の形態】以下、発明の実施の形態について
説明する。図１は本発明の実施の形態を示す断面図であ
る。１０はＢＧＡ、２０a〜２０fはハンダボール、３０
はＢＧＡ１０を搭載する基板、３０a〜３０cは基板３０
を構成する層、３０dは基板３０の開口部である。３０e
〜３０jは基板３０の各層３０a〜３０cそれぞれに設け
られＢＧＡ１０と図示しない電子部品を接続するパター
ンである。
説明する。図１は本発明の実施の形態を示す断面図であ
る。１０はＢＧＡ、２０a〜２０fはハンダボール、３０
はＢＧＡ１０を搭載する基板、３０a〜３０cは基板３０
を構成する層、３０dは基板３０の開口部である。３０e
〜３０jは基板３０の各層３０a〜３０cそれぞれに設け
られＢＧＡ１０と図示しない電子部品を接続するパター
ンである。
【０００７】基板３０の第１層３０aにはパッド４０a、
４０fが設けられ、開口部３０dに露出した第２層３０b
にはパッド４０b、４０eが設けられ、第３層３０cには
パッド４０c、４０dが設けられる。パッド４０a〜４０f
にはパターン３０e〜３０jが接続され、ハンダボール２
０a〜２０fが接続できるように設けられる。従って、Ｂ
ＧＡ１０と図示しない電子部品を接続するパターン３０
e〜３０jは、それぞれの層３０a〜３０cに配線され、使
用されるスルーホールの数は少なくてすむ。ここで、図
示しない他のＢＧＡの各信号の端子配置をＢＧＡ１０の
各信号の端子配置とできるだけ同等にすれば、基板３０
に必要とされるスルーホールの数は減少する。
４０fが設けられ、開口部３０dに露出した第２層３０b
にはパッド４０b、４０eが設けられ、第３層３０cには
パッド４０c、４０dが設けられる。パッド４０a〜４０f
にはパターン３０e〜３０jが接続され、ハンダボール２
０a〜２０fが接続できるように設けられる。従って、Ｂ
ＧＡ１０と図示しない電子部品を接続するパターン３０
e〜３０jは、それぞれの層３０a〜３０cに配線され、使
用されるスルーホールの数は少なくてすむ。ここで、図
示しない他のＢＧＡの各信号の端子配置をＢＧＡ１０の
各信号の端子配置とできるだけ同等にすれば、基板３０
に必要とされるスルーホールの数は減少する。
【０００８】次に図１を用いて動作の説明を行う。ま
ず、ＢＧＡ１０と図示しない他の電子部品を接続するパ
ターン３０e〜３０jの配線を施した単層の基板である各
層３０a〜３０cを積層し、その後プレス加工して開口部
３０dを設けた基板３０を作成する。ＢＧＡ１０はこの
基板３０の開口部３０dに搭載される。そして、図示し
ないリフロー槽を通すとＢＧＡ１０裏面側のハンダボー
ル２０a〜２０fは溶融してＢＧＡ１０の自重でつぶれ、
それぞれパッド４０a〜４０fに接続される。この結果、
ＢＧＡ１０は基板３０に接続される。
ず、ＢＧＡ１０と図示しない他の電子部品を接続するパ
ターン３０e〜３０jの配線を施した単層の基板である各
層３０a〜３０cを積層し、その後プレス加工して開口部
３０dを設けた基板３０を作成する。ＢＧＡ１０はこの
基板３０の開口部３０dに搭載される。そして、図示し
ないリフロー槽を通すとＢＧＡ１０裏面側のハンダボー
ル２０a〜２０fは溶融してＢＧＡ１０の自重でつぶれ、
それぞれパッド４０a〜４０fに接続される。この結果、
ＢＧＡ１０は基板３０に接続される。
【０００９】パッド４０a〜４０fとＢＧＡ１０の距離は
位置によって異なるが、ハンダボール２０a〜２０fのサ
イズはそれぞれの位置に合った大きさになるようにすれ
ばよい。また、ＢＧＡ１０と基板３０をリフロー槽に通
したとき、ハンダボール２０a〜２０fは表面張力を持っ
ているため、極端に歪むことはなく、側面から見た場
合、左右対称の大きさにしたためＢＧＡ１０が傾くこと
はない。ここで、パッド４０a〜４０fをハンダメッキ
し、ハンダ濡れ性を持たせておけばハンダボール２０a
〜２０fは、はじかれること無くパッド４０a〜４０fに
接続できる。
位置によって異なるが、ハンダボール２０a〜２０fのサ
イズはそれぞれの位置に合った大きさになるようにすれ
ばよい。また、ＢＧＡ１０と基板３０をリフロー槽に通
したとき、ハンダボール２０a〜２０fは表面張力を持っ
ているため、極端に歪むことはなく、側面から見た場
合、左右対称の大きさにしたためＢＧＡ１０が傾くこと
はない。ここで、パッド４０a〜４０fをハンダメッキ
し、ハンダ濡れ性を持たせておけばハンダボール２０a
〜２０fは、はじかれること無くパッド４０a〜４０fに
接続できる。
【００１０】以上のように、本実施の形態によれば、図
示しない微小スルーホールや非貫通スルーホールをでき
るだけ用いないようにしたため、他層の配線パターンの
影響を受けることなく配線できる。更に、側面から見た
場合、ハンダボール２０aは２０f、２０bは２０e、２０
cは２０d と左右対称である。従って、基板３０の第１
層３０aにはパターン３０e及び３０hと、第２層３０bに
はパターン３０f及び３０iと、第３層３０cにはパター
ン３０g及び３０jをスルーホールを使用せずに同一の層
に２種類のパターンが配線できるので、配線設計の簡素
化ができる。
示しない微小スルーホールや非貫通スルーホールをでき
るだけ用いないようにしたため、他層の配線パターンの
影響を受けることなく配線できる。更に、側面から見た
場合、ハンダボール２０aは２０f、２０bは２０e、２０
cは２０d と左右対称である。従って、基板３０の第１
層３０aにはパターン３０e及び３０hと、第２層３０bに
はパターン３０f及び３０iと、第３層３０cにはパター
ン３０g及び３０jをスルーホールを使用せずに同一の層
に２種類のパターンが配線できるので、配線設計の簡素
化ができる。
【００１１】また、本実施の形態によれば、従来と較べ
てスルーホールの数を減少できたので、面積を取られず
高密度実装できるとともに、基板３０のコストを下げる
ことができる。スルーホールは基板３０に穴を開ける作
業が必要なためコストが高くなる。更に、基板３０は、
配線が簡単になるだけでなく、開口部３０dもＢＧＡ１
０と図示しない他の電子部品を接続するパターン３０e
〜３０jの配線を施した単層の基板である各層３０a〜３
０cを積層する他、単層と２層の基板を２枚積層し、プ
レス加工して製造することも可能である。そのため、安
価な電子部品搭載の基板を作製できる。
てスルーホールの数を減少できたので、面積を取られず
高密度実装できるとともに、基板３０のコストを下げる
ことができる。スルーホールは基板３０に穴を開ける作
業が必要なためコストが高くなる。更に、基板３０は、
配線が簡単になるだけでなく、開口部３０dもＢＧＡ１
０と図示しない他の電子部品を接続するパターン３０e
〜３０jの配線を施した単層の基板である各層３０a〜３
０cを積層する他、単層と２層の基板を２枚積層し、プ
レス加工して製造することも可能である。そのため、安
価な電子部品搭載の基板を作製できる。
【００１２】本実施の形態においては、板厚が比較的薄
い基板３０に適用した例を説明したが、本発明では比較
的板厚が厚く、層数が非常に多いバックパネル、すなわ
ち、メインフレーム等のワークステーション、スーパー
コンピュータ等のCPUボードにも適用できる。バックパ
ネル板内で本実施の形態を適用すればハンダボールの数
が多いＢＧＡが搭載可能となり、高密度化が期待できる
ことはいうまでもない。
い基板３０に適用した例を説明したが、本発明では比較
的板厚が厚く、層数が非常に多いバックパネル、すなわ
ち、メインフレーム等のワークステーション、スーパー
コンピュータ等のCPUボードにも適用できる。バックパ
ネル板内で本実施の形態を適用すればハンダボールの数
が多いＢＧＡが搭載可能となり、高密度化が期待できる
ことはいうまでもない。
【００１３】
【発明の効果】基板は、ＢＧＡが搭載される部分を中心
部に向かうに従い深くなるように階段構造の開口部を設
けたため、パターンを他の層に接続して配線する必要は
ない。従って、使用する微小スルーホール数や非貫通ス
ルーホールの数は少なくすることができ、ハンダボール
のピッチを狭くできるため高密度実装を実現でき、ま
た、基板のコストアップを防げる等の効果が期待でき
る。
部に向かうに従い深くなるように階段構造の開口部を設
けたため、パターンを他の層に接続して配線する必要は
ない。従って、使用する微小スルーホール数や非貫通ス
ルーホールの数は少なくすることができ、ハンダボール
のピッチを狭くできるため高密度実装を実現でき、ま
た、基板のコストアップを防げる等の効果が期待でき
る。
【図１】本発明のＢＧＡとその搭載基板
【図２】従来のＢＧＡとその搭載基板
１０…ＢＧＡ ２０a〜２０f…ハンダボール ３０…基板 ３０a〜３０c…層 ３０d…開口部 ３０e〜３０j…パターン ４０a〜４０f…パッド
Claims (1)
- 【請求項１】 ＢＧＡを基板に搭載する実装構造におい
て、前記基板は、多層基板であって前記ＢＧＡが搭載さ
れる部分には中心部に向かうに従い深くなる階段構造の
開口部と、前記基板の各層の露出したそれぞれの部分に
パターンが接続されるとともにハンダボールが載るパッ
ドを有し、前記ＢＧＡは、前記基板の各層に設けたパッ
ドに載るようにその中心部に向かうに従い大きくしたハ
ンダボールを備え、前記ハンダボールを前記パッド上で
溶融して、前記基板と前記ＢＧＡを接続することを特徴
とするＢＧＡ実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5620896A JPH09246684A (ja) | 1996-03-13 | 1996-03-13 | Ｂｇａ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5620896A JPH09246684A (ja) | 1996-03-13 | 1996-03-13 | Ｂｇａ実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246684A true JPH09246684A (ja) | 1997-09-19 |
Family
ID=13020701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5620896A Withdrawn JPH09246684A (ja) | 1996-03-13 | 1996-03-13 | Ｂｇａ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246684A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011694A (en) * | 1996-08-01 | 2000-01-04 | Fuji Machinery Mfg. & Electronics Co., Ltd. | Ball grid array semiconductor package with solder ball openings in an insulative base |
| US6284984B1 (en) | 1998-03-31 | 2001-09-04 | Nec Infrontia Corporation | Printed circuit board, for mounting BGA elements and a manufacturing method of a printed circuit board for mounting BGA elements |
| US7061096B2 (en) | 2003-09-24 | 2006-06-13 | Silicon Pipe, Inc. | Multi-surface IC packaging structures and methods for their manufacture |
| US7278855B2 (en) | 2004-02-09 | 2007-10-09 | Silicon Pipe, Inc | High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture |
| US7280372B2 (en) | 2003-11-13 | 2007-10-09 | Silicon Pipe | Stair step printed circuit board structures for high speed signal transmissions |
| US7732904B2 (en) | 2003-10-10 | 2010-06-08 | Interconnect Portfolio Llc | Multi-surface contact IC packaging structures and assemblies |
| JPWO2016114358A1 (ja) * | 2015-01-16 | 2017-08-17 | 株式会社村田製作所 | 基板、基板の製造方法及び弾性波装置 |
-
1996
- 1996-03-13 JP JP5620896A patent/JPH09246684A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011694A (en) * | 1996-08-01 | 2000-01-04 | Fuji Machinery Mfg. & Electronics Co., Ltd. | Ball grid array semiconductor package with solder ball openings in an insulative base |
| US6284984B1 (en) | 1998-03-31 | 2001-09-04 | Nec Infrontia Corporation | Printed circuit board, for mounting BGA elements and a manufacturing method of a printed circuit board for mounting BGA elements |
| US7061096B2 (en) | 2003-09-24 | 2006-06-13 | Silicon Pipe, Inc. | Multi-surface IC packaging structures and methods for their manufacture |
| US7737545B2 (en) | 2003-09-24 | 2010-06-15 | Interconnect Portfolio Llc | Multi-surface IC packaging structures and methods for their manufacture |
| US8598696B2 (en) | 2003-09-24 | 2013-12-03 | Samsung Electronics Co., Ltd. | Multi-surface IC packaging structures |
| US7732904B2 (en) | 2003-10-10 | 2010-06-08 | Interconnect Portfolio Llc | Multi-surface contact IC packaging structures and assemblies |
| US7280372B2 (en) | 2003-11-13 | 2007-10-09 | Silicon Pipe | Stair step printed circuit board structures for high speed signal transmissions |
| US7278855B2 (en) | 2004-02-09 | 2007-10-09 | Silicon Pipe, Inc | High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture |
| JPWO2016114358A1 (ja) * | 2015-01-16 | 2017-08-17 | 株式会社村田製作所 | 基板、基板の製造方法及び弾性波装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5796589A (en) | Ball grid array integrated circuit package that has vias located within the solder pads of a package | |
| US5599747A (en) | Method of making circuitized substrate | |
| US5426263A (en) | Electronic assembly having a double-sided leadless component | |
| US6891732B2 (en) | Multilayer circuit board and semiconductor device using the same | |
| US4882454A (en) | Thermal interface for a printed wiring board | |
| US5165984A (en) | Stepped multilayer interconnection apparatus and method of making the same | |
| JPH10341080A (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する回路板および方法 | |
| JPH08264956A (ja) | 電気的接続構造 | |
| US4856184A (en) | Method of fabricating a circuit board | |
| JPH07201902A (ja) | マンドレルで製造した相互接続デカールを有するマルチチップモジュール | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| US7456364B2 (en) | Using a thru-hole via to improve circuit density in a PCB | |
| US6423904B1 (en) | Laminate printed circuit board with leads for plating | |
| JPH09246684A (ja) | Ｂｇａ実装構造 | |
| JPH06181389A (ja) | 多層印刷配線板 | |
| US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JP2001189539A (ja) | プリント基板及びその電気部品実装方法 | |
| JP2000101237A (ja) | ビルドアップ基板 | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| US6295220B1 (en) | Memory bar and related circuits and methods | |
| JP3867455B2 (ja) | フレキシブル配線基板 | |
| JP2933729B2 (ja) | プリント配線基板装置 | |
| JPH09312478A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |