JP2002368431A - 多層プリント回路基板及び配線方法及び電子機器 - Google Patents
多層プリント回路基板及び配線方法及び電子機器Info
- Publication number
- JP2002368431A JP2002368431A JP2001174127A JP2001174127A JP2002368431A JP 2002368431 A JP2002368431 A JP 2002368431A JP 2001174127 A JP2001174127 A JP 2001174127A JP 2001174127 A JP2001174127 A JP 2001174127A JP 2002368431 A JP2002368431 A JP 2002368431A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- wiring
- multilayer printed
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】伝送信号のタイミング制御とグランド配線領域
の確保の二つを同時に満たすことができるプリント回路
基板を提供する。 【解決手段】複数の絶縁層１０７，１０８，１０９と、
絶縁層の間に位置する複数の導電層１１７，１１８，１
１９，１２０とを重ねた多層プリント回路基板１００に
おいて、複数の絶縁層の材料として、異なる誘電率を有
する誘電体材料を用いた。
の確保の二つを同時に満たすことができるプリント回路
基板を提供する。 【解決手段】複数の絶縁層１０７，１０８，１０９と、
絶縁層の間に位置する複数の導電層１１７，１１８，１
１９，１２０とを重ねた多層プリント回路基板１００に
おいて、複数の絶縁層の材料として、異なる誘電率を有
する誘電体材料を用いた。
Description
【０００１】
【発明の属する技術分野】本発明は、多層プリント回路
基板及び配線方法及び電子機器に関し、特に高周波の伝
送信号のタイミング制御を可能とする多層プリント回路
基板及び配線方法及び電子機器に関するものである。
基板及び配線方法及び電子機器に関し、特に高周波の伝
送信号のタイミング制御を可能とする多層プリント回路
基板及び配線方法及び電子機器に関するものである。
【０００２】
【従来の技術】従来、プリント回路基板上でＩＣ間に信
号を伝送する場合、伝送信号のタイミング制御のために
基板上のバス配線が等長になるようにパターンを長くす
ることが行われていた。
号を伝送する場合、伝送信号のタイミング制御のために
基板上のバス配線が等長になるようにパターンを長くす
ることが行われていた。
【０００３】ＩＣ間で高速なデータ信号をやり取りする
場合、伝送信号のタイミング制御が要求されている。従
来、図５に示すように、タイミングを制御するために配
線長が短くなるＩＣ１０１，１０２間の伝送線路の途中
にパターンを長くしたパターン素子１１６が使用されて
いた。パターン素子１１６を使用する場合、パターン素
子が非常に多くの面積を必要とするため、すべての配線
がタイミングなどのスペックを満たして引けないという
問題が起こる。さらにグランドや電源などの領域が狭ま
ることで、ノイズに対して非常に弱くなりＥＭＩといっ
た問題も起こる。この問題を解決するためにガードグラ
ンドを入れるとさらに配線領域が膨張してすべて配線す
ることが困難になるという非常に重大な問題が発生す
る。
場合、伝送信号のタイミング制御が要求されている。従
来、図５に示すように、タイミングを制御するために配
線長が短くなるＩＣ１０１，１０２間の伝送線路の途中
にパターンを長くしたパターン素子１１６が使用されて
いた。パターン素子１１６を使用する場合、パターン素
子が非常に多くの面積を必要とするため、すべての配線
がタイミングなどのスペックを満たして引けないという
問題が起こる。さらにグランドや電源などの領域が狭ま
ることで、ノイズに対して非常に弱くなりＥＭＩといっ
た問題も起こる。この問題を解決するためにガードグラ
ンドを入れるとさらに配線領域が膨張してすべて配線す
ることが困難になるという非常に重大な問題が発生す
る。
【０００４】このようなプリント回路基板は、クロスト
ークやグランドバウンスが起こり、ＩＣの誤動作といっ
た問題が発生する。また、プリント回路基板のグランド
が揺れることによる放射ノイズの増加といった重大な問
題が発生する。
ークやグランドバウンスが起こり、ＩＣの誤動作といっ
た問題が発生する。また、プリント回路基板のグランド
が揺れることによる放射ノイズの増加といった重大な問
題が発生する。
【０００５】したがって、本発明は上述した課題に鑑み
てなされたものであり、その目的は、伝送信号のタイミ
ング制御とグランド配線領域の確保の二つを同時に満た
すことができる多層プリント回路基板及び配線方法及び
電子機器を提供することである。
てなされたものであり、その目的は、伝送信号のタイミ
ング制御とグランド配線領域の確保の二つを同時に満た
すことができる多層プリント回路基板及び配線方法及び
電子機器を提供することである。
【０００６】
【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、本発明に係わる多層プリント回
路基板は、複数の絶縁層と、該絶縁層の間に位置する複
数の導電層とを重ねた多層プリント回路基板において、
前記複数の絶縁層の材料として、異なる誘電率を有する
誘電体材料を用いたことを特徴としている。
目的を達成するために、本発明に係わる多層プリント回
路基板は、複数の絶縁層と、該絶縁層の間に位置する複
数の導電層とを重ねた多層プリント回路基板において、
前記複数の絶縁層の材料として、異なる誘電率を有する
誘電体材料を用いたことを特徴としている。
【０００７】また、この発明に係わる多層プリント回路
基板において、バス配線において、短い配線を誘電率の
高い誘電体材料からなる絶縁層の近くに配置し、長い配
線を誘電率の低い誘電体材料からなる絶縁層の近くに配
置したことを特徴としている。
基板において、バス配線において、短い配線を誘電率の
高い誘電体材料からなる絶縁層の近くに配置し、長い配
線を誘電率の低い誘電体材料からなる絶縁層の近くに配
置したことを特徴としている。
【０００８】また、この発明に係わる多層プリント回路
基板において、バス配線において、ドライバからレシー
バに信号を伝送したときの伝送遅延量が、短い配線と長
い配線とで略一致することを特徴とする請求項２に記載
の多層プリント回路基板。
基板において、バス配線において、ドライバからレシー
バに信号を伝送したときの伝送遅延量が、短い配線と長
い配線とで略一致することを特徴とする請求項２に記載
の多層プリント回路基板。
【０００９】また、この発明に係わる多層プリント回路
基板において、３層以上の多層プリント回路基板におい
て、前記導電層間に存在する絶縁層を構成する誘電体の
誘電率をそれぞれ変えたことを特徴としている。
基板において、３層以上の多層プリント回路基板におい
て、前記導電層間に存在する絶縁層を構成する誘電体の
誘電率をそれぞれ変えたことを特徴としている。
【００１０】また、この発明に係わる多層プリント回路
基板において、前記絶縁層の一部に、誘電率の異なる誘
電体材料を用いたことを特徴としている。
基板において、前記絶縁層の一部に、誘電率の異なる誘
電体材料を用いたことを特徴としている。
【００１１】また、この発明に係わる多層プリント回路
基板において、配線にガードグランドを配置したことを
特徴としている。
基板において、配線にガードグランドを配置したことを
特徴としている。
【００１２】また、この発明に係わる多層プリント回路
基板において、スター配線をしたことを特徴としてい
る。
基板において、スター配線をしたことを特徴としてい
る。
【００１３】また、本発明に係わる電子機器は、上記の
多層プリント回路基板を使用したことを特徴としてい
る。
多層プリント回路基板を使用したことを特徴としてい
る。
【００１４】また、本発明に係わる配線方法は、バス配
線において、短い配線を誘電率の高い誘電体材料の近く
に配置し、長い配線を誘電率の低い誘電体材料の近くに
配置することを特徴としている。
線において、短い配線を誘電率の高い誘電体材料の近く
に配置し、長い配線を誘電率の低い誘電体材料の近くに
配置することを特徴としている。
【００１５】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。
ついて説明する。
【００１６】まず、本実施形態の概要について説明す
る。
る。
【００１７】ＩＣ間に高周波信号を伝送する形態におけ
る問題は、いわゆるタイミング制御プリント回路基板を
用いる本実施形態により解決される。すなわち、本実施
形態においては、誘電率の異なる２種類以上のレジスト
またはプリプレグなどの誘電体材料を使用する。
る問題は、いわゆるタイミング制御プリント回路基板を
用いる本実施形態により解決される。すなわち、本実施
形態においては、誘電率の異なる２種類以上のレジスト
またはプリプレグなどの誘電体材料を使用する。
【００１８】タイミング制御を必要とするバスなどの配
線において、配線長が短い信号線を、誘電率の高いレジ
ストまたはプリプレグなどの誘電体材料の近くに配線
し、配線長が長い信号線を誘電率の低いレジストまたは
プリプレグなどの誘電体材料の近くに配線する。これに
よって、信号線の短い配線は伝送スピードが遅くなり、
信号線の長い配線は伝送スピードが早くなる。したがっ
て、短い配線と長い配線が混在するバス配線において、
パターン素子を使用することなくスキューを小さくする
ことが出来る。
線において、配線長が短い信号線を、誘電率の高いレジ
ストまたはプリプレグなどの誘電体材料の近くに配線
し、配線長が長い信号線を誘電率の低いレジストまたは
プリプレグなどの誘電体材料の近くに配線する。これに
よって、信号線の短い配線は伝送スピードが遅くなり、
信号線の長い配線は伝送スピードが早くなる。したがっ
て、短い配線と長い配線が混在するバス配線において、
パターン素子を使用することなくスキューを小さくする
ことが出来る。
【００１９】これによって、プリント回路基板を小さい
面積で配線することが可能となる。さらに、グランドを
強化することが可能となりＥＭＩやクロストークに対し
ての問題が改善される。
面積で配線することが可能となる。さらに、グランドを
強化することが可能となりＥＭＩやクロストークに対し
ての問題が改善される。
【００２０】このタイミング制御多層プリント回路基板
は、レジストまたはプリプレグなどを同じ層の局所的な
個所で誘電体材料を変えることでインピーダンスをコン
トロールすることも可能となる。
は、レジストまたはプリプレグなどを同じ層の局所的な
個所で誘電体材料を変えることでインピーダンスをコン
トロールすることも可能となる。
【００２１】（第１の実施形態）図１は、本発明の回路
基板の第１の実施形態を示す図である。
基板の第１の実施形態を示す図である。
【００２２】ここで示される多層プリント回路基板１０
０は、絶縁層として、低誘電率材料１０７と、中誘電率
材料１０８と、高誘電率材料１０９を使用したプリプレ
グを有し、その上にレジスト１０６，１１０が塗布され
ている。本実施形態では、多層プリント回路基板１００
上にドライバＩＣ１０１と３個のレシーバＩＣ１０２が
実装され、短い信号線１０３は高誘電率材料のプリプレ
グ１０９に近い第４層１２０または第３層１１９上に配
線することで低スピード伝送される。長い信号線１０５
は低誘電率材料のプリプレグ１０７に近い第１層１１７
または第２層１１８上に配線することで高スピード伝送
される。更に中間の長さの信号線１０４は中誘電率材料
のプリプレグ１０８に近い第２層１１８または第３層１
１９上に配線する。これによって、短い配線と長い配線
のスキューを小さくすることが可能となる。
０は、絶縁層として、低誘電率材料１０７と、中誘電率
材料１０８と、高誘電率材料１０９を使用したプリプレ
グを有し、その上にレジスト１０６，１１０が塗布され
ている。本実施形態では、多層プリント回路基板１００
上にドライバＩＣ１０１と３個のレシーバＩＣ１０２が
実装され、短い信号線１０３は高誘電率材料のプリプレ
グ１０９に近い第４層１２０または第３層１１９上に配
線することで低スピード伝送される。長い信号線１０５
は低誘電率材料のプリプレグ１０７に近い第１層１１７
または第２層１１８上に配線することで高スピード伝送
される。更に中間の長さの信号線１０４は中誘電率材料
のプリプレグ１０８に近い第２層１１８または第３層１
１９上に配線する。これによって、短い配線と長い配線
のスキューを小さくすることが可能となる。
【００２３】分岐点１１１で分岐したレシーバ側のそれ
ぞれの配線長は電気的に等しくすることが望ましく、上
記の配線方法によりこれが達成される。
ぞれの配線長は電気的に等しくすることが望ましく、上
記の配線方法によりこれが達成される。
【００２４】（第２の実施形態）図２は、ＥＭＩ対策と
してガードグランド１１２を入れた例を示す図である。
このとき、インピーダンスを他の配線とほぼ等しくする
ことが望ましい。第１の実施形態の構成を用いれば、こ
のようにガードグランドを入れた場合でも、配線領域を
小さくすることができる。
してガードグランド１１２を入れた例を示す図である。
このとき、インピーダンスを他の配線とほぼ等しくする
ことが望ましい。第１の実施形態の構成を用いれば、こ
のようにガードグランドを入れた場合でも、配線領域を
小さくすることができる。
【００２５】（第３の実施形態）図３はプリプレグまた
はレジストの一部に誘電率の異なる材料１１３を配置し
た例である。これによって、同じ層の配線でも伝送スピ
ードやインピーダンスを変えることが可能となる。
はレジストの一部に誘電率の異なる材料１１３を配置し
た例である。これによって、同じ層の配線でも伝送スピ
ードやインピーダンスを変えることが可能となる。
【００２６】（第４の実施形態）図４は電源層１１４と
グランド層１１５の間に誘電率の高いプリプレグ材料１
０９を挟む構造にした例である。これによって、電源や
グランドのノイズ低減が図れる。
グランド層１１５の間に誘電率の高いプリプレグ材料１
０９を挟む構造にした例である。これによって、電源や
グランドのノイズ低減が図れる。
【００２７】
【発明の効果】以上説明した様に、本発明によれば、小
形軽量化とタイミングの制御が可能となる多層プリント
回路基板を提供することができる。
形軽量化とタイミングの制御が可能となる多層プリント
回路基板を提供することができる。
【図１】本発明の多層プリント回路基板の第１の実施形
態を示す図である。
態を示す図である。
【図２】本発明の多層プリント回路基板の第２の実施形
態を示す図である。
態を示す図である。
【図３】本発明の多層プリント回路基板の第３の実施形
態を示す図である。
態を示す図である。
【図４】本発明の多層プリント回路基板の第４の実施形
態を示す図である。
態を示す図である。
【図５】従来の多層プリント回路基板の一例を示す図で
ある。
ある。
１００ 多層プリント回路基板 １０１ ドライバＩＣ １０２ レシーバＩＣ １０３ 短い信号線 １０４ 中間の長さの信号線 １０５ 長い信号線 １０６，１１０ レジスト １０７ プリプレグ（低誘電率材料） １０８ プリプレグ（中誘電率材料） １０９ プリプレグ（高誘電率材料） １１１ 分岐点 １１２ ガードグランド １１３ 局所的レジストまたは局所的プリプレグ １１４ 電源層 １１５ グランド層 １１６ パターン素子 １１７ 第１層 １１８ 第２層 １１９ 第３層 １２０ 第４層
Claims (9)
- 【請求項１】 複数の絶縁層と、該絶縁層の間に位置す
る複数の導電層とを重ねた多層プリント回路基板におい
て、 前記複数の絶縁層の材料として、異なる誘電率を有する
誘電体材料を用いたことを特徴とする多層プリント回路
基板。 - 【請求項２】 バス配線において、短い配線を誘電率の
高い誘電体材料からなる絶縁層の近くに配置し、長い配
線を誘電率の低い誘電体材料からなる絶縁層の近くに配
置したことを特徴とする請求項１に記載の多層プリント
回路基板。 - 【請求項３】 バス配線において、ドライバからレシー
バに信号を伝送したときの伝送遅延量が、短い配線と長
い配線とで略一致することを特徴とする請求項２に記載
の多層プリント回路基板。 - 【請求項４】 ３層以上の多層プリント回路基板におい
て、前記導電層間に存在する絶縁層を構成する誘電体の
誘電率をそれぞれ変えたことを特徴とする請求項１に記
載の多層プリント回路基板。 - 【請求項５】 前記絶縁層の一部に、誘電率の異なる誘
電体材料を用いたことを特徴とする請求項１に記載の多
層プリント回路基板。 - 【請求項６】 配線にガードグランドを配置したことを
特徴とする請求項１に記載の多層プリント回路基板。 - 【請求項７】 スター配線をしたことを特徴とする請求
項１に記載の多層プリント回路基板。 - 【請求項８】 請求項１乃至７のいずれか１項に記載の
多層プリント回路基板を使用したことを特徴とする電子
機器。 - 【請求項９】 バス配線において、短い配線を誘電率の
高い誘電体材料の近くに配置し、長い配線を誘電率の低
い誘電体材料の近くに配置することを特徴とする配線方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001174127A JP2002368431A (ja) | 2001-06-08 | 2001-06-08 | 多層プリント回路基板及び配線方法及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001174127A JP2002368431A (ja) | 2001-06-08 | 2001-06-08 | 多層プリント回路基板及び配線方法及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368431A true JP2002368431A (ja) | 2002-12-20 |
Family
ID=19015459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001174127A Withdrawn JP2002368431A (ja) | 2001-06-08 | 2001-06-08 | 多層プリント回路基板及び配線方法及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368431A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206380A (ja) * | 2008-02-29 | 2009-09-10 | Nitto Denko Corp | 配線回路基板 |
| JP2011040420A (ja) * | 2009-07-17 | 2011-02-24 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| WO2023053175A1 (ja) * | 2021-09-28 | 2023-04-06 | 日本電信電話株式会社 | 伝送線路基板 |
-
2001
- 2001-06-08 JP JP2001174127A patent/JP2002368431A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206380A (ja) * | 2008-02-29 | 2009-09-10 | Nitto Denko Corp | 配線回路基板 |
| JP2011040420A (ja) * | 2009-07-17 | 2011-02-24 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
| US8853546B2 (en) | 2009-07-17 | 2014-10-07 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
| WO2023053175A1 (ja) * | 2021-09-28 | 2023-04-06 | 日本電信電話株式会社 | 伝送線路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7038555B2 (en) | Printed wiring board for controlling signal transmission using paired inductance and capacitance | |
| US8022309B2 (en) | Flexible printed circuit board | |
| JP4373531B2 (ja) | 差動平衡信号伝送基板 | |
| US6817002B2 (en) | Method and apparatus for PCB array with compensated signal propagation | |
| US6512423B2 (en) | Printed board, method for producing the same, and electronic device having the same | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| JP2001015925A (ja) | プリント基板 | |
| JP4659087B2 (ja) | 差動平衡信号伝送基板 | |
| US20070238224A1 (en) | Printed circuit board | |
| US6930888B2 (en) | Mechanism to cross high-speed differential pairs | |
| JP2002368431A (ja) | 多層プリント回路基板及び配線方法及び電子機器 | |
| JP2001267701A (ja) | プリント基板 | |
| WO2004051789A1 (en) | A circuit that taps a differential signal | |
| US11706878B2 (en) | Multilayer circuit board | |
| JP2003152290A (ja) | プリント配線基板 | |
| JP2004304134A (ja) | 配線基板及びその製造方法 | |
| TW201742040A (zh) | 顯示驅動系統 | |
| TWI291781B (en) | Across-trench circuitry for high-speed signal transmission | |
| JP2006080162A (ja) | プリント配線基板 | |
| JP2003347692A (ja) | プリント配線板、及び該プリント配線板で用いられる電磁波シールド方法 | |
| JP3249766B2 (ja) | フレキシブルプリント基板 | |
| US6936773B2 (en) | Board impedance management | |
| JP2002258117A (ja) | 電気・光配線基板 | |
| JP2003289184A (ja) | 多層プリント配線板 | |
| JPH05102667A (ja) | 多層プリント配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |