JP2002258117A - 電気・光配線基板 - Google Patents
電気・光配線基板Info
- Publication number
- JP2002258117A JP2002258117A JP2001058065A JP2001058065A JP2002258117A JP 2002258117 A JP2002258117 A JP 2002258117A JP 2001058065 A JP2001058065 A JP 2001058065A JP 2001058065 A JP2001058065 A JP 2001058065A JP 2002258117 A JP2002258117 A JP 2002258117A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical
- optical wiring
- wiring
- electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 低コストで高速動作の可能な電気・光配線基
板を提供する。 【解決手段】 電気・光配線基板において、コア層１の
両面にビルドアップ層４が形成され、このビルドアップ
層４には電気配線１１が施される。また、コア層１の一
部には光配線層２が設けられ、その上面および下面の少
なくとも一方にはグランド層３が形成される。光配線層
２の傾斜部を有する一端の信号入出力部には、光モジュ
ール９が光学的に結合可能に配置される。この光モジュ
ール９は、発光素子７および受光素子８を搭載してお
り、半田バンプ１０を介して電気配線１１と接続され
る。
板を提供する。 【解決手段】 電気・光配線基板において、コア層１の
両面にビルドアップ層４が形成され、このビルドアップ
層４には電気配線１１が施される。また、コア層１の一
部には光配線層２が設けられ、その上面および下面の少
なくとも一方にはグランド層３が形成される。光配線層
２の傾斜部を有する一端の信号入出力部には、光モジュ
ール９が光学的に結合可能に配置される。この光モジュ
ール９は、発光素子７および受光素子８を搭載してお
り、半田バンプ１０を介して電気配線１１と接続され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電気素子および光
素子、または、それらを用いたモジュール類を搭載する
電気・光配線基板に関する。
素子、または、それらを用いたモジュール類を搭載する
電気・光配線基板に関する。
【０００２】
【従来の技術】近年、ＣＰＵやメモリーなどの半導体素
子の高速化に伴い、プリント配線基板上を流れる信号の
動作周波数が増加しつつある。このような状況下におい
ては、配線間容量や配線抵抗に起因する信号遅延、ある
いは反射による信号波形の乱れなどが発生し、これが高
速化に対してボトルネックとなる。
子の高速化に伴い、プリント配線基板上を流れる信号の
動作周波数が増加しつつある。このような状況下におい
ては、配線間容量や配線抵抗に起因する信号遅延、ある
いは反射による信号波形の乱れなどが発生し、これが高
速化に対してボトルネックとなる。
【０００３】このような問題に関連して、例えば、特開
平５−２４３７０２号公報には、フレキシブルプリント
基板を用いた技術が開示されている。この技術は、回路
素子間の高速な信号の伝送を、既存の基板から絶縁され
たフレキシブルプリント基板によって行い、これにより
クロストークノイズや干渉ノイズ等の発生を防ぐという
ものである。
平５−２４３７０２号公報には、フレキシブルプリント
基板を用いた技術が開示されている。この技術は、回路
素子間の高速な信号の伝送を、既存の基板から絶縁され
たフレキシブルプリント基板によって行い、これにより
クロストークノイズや干渉ノイズ等の発生を防ぐという
ものである。
【０００４】また、特開平６−２２２２３０号公報に
は、光配線を用いた電気・光配線回路モジュールに係る
技術が開示されている。この技術は、ポリイミドフィル
ム上に光導波路のコア部とクラッド部および電気配線を
形成することにより、フレキシブルな配線を可能とし、
複雑かつ高密度に配置された電気・光素子等の間を接続
しようとするものである。
は、光配線を用いた電気・光配線回路モジュールに係る
技術が開示されている。この技術は、ポリイミドフィル
ム上に光導波路のコア部とクラッド部および電気配線を
形成することにより、フレキシブルな配線を可能とし、
複雑かつ高密度に配置された電気・光素子等の間を接続
しようとするものである。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
技術では、光配線を用いた場合においても、基板上の信
号のすべてを光信号に置き換えるには至っていないた
め、上述のような電気配線に関わる問題点は依然として
残存する。そこで、シート状の光配線層を用いて、その
上に電気配線を形成することにより、この種の問題を解
消することも考えられるが、光配線層上は細かいパター
ニングが行いにくいという問題がある。
技術では、光配線を用いた場合においても、基板上の信
号のすべてを光信号に置き換えるには至っていないた
め、上述のような電気配線に関わる問題点は依然として
残存する。そこで、シート状の光配線層を用いて、その
上に電気配線を形成することにより、この種の問題を解
消することも考えられるが、光配線層上は細かいパター
ニングが行いにくいという問題がある。
【０００６】従って本発明の目的は、従来の問題点を解
決し、低コストで高速動作の可能な電気・光配線基板を
提供することにある。
決し、低コストで高速動作の可能な電気・光配線基板を
提供することにある。
【０００７】
【課題を解決するための手段】上記目的は、プリント配
線基板の一部を光配線層として構成した電気・光配線基
板において、前記光配線層上にグランド層を形成するこ
とにより、達成される。このグランド層は、前記光配線
層の上面および下面の少なくとも一方に形成することが
できる。
線基板の一部を光配線層として構成した電気・光配線基
板において、前記光配線層上にグランド層を形成するこ
とにより、達成される。このグランド層は、前記光配線
層の上面および下面の少なくとも一方に形成することが
できる。
【０００８】ここでグランド層は、微細パターンを形成
する必要がないため、広い光配線層上に大面積で形成す
ることができる。このグランド層は電気・光混載基板の
電気配線から接続される。これにより、従来のような電
気配線部の信号遅延や反射による信号波形劣化に対し
て、基板の層数の増加を抑制し、低コストで高速動作の
可能な電気・光混載基板を実現することができる。
する必要がないため、広い光配線層上に大面積で形成す
ることができる。このグランド層は電気・光混載基板の
電気配線から接続される。これにより、従来のような電
気配線部の信号遅延や反射による信号波形劣化に対し
て、基板の層数の増加を抑制し、低コストで高速動作の
可能な電気・光混載基板を実現することができる。
【０００９】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は本発明に係る電気・光配線基板の一実
施例を示す図であり、同図（ａ）は断面図、（ｂ）は平
面図である。本実施例では、図１（ａ）に示すように、
コア層１の両面にはビルドアップ層４が形成されてお
り、このビルドアップ層４には電気配線１１が施されて
いる。また、コア層１の一部には光配線層２が設けられ
ており、その上面および下面にはグランド層３が形成さ
れている。光配線層２の傾斜部を有する一端の信号入出
力部には、光モジュール９が光学的に結合可能に配置さ
れる。この光モジュール９は、例えば図示のように、発
光素子７および受光素子８を搭載しており、半田バンプ
１０を介して電気配線１１と接続されている。コア層１
の途中にはスルーホール５が設けられている。
説明する。図１は本発明に係る電気・光配線基板の一実
施例を示す図であり、同図（ａ）は断面図、（ｂ）は平
面図である。本実施例では、図１（ａ）に示すように、
コア層１の両面にはビルドアップ層４が形成されてお
り、このビルドアップ層４には電気配線１１が施されて
いる。また、コア層１の一部には光配線層２が設けられ
ており、その上面および下面にはグランド層３が形成さ
れている。光配線層２の傾斜部を有する一端の信号入出
力部には、光モジュール９が光学的に結合可能に配置さ
れる。この光モジュール９は、例えば図示のように、発
光素子７および受光素子８を搭載しており、半田バンプ
１０を介して電気配線１１と接続されている。コア層１
の途中にはスルーホール５が設けられている。
【００１０】ここで、電気・光配線基板６を平面からみ
ると、図１（ｂ）に示すように、光配線層２は、複数の
段差部を有している。各段差部には、それぞれ光モジュ
ール９が光学的に結合可能に配置されている。いずれか
の光モジュール９の発光素子７から出力された光信号
は、対応する段差部を介して光配線層２に入射され、内
部で反射・拡散されて各段差部より出射される。この出
射光は各光モジュール９の受光素子８で受光される。
ると、図１（ｂ）に示すように、光配線層２は、複数の
段差部を有している。各段差部には、それぞれ光モジュ
ール９が光学的に結合可能に配置されている。いずれか
の光モジュール９の発光素子７から出力された光信号
は、対応する段差部を介して光配線層２に入射され、内
部で反射・拡散されて各段差部より出射される。この出
射光は各光モジュール９の受光素子８で受光される。
【００１１】このように構成された電気・光配線基板が
高速動作に有効である点について、以下に説明する。ま
ず、基板上に配線された信号伝送路導体における特性イ
ンピーダンスＺ０の算出式は、次の（数１）のように表
される。
高速動作に有効である点について、以下に説明する。ま
ず、基板上に配線された信号伝送路導体における特性イ
ンピーダンスＺ０の算出式は、次の（数１）のように表
される。
【００１２】
【数１】
【００１３】ここで、Ｌは単位長当りのインダクタン
ス、Ｃは単位長当りのキャパシタンスである。図２は、
マイクロストリップライン構造の伝送線路の一例を示す
図である。図において、絶縁層２１の上面に形成された
信号線導体２２の幅をＷ、この信号線導体２２と絶縁層
２１の下面に形成されたグランド層２３との距離（すな
わち、絶縁層２１の厚さ）をｈ、絶縁層の誘電率をεｒ
とすると、その特性インピーダンスＺ０は、次の（数
２）のように表される。
ス、Ｃは単位長当りのキャパシタンスである。図２は、
マイクロストリップライン構造の伝送線路の一例を示す
図である。図において、絶縁層２１の上面に形成された
信号線導体２２の幅をＷ、この信号線導体２２と絶縁層
２１の下面に形成されたグランド層２３との距離（すな
わち、絶縁層２１の厚さ）をｈ、絶縁層の誘電率をεｒ
とすると、その特性インピーダンスＺ０は、次の（数
２）のように表される。
【００１４】
【数２】
【００１５】一般に、基板上の信号の動作周波数を高速
化するには、伝送線路の特性インピーダンスＺ０を下げ
ることが有効となる。この特性インピーダンスＺ０を下
げるには、上述の（数２）に示すように、信号線導体幅
Ｗを大きくすること、あるいは信号線導体２２とグラン
ド層２３との距離ｈを短くすることが必要となる。しか
し、信号線導体幅Ｗを大きくすると、基板上の配線領域
も大きくなるため、基板の多層化によるコストアップを
招く。特に、メモリーバスなどの多ビットの信号線にお
いては、配線幅に限界が生じる。一方、信号線導体２２
とグランド層２３との距離ｈを小さくするには、基板の
絶縁層２１を薄く構成する方法がある。しかし、この方
法では、基板の機械的強度の低下や製造上の限界などの
問題がある。さらに、グランド層２３を複数層で構成
し、信号線導体２２とグランド層２３との距離ｈを小さ
くする方法も考えられるが、この方法では、やはり基板
の多層化によりコストアップにつながる。
化するには、伝送線路の特性インピーダンスＺ０を下げ
ることが有効となる。この特性インピーダンスＺ０を下
げるには、上述の（数２）に示すように、信号線導体幅
Ｗを大きくすること、あるいは信号線導体２２とグラン
ド層２３との距離ｈを短くすることが必要となる。しか
し、信号線導体幅Ｗを大きくすると、基板上の配線領域
も大きくなるため、基板の多層化によるコストアップを
招く。特に、メモリーバスなどの多ビットの信号線にお
いては、配線幅に限界が生じる。一方、信号線導体２２
とグランド層２３との距離ｈを小さくするには、基板の
絶縁層２１を薄く構成する方法がある。しかし、この方
法では、基板の機械的強度の低下や製造上の限界などの
問題がある。さらに、グランド層２３を複数層で構成
し、信号線導体２２とグランド層２３との距離ｈを小さ
くする方法も考えられるが、この方法では、やはり基板
の多層化によりコストアップにつながる。
【００１６】そこで、上述の図１に示すように、電気配
線基板の一部に構成した光配線層２に、銅などを用いて
グランド層３を形成し、これを基板のグランド層と電気
的に接続する。グランド層３は、電気配線のような微細
パターンを形成する必要がないので、光配線層２の広い
上面や下面に大面積で形成することができる。そして、
特に高速で動作する信号線を、光配線層２およびグラン
ド層３の上方または下方に効果的に配線することによ
り、上述の特性インピーダンスＺ０を抑制することが可
能となる。また、絶縁層の厚さを制御することにより、
伝送線路の特性インピーダンスＺ０を所定の値に制御す
ることができる。本実施例では、グランド層３を光配線
層２の上面および下面の両方に設けたが、一方の面にだ
け設けることもできる。
線基板の一部に構成した光配線層２に、銅などを用いて
グランド層３を形成し、これを基板のグランド層と電気
的に接続する。グランド層３は、電気配線のような微細
パターンを形成する必要がないので、光配線層２の広い
上面や下面に大面積で形成することができる。そして、
特に高速で動作する信号線を、光配線層２およびグラン
ド層３の上方または下方に効果的に配線することによ
り、上述の特性インピーダンスＺ０を抑制することが可
能となる。また、絶縁層の厚さを制御することにより、
伝送線路の特性インピーダンスＺ０を所定の値に制御す
ることができる。本実施例では、グランド層３を光配線
層２の上面および下面の両方に設けたが、一方の面にだ
け設けることもできる。
【００１７】図３は、本発明に係る電気・光配線基板の
他の実施例を示す断面図である。本実施例は４層基板で
の構成例を示すものであり、図示のように、基板間には
３つの基板絶縁層１２が形成される。各基板には、基板
グランド層１３、基板電源層１４、電気配線１５、１６
がそれぞれ施されている。真ん中の基板絶縁層１２の一
部には光配線層２が設けられており、その上面にはグラ
ンド層３が形成されている。光配線層２の傾斜部を有す
る一端の信号入出力部には、光モジュール９が光学的に
結合可能に配置される。この光モジュール９は、図示の
ように、発光素子７および受光素子８を搭載しており、
半田バンプ１０を介して電気配線１５と接続されてい
る。また、スルーホール５が３つの基板絶縁層１２を貫
通して設けられている。
他の実施例を示す断面図である。本実施例は４層基板で
の構成例を示すものであり、図示のように、基板間には
３つの基板絶縁層１２が形成される。各基板には、基板
グランド層１３、基板電源層１４、電気配線１５、１６
がそれぞれ施されている。真ん中の基板絶縁層１２の一
部には光配線層２が設けられており、その上面にはグラ
ンド層３が形成されている。光配線層２の傾斜部を有す
る一端の信号入出力部には、光モジュール９が光学的に
結合可能に配置される。この光モジュール９は、図示の
ように、発光素子７および受光素子８を搭載しており、
半田バンプ１０を介して電気配線１５と接続されてい
る。また、スルーホール５が３つの基板絶縁層１２を貫
通して設けられている。
【００１８】本実施例は、光配線層２の上面にグランド
層３を形成し、このグランド層３を基板の２層目に形成
した基板グランド層１３と接続することで、光配線層２
の上面に配線される電気配線１５もマイクロストリップ
構造となる例である。この結果、光配線層２の上方に形
成した電気配線の特性インピーダンスＺ０を抑制可能と
なる。
層３を形成し、このグランド層３を基板の２層目に形成
した基板グランド層１３と接続することで、光配線層２
の上面に配線される電気配線１５もマイクロストリップ
構造となる例である。この結果、光配線層２の上方に形
成した電気配線の特性インピーダンスＺ０を抑制可能と
なる。
【００１９】このように、本発明は、電気・光混載の配
線基板において、電気配線のベースとなる配線基板の層
構成の一部を光配線層として構成し、光配線層の表面に
銅などのグランド層を形成する。また、コア基板の上面
または上下面に絶縁層と導体層とを交互に積み上げて形
成されるビルドアップ多層配線基板において、その層構
成の一部を光配線層として構成する。
線基板において、電気配線のベースとなる配線基板の層
構成の一部を光配線層として構成し、光配線層の表面に
銅などのグランド層を形成する。また、コア基板の上面
または上下面に絶縁層と導体層とを交互に積み上げて形
成されるビルドアップ多層配線基板において、その層構
成の一部を光配線層として構成する。
【００２０】本発明においては、電気配線のベースとな
る配線基板またはコア基板の一部またはビルドアップ層
の一部として構成される光配線層の表面にグランド層が
形成され、これが基板のＧＮＤ信号として電気的に接続
され、電気・光配線基板に搭載された電気・光素子また
は電気・光部品の間が光学的あるいは電気的に接続され
る。
る配線基板またはコア基板の一部またはビルドアップ層
の一部として構成される光配線層の表面にグランド層が
形成され、これが基板のＧＮＤ信号として電気的に接続
され、電気・光配線基板に搭載された電気・光素子また
は電気・光部品の間が光学的あるいは電気的に接続され
る。
【００２１】以上のように、光配線層上にグランド層を
形成することにより、電気信号の特性インピーダンス値
を容易に制御可能とすることができる。特に電気信号の
インピーダンス値を低下させる場合に、グランド層の増
加を抑制しつつ、信号層とグランド層との距離を小さく
することが可能となる。その結果、多層基板の層数増加
を抑制することができ、基板コストが低減される。
形成することにより、電気信号の特性インピーダンス値
を容易に制御可能とすることができる。特に電気信号の
インピーダンス値を低下させる場合に、グランド層の増
加を抑制しつつ、信号層とグランド層との距離を小さく
することが可能となる。その結果、多層基板の層数増加
を抑制することができ、基板コストが低減される。
【００２２】
【発明の効果】本発明によれば、低コストで高速動作の
可能な電気・光配線基板を得ることができる。
可能な電気・光配線基板を得ることができる。
【図１】本発明に係る電気・光配線基板の一実施例を示
す図であり、（ａ）は断面図、（ｂ）は平面図である。
す図であり、（ａ）は断面図、（ｂ）は平面図である。
【図２】マイクロストリップライン構造の伝送線路の一
例を示す図である。
例を示す図である。
【図３】本発明に係る電気・光配線基板の他の実施例を
示す断面図である。
示す断面図である。
１ コア層 ２ 光配線層 ３ グランド層 ４ ビルドアップ層 ５ スルーホール ６ 電気・光配線基板 ９ 光モジュール １１、１５、１６ 電気配線 １２ 基板絶縁層 １３ 基板グランド層 １４ 基板電源層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｎ (72)発明者 山田 秀則 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 上村 健 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 岡田 純二 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 経塚 信也 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 逆井 一宏 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 浜田 勉 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 小関 忍 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 石田 裕規 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 高梨 紀 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 三浦 昌明 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 小林 健一 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 (72)発明者 久保寺 忠 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社海老名事業所内 (72)発明者 脇田 城治 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社海老名事業所内 (72)発明者 手塚 克己 埼玉県岩槻市府内３丁目７番１号 富士ゼ ロックス株式会社岩槻事業所内 Ｆターム(参考） 2H037 BA02 BA11 CA34 CA37 DA40 5E338 AA11 BB75 CC06 CC10 CD12 EE11 EE31 5E346 AA02 AA11 AA15 AA43 AA60 BB02 BB04 BB20 EE31 HH04 HH05
Claims (2)
- 【請求項１】 電気配線基板の一部を光配線層として構
成した電気・光配線基板であって、前記光配線層上にグ
ランド層を形成したことを特徴とする電気・光配線基
板。 - 【請求項２】 前記グランド層が、前記光配線層の上面
および下面の少なくとも一方に形成されることを特徴と
する請求項１記載の電気・光配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001058065A JP2002258117A (ja) | 2001-03-02 | 2001-03-02 | 電気・光配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001058065A JP2002258117A (ja) | 2001-03-02 | 2001-03-02 | 電気・光配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002258117A true JP2002258117A (ja) | 2002-09-11 |
Family
ID=18917852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001058065A Pending JP2002258117A (ja) | 2001-03-02 | 2001-03-02 | 電気・光配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002258117A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7463491B2 (en) | 2003-07-28 | 2008-12-09 | Kabushiki Kaisha Toshiba | Wiring board and a semiconductor device using the same |
| JP2010147403A (ja) * | 2008-12-22 | 2010-07-01 | Fuji Xerox Co Ltd | 印刷配線基板 |
| US9014520B2 (en) | 2013-06-12 | 2015-04-21 | Shinko Electric Industries Co., Ltd. | Photoelectric mixed substrate and optical module |
-
2001
- 2001-03-02 JP JP2001058065A patent/JP2002258117A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7463491B2 (en) | 2003-07-28 | 2008-12-09 | Kabushiki Kaisha Toshiba | Wiring board and a semiconductor device using the same |
| US7589282B2 (en) | 2003-07-28 | 2009-09-15 | Kabushiki Kaisha Toshiba | Wiring board and a semiconductor device using the same |
| JP2010147403A (ja) * | 2008-12-22 | 2010-07-01 | Fuji Xerox Co Ltd | 印刷配線基板 |
| US8541692B2 (en) | 2008-12-22 | 2013-09-24 | Fuji Xerox Co., Ltd. | Printed wiring board |
| US9014520B2 (en) | 2013-06-12 | 2015-04-21 | Shinko Electric Industries Co., Ltd. | Photoelectric mixed substrate and optical module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7663064B2 (en) | High-speed flex printed circuit and method of manufacturing | |
| US6828514B2 (en) | High speed circuit board and method for fabrication | |
| US8120927B2 (en) | Printed circuit board | |
| US5847936A (en) | Optimized routing scheme for an integrated circuit/printed circuit board | |
| US6353999B1 (en) | Method of making mechanical-laser structure | |
| JP4373531B2 (ja) | 差動平衡信号伝送基板 | |
| JP4259311B2 (ja) | 多層配線基板 | |
| JP2005183949A (ja) | 低クロストークノイズのプリント回路ボード、及びその製造方法 | |
| JP2005515611A (ja) | インターポーザを有する高性能低コスト超小型回路パッケージ | |
| JP2005191518A (ja) | 斜行バイアが形成された印刷回路基板およびパッケージ | |
| JP2007116179A (ja) | 高速入出力回路の電力送達およびデカップリング用の埋込みコンデンサのアレイを有するパッケージおよびその形成方法 | |
| US6940362B2 (en) | Printed wiring board for controlling signal transmission using paired inductance and capacitance | |
| KR101136423B1 (ko) | 용량성 결합이 감소된 회로기판 어셈블리 | |
| JP2006108644A (ja) | スルーホールのスタブを減少した高速回路基板とその製造方法、およびこの基板を使用した情報処理システム | |
| US9681554B2 (en) | Printed circuit board | |
| US7291916B2 (en) | Signal transmission structure and circuit substrate thereof | |
| JP4659087B2 (ja) | 差動平衡信号伝送基板 | |
| JP2007116174A (ja) | 低インダクタンスの埋込みコンデンサ層接続の設計 | |
| JP2002252298A (ja) | 配線基板及びそれを用いた半導体装置 | |
| US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
| JPH11150371A (ja) | 多層回路基板 | |
| JP2002258117A (ja) | 電気・光配線基板 | |
| JP4267982B2 (ja) | 光導波路付き配線基板 | |
| TW202118364A (zh) | 電路板及應用其的電子裝置 | |
| KR20080057098A (ko) | 동일 평면상 엘.씨 벨런싱이 달성된 인쇄회로기판 |