JP2002252298A - 配線基板及びそれを用いた半導体装置 - Google Patents

配線基板及びそれを用いた半導体装置

Info

Publication number
JP2002252298A
JP2002252298A JP2001049742A JP2001049742A JP2002252298A JP 2002252298 A JP2002252298 A JP 2002252298A JP 2001049742 A JP2001049742 A JP 2001049742A JP 2001049742 A JP2001049742 A JP 2001049742A JP 2002252298 A JP2002252298 A JP 2002252298A
Authority
JP
Japan
Prior art keywords
signal
substrate
wirings
wiring
interference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001049742A
Other languages
English (en)
Other versions
JP3443408B2 (ja
Inventor
Takayuki Yoshida
隆幸 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001049742A priority Critical patent/JP3443408B2/ja
Priority to US09/953,270 priority patent/US6483175B2/en
Priority to TW090126736A priority patent/TW506089B/zh
Publication of JP2002252298A publication Critical patent/JP2002252298A/ja
Application granted granted Critical
Publication of JP3443408B2 publication Critical patent/JP3443408B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 高速伝送を行なう半導体素子を有する半導体
チップを実装する配線基板における信号配線間に生じる
伝送歪みを抑制できるようにする。 【解決手段】 ＢＧＡ型半導体装置１０は、基板１１に
設けられた複数の表層配線１２と、複数の表層配線１２
のうち互いに並行して延びる表層配線１２同士の間に開
放端を持つように設けられ、表層配線１２同士の信号の
干渉を防止する配線間接地層１３と、配線間接地層１３
と電気的に接続された第２のビア１６Ｂとを備えてい
る。第２のビア１６Ｂは、配線間接地層１３の開放端の
うちいずれの端部に対しても、その距離が信号伝送用の
タイミング信号の実効的な波長の４分の１未満となる位
置に設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高速伝送を行なう
半導体素子を有する半導体チップを搭載又は実装する配
線基板と、該配線基板を用いた半導体装置に関する。
【０００２】
【従来の技術】近年、電子機器は、ますます小型化及び
高機能化が進展すると共に、動作速度の向上とモジュー
ル化とが進展している。これらに対応する半導体装置用
パッケージとして、その底面にボールバンプを行列状に
配した表面実装型のパッケージであるＢＧＡ(Ball Grid
Array）型半導体装置等が開発されている。
【０００３】以下、従来の高速伝送に対応したＢＧＡ型
半導体装置の一例について図面を参照しながら説明す
る。
【０００４】図４は従来のＢＧＡ型半導体装置の平面構
成を示している。図４に示すように、従来例に係るＢＧ
Ａ型半導体装置１００は、エポキシ樹脂材等からなる絶
縁層と導体材料からなる配線層とが積層された基板１０
１と、該基板１０１の上面に互いに間隔をおき且つ中央
部から各側辺部にそれぞれ並行して延びるように形成さ
れた複数の信号配線１０２と、基板１０１の上面におけ
る信号配線１０２同士の間の領域に形成され、信号配線
１０２同士の間の漏話（クロストーク）を防止する信号
線間接地層１０３と、基板１０１の中央部に半田材等に
より固着された半導体チップ１０４とを有している。
【０００５】半導体チップ１０４はワイヤ１０５によっ
て各信号配線１０２と電気的に接続されている。各信号
配線１０２は接地層（図示せず）と、裏面配線（図示せ
ず）は内部電源層とそれぞれマイクロストリップ線路を
構成して、それぞれ所定の特性インピーダンスＺ0 を得
ている。
【０００６】各信号配線１０２はビア１０６を介して裏
面配線及びボールバンプ（図示せず）と電気的に接続さ
れており、信号線間接地層１０３もビアを介して接地層
と電気的に接続されている。また、基板１０１上におい
て、半導体チップ１０４と、信号配線１０２及び信号線
間接地層１０３の半導体チップ１０４側の端部とはモー
ルドエリア１０７に含まれる。
【０００７】ところで、従来例に係るＢＧＡ型半導体装
置１００は、半導体チップ１０４の外部出力端子の増加
に伴って、基板１０１上の配線密度が上昇するため、信
号配線１０２同士間の電磁的な干渉が大きくなり、漏話
の影響が無視できなくなってきている。この漏話を防止
する方法として、互いに隣接する信号配線１０２同士の
間に信号線間接地層１０３層等の導体層を設けている。
【０００８】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置は、信号線間接地層１０３における一方
の端部又は両端部が開放端となっている。ここで、信号
線間接地層１０３の一方の端部が開放端である場合に
は、該信号線間接地層１０３は高周波が流れる状態にお
いてオープンスタブとして振る舞う。
【０００９】従って、半導体チップ１０４上の複数の半
導体素子が同時にスイッチングするような場合には、内
部電源層及び内部接地層に、グランドバウンスとも呼ば
れる同時スイッチングノイズが発生するため、これら電
源層及び接地層の電位が大きく揺らぐことになる。
【００１０】ここで、図５は、信号配線１０２と信号線
間接地層１０３との等価回路を表わしている。多数の高
調波成分を含む方形波信号が信号配線１０２を伝播する
際には、この方形波信号が信号線間接地層１０３に誘起
され、これに対応したグランドバウンスが信号線間接地
層１０３に発生する。このとき、漏話防止用の信号線間
接地層１０３のオープンスタブの線路長が実効波長の４
分の１と等しくなる周波数において短絡状態となるた
め、グランドバウンスにより、特定の周波数成分が一方
の端部に開放端を持つ信号線間接地層１０３の開放端に
おいて逆位相で全反射される。このため、せっかく設け
た漏話防止用の信号線間接地層１０３によって、信号配
線１０２を伝播する方形波信号に反射成分が漏話して該
方形波信号が大きく乱されるという問題が生じる。
【００１１】さらには、内部接地層等の電位がさらに大
きく揺らぐことにより、半導体装置、ひいては該半導体
装置を組み込んだシステムが誤動作を誘発されるという
虞が生じる。
【００１２】本発明は、前記従来の問題に鑑み、高速伝
送を行なう半導体素子を有する半導体チップを搭載又は
実装する配線基板において配線同士の間に生じる伝送歪
みを抑制できるようにすることを目的とする。
【００１３】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、信号配線間に設ける漏話防止用の干渉防
止導体層を、該干渉防止導体層の開放端から信号伝送用
のタイミング（同期）信号の実効的な波長の４分の１未
満の位置で所定電位に固定する構成とする。
【００１４】具体的に、本発明に係る配線基板は、基板
と、基板に設けられた複数の配線と、配線同士の間に開
放端を持つように設けられ、配線同士の信号の干渉を防
止する干渉防止導体層と、干渉防止導体層と電気的に接
続された電位固定手段とを備え、電位固定手段は、干渉
防止導体層の開放端のうちいずれの端部に対しても、そ
の距離が信号に含まれる高調波成分のうち最大周波数成
分と対応する波長の４分の１未満となる位置に設けられ
ている。
【００１５】本発明の配線基板によると、配線同士の信
号の干渉を防止する干渉防止導体層の電位を所定値に固
定する電位固定手段が、干渉防止導体層の開放端のうち
いずれの端部に対しても、その距離が信号に含まれる高
調波成分のうち最大周波数成分と対応する波長の４分の
１未満となる位置に設けられているため、干渉防止導体
層のいずれの開放端においてにも、タイミング信号の周
波数成分が逆位相で全反射されることがなくなる。この
ため、干渉防止導体層から、配線上を伝播する、例えば
クロック信号等の方形状のタイミング信号に反射成分が
漏話して該タイミング信号が大きく乱されることがなく
なり、その結果、配線間に生じる伝送歪みを抑制するこ
とができる。
【００１６】本発明の配線基板において、基板が複数の
配線層と該複数の配線層との間に形成された絶縁層とが
積層されてなり、電位固定手段が複数の配線層同士を接
続するように設けられていることが好ましい。
【００１７】本発明に係る半導体装置は、基板と、基板
に設けられた複数の配線と、基板上に保持され、複数の
配線と電気的に接続された半導体素子を有する半導体チ
ップと、配線同士の間に開放端を持つように設けられ、
配線同士の信号の干渉を防止する干渉防止導体層と、干
渉防止導体層と電気的に接続された電位固定手段とを備
え、電位固定手段は、干渉防止導体層の開放端のうちい
ずれの端部に対しても、その距離が信号に含まれる高調
波成分のうち最大周波数成分と対応する波長の４分の１
未満となる位置に設けられている。
【００１８】本発明の半導体装置によると、配線基板に
本発明に係る配線基板を用いているため、配線上を伝播
する方形状のタイミング信号に反射成分が漏話して該タ
イミング信号が大きく乱されることがなくなるので、配
線間に生じる伝送歪みを抑制することができ、半導体装
置の信頼性を向上することができる。
【００１９】本発明の半導体装置において、基板が複数
の配線層と該複数の配線層との間に形成された絶縁層と
が積層されてなり、電位固定手段が複数の配線層同士を
接続するように設けられたビアであることが好ましい。
【００２０】
【発明の実施の形態】まず、導体線に高周波信号を伝播
させる際の開放端における信号の反射特性について説明
する。
【００２１】図１（ａ）及び図１（ｂ）は開放端（図面
の右端部）を持つ伝送線路上に高周波信号を伝播させた
際の進行波と反射波とを電圧として表わしている。
【００２２】図１（ｂ）に示すように、伝送線路上にお
いては、電圧の振幅が常に０となる部分（節）と、最大
となる部分（腹）とが存在し、節は開放端から伝送線路
の４分の１波長の奇数倍の部分に生成され、腹はその整
数倍の部分に生成される。従って、図１（ｃ）に示すよ
うに、伝送線路１の場合は、線路長ｌ１がλ／４を超え
ているため、進行波に対して逆位相の反射波が生じる上
に、特に線路長がλ／４の場合には全反射が起こる。こ
のため、方形波が伝送される場合には、λ／４以上の線
路長を持つ伝送線路１の場合には、図５に示したような
リンギング波形が生じる。
【００２３】一方、図１（ｄ）に示すように、線路長ｌ
２がλ／４未満である伝送線路２の場合は、逆位相の反
射波は存在するものの、全反射が生じる節を含まないた
め、伝送線路上に信号波形が方形波の場合に生じるリン
ギングを抑制できる。
【００２４】次に、本発明の一実施形態について図面を
参照しながら説明する。
【００２５】図２（ａ）は本発明の一実施形態に係る配
線基板及びそれを用いたＢＧＡ型半導体装置の平面構成
を示している。
【００２６】図２（ａ）に示すように、本実施形態に係
るＢＧＡ型半導体装置１０は、エポキシ樹脂材又はセラ
ミック材からなる絶縁層と導体材料からなる配線層とが
積層された基板１１と、該基板１１の上面に互いに間隔
をおき且つ中央部から各側辺部にそれぞれ並行して延び
るように形成された複数の表層配線１２と、基板１１の
上面における表層配線１２同士の間の領域に形成され、
表層配線１２同士の間の漏話を防止する干渉防止導体層
としての配線間接地層１３と、基板１１の中央部に半田
材等により固着され、高速データ伝送を行なうデジタル
回路を有する半導体チップ１４とを有している。半導体
チップ１４はワイヤ１５によって各表層配線１２と電気
的に接続されている。
【００２７】図２（ａ）のIIIａ−IIIａ線における断面
図である図３（ａ）、及び図２（ａ）のIIIｂ−IIIｂ線
における断面図である図３（ｂ）に示すように、各表層
配線１２は内部接地層２３とマイクロストリップ線路を
構成し、裏面配線２１は内部電源層２４とマイクロスト
リップ線路を構成して、それぞれ所定の特性インピーダ
ンスＺ0 を得ている。
【００２８】各表層配線１２は第１のビア１６Ａを介し
て裏面配線２１及びボールバンプ２２と電気的に接続さ
れており、配線間接地層１３も、電位固定手段としての
第２のビア１６Ｂを介して内部接地層２３と電気的に接
続されている。ここでは、第２のビア１６Ｂを起点とし
て配線間接地層１３の開放端がオープンスタブとして作
用する。
【００２９】また、表層配線１２及び配線間接地層１３
は半田材のマスク膜であるソルダレジスト２５により覆
われており、モールドエリア１７は、半導体チップ１
４、ワイヤ１５、並びに表層配線１２及び配線間接地層
１３の半導体チップ１０側の端部を含むようにモールド
樹脂材により封止されている。
【００３０】なお、本実施形態においては、半導体チッ
プ１４は素子形成面の反対側の面（裏面）を基板１１の
主面と対向させ、素子形成面上の外部端子（パッド）と
基板１１上の表層配線１２との電気的な接続をワイヤ１
５により取っているが、これに限られない。すなわち、
半導体チップ１４の素子形成面に設けたバンプと基板１
１の主面とを対向させることにより、基板１１上の表層
配線１２と電気的な接続を取る、いわゆるフリップチッ
プ実装法を用いた実装であってもよい。
【００３１】ここで、本実施形態は、その特徴として、
図２（ａ）における表層配線１２及び配線間接地層１３
の部分拡大図である図２（ｂ）に示すように、漏話防止
用の配線間接地層１３に設けられる第２のビア１６Ｂ
が、配線間接地層１３の開放端のうちのいずれの端部に
対しても、その距離ｄ１、ｄ２が信号伝送用のトリガと
なるタイミング信号に含まれる高調波成分のうち最大周
波数成分と対応する実効的な波長の４分の１未満となる
位置に設けられている。
【００３２】これにより、前述したように、開放端まで
の距離ｄ１，ｄ２のいずれもがタイミング信号の全高調
波成分を含む実効的な波長の４分の１未満であるため、
逆位相の反射波は発生するものの、全反射が生じる節を
含まなくなる。このため、配線間接地層１３自体の開放
端による反射波が表層配線１２上の信号波形に干渉を与
える程度を確実に抑制することができるので、表層配線
１２同士の間に生じる伝送歪みを低減することができ
る。
【００３３】漏話防止用の配線間接地層１３における開
放端部分のオープンスタブが短絡する実効波長は、配線
間接地層１３の開放端長をＬとし、実効波長λg をする
と、式（１）及び式（２）で表わされる。
【００３４】Ｌ ＝ λg ／４ …（１） λg ＝ λ0 ／√（εe μe ） …（２） ここで、λ0 は真空中での信号の波長であり、εe は実
効比誘電率であり、μ e は実効比透磁率である。
【００３５】また、実効波長λg と信号の周波数ｆとの
関係は、真空中の光の速度ｃ0 とすると式（３）で表わ
される。
【００３６】ｆ ＝ ｃ0 ／λg …（３） 例えば、半導体チップ１４に形成された半導体集積回路
がデジタル回路であるとすると、該デジタル回路は、一
般にデータ転送のトリガにタイミング信号としてクロッ
ク信号が用いられる。このクロック信号の周波数が例え
ば２ＧＨｚの場合は方形波の高調波成分が１０倍波程度
にもなり、要求される周波数帯域は１０ＧＨｚ以上とな
る場合も少なくない。
【００３７】方形波の立ち上がり時間を５０ｐｓ（ピコ
秒）とすると、この方形波が持つ高調波の最大成分は約
７ＧＨｚと近似される。ここで、計算を簡単にするため
に、周波数が７ＧＨｚの方形波に代えて正弦波として算
出すると、そのマイクロストリップ線路における実効波
長λg は、ＢＧＡ型半導体装置１０の基板１１の材料を
例えば比誘電率が４．６のＢＴレジンとすると約２０ｍ
ｍとなり、従って、その４分の１波長（λg ／４）は約
５ｍｍとなる。なお、この場合の比透磁率μeはほぼ１
である。
【００３８】一例として、このような条件の場合には、
漏話防止用の配線間接地層１３の開放端長Ｌ、すなわち
オープンスタブ長を４分の１波長未満とするには、電位
固定手段である第２のビア１６Ｂから開放端までの距離
ｄ１、ｄ２をそれぞれ５ｍｍ未満とすれば良いことが分
かる。
【００３９】このように、半導体チップ１４を搭載する
ＢＧＡ型半導体装置１０において、配線１２同士の間に
設けられる漏話防止用の配線間接地層１３に対して、そ
のいずれの開放端からも実効波長の４分の１未満の位置
で、所定の電位、例えば接地電位に固定にすることによ
り、基板１１における信号の歪みを確実に抑制すること
ができる。
【００４０】なお、漏話防止用の配線間接地層１３は、
所定の電位を接地電位としているが、これに限られず、
正又は負値の直流電圧に固定してもよい。
【００４１】また、基板１１をＢＧＡ型半導体装置用の
基板としたが、これに限られず、高周波信号を伝送可能
な配線基板であればよい。
【００４２】
【発明の効果】本発明に係る配線基板及びそれを用いた
半導体装置によると、電位固定手段が干渉防止導体層の
開放端のうちいずれの端部に対してもその距離が信号に
含まれる高調波成分のうち最大周波数成分と対応する波
長の４分の１未満となる位置に設けられているため、干
渉防止導体層から配線上を伝播する方形状のタイミング
信号に反射成分が漏話して該タイミング信号が大きく乱
されることがなくなるので、配線間に生じる伝送歪みを
抑制することができる。
【図面の簡単な説明】
【図１】本発明の概念を説明する図を示し、（ａ）は開
放端を持つ伝送路上の進行波及び反射波を示すグラフで
あり、（ｂ）は進行波と反射波とを合成した定在波のグ
ラフであり、（ｃ）及び（ｄ）は定在波と線路長との関
係を示す図である。
【図２】（ａ）は本発明の一実施形態に係る配線基板及
びそれを用いた半導体装置を示す平面図であり、（ｂ）
は部分的な拡大平面図である。
【図３】（ａ）は図２（ａ）のIIIａ−IIIａ線における
断面図であり、（ｂ）は図２（ａ）のIIIｂ−IIIｂ線に
おける断面図である
【図４】従来のＢＧＡ型半導体装置を示す平面図であ
る。
【図５】従来のＢＧＡ型半導体装置における漏話防止用
の信号線間接地層を含む信号線路の等価回路図である。
【符号の説明】
１ 伝送線路 ２ 伝送線路 １０ ＢＧＡ型半導体装置 １１ 基板 １２ 表層配線 １３ 配線間接地層（干渉防止導体層） １４ 半導体チップ １５ ワイヤ １６Ａ 第１のビア １６Ｂ 第２のビア（電位固定手段） １７ モールドエリア ２１ 裏面配線 ２２ ボールバンプ ２３ 内部接地層 ２４ 内部電源層 ２５ ソルダレジスト

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基板と、 前記基板に設けられた複数の配線と、 前記配線同士の間に開放端を持つように設けられ、前記
    配線同士の信号の干渉を防止する干渉防止導体層と、 前記干渉防止導体層と電気的に接続された電位固定手段
    とを備え、 前記電位固定手段は、前記干渉防止導体層の開放端のう
    ちいずれの端部に対しても、その距離が前記信号に含ま
    れる高調波成分のうち最大周波数成分と対応する波長の
    ４分の１未満となる位置に設けられていることを特徴と
    する配線基板。
  2. 【請求項２】 前記基板は、複数の配線層と該複数の配
    線層との間に形成された絶縁層とが積層されてなり、 前記電位固定手段は、前記複数の配線層同士を接続する
    ように設けられていることを特徴とする請求項１に記載
    の配線基板。
  3. 【請求項３】 基板と、 前記基板に設けられた複数の配線と、 前記基板上に保持され、前記複数の配線と電気的に接続
    された半導体素子を有する半導体チップと、 前記配線同士の間に開放端を持つように設けられ、前記
    配線同士の信号の干渉を防止する干渉防止導体層と、 前記干渉防止導体層と電気的に接続された電位固定手段
    とを備え、 前記電位固定手段は、前記干渉防止導体層の開放端のう
    ちいずれの端部に対しても、その距離が前記信号に含ま
    れる高調波成分のうち最大周波数成分と対応する波長の
    ４分の１未満となる位置に設けられていることを特徴と
    する半導体装置。
  4. 【請求項４】 前記基板は、複数の配線層と該複数の配
    線層との間に形成された絶縁層とが積層されてなり、 前記電位固定手段は、前記複数の配線層同士を接続する
    ように設けられたビアであることを特徴とする請求項３
    に記載の半導体装置。
JP2001049742A 2001-02-26 2001-02-26 配線基板及びそれを用いた半導体装置 Expired - Fee Related JP3443408B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001049742A JP3443408B2 (ja) 2001-02-26 2001-02-26 配線基板及びそれを用いた半導体装置
US09/953,270 US6483175B2 (en) 2001-02-26 2001-09-17 Wiring board and semiconductor device using the same
TW090126736A TW506089B (en) 2001-02-26 2001-10-29 Wiring board and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001049742A JP3443408B2 (ja) 2001-02-26 2001-02-26 配線基板及びそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2002252298A true JP2002252298A (ja) 2002-09-06
JP3443408B2 JP3443408B2 (ja) 2003-09-02

Family

ID=18910803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001049742A Expired - Fee Related JP3443408B2 (ja) 2001-02-26 2001-02-26 配線基板及びそれを用いた半導体装置

Country Status (3)

Country Link
US (1) US6483175B2 (ja)
JP (1) JP3443408B2 (ja)
TW (1) TW506089B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158966A (ja) * 2003-11-25 2005-06-16 Kyocera Corp 配線基板
JP2005340741A (ja) * 2004-05-31 2005-12-08 Renesas Technology Corp 半導体装置
JP2006019340A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
JP2008047773A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置
JP2010021198A (ja) * 2008-07-08 2010-01-28 Renesas Technology Corp 配線基板及びそれを用いた半導体装置
JP2010153557A (ja) * 2008-12-25 2010-07-08 Kyocera Corp 配線基板及び配線モジュール
KR101271646B1 (ko) 2012-01-19 2013-06-11 한국과학기술원 전자기 밴드갭 패턴을 구비하는 적층 칩 패키지, 그 제조 방법 및 적층 칩 패키지를 포함하는 반도체 모듈
KR101271645B1 (ko) 2012-01-12 2013-06-11 한국과학기술원 신호 간섭 방지 패턴을 구비하는 적층 칩 패키지, 그 제조 방법, 적층 칩 패키지를 포함하는 반도체 모듈, 및 그 제조 방법
WO2023190310A1 (ja) * 2022-03-31 2023-10-05 京セラ株式会社 配線基板および実装構造体

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686819B2 (en) * 2002-02-01 2004-02-03 Intel Corporation Dual referenced microstrip
CN1323435C (zh) * 2002-07-19 2007-06-27 松下电器产业株式会社 模块部件
JP2005157545A (ja) * 2003-11-21 2005-06-16 Matsushita Electric Ind Co Ltd 無線通信媒体処理装置
US8253029B2 (en) * 2007-04-12 2012-08-28 Nec Corporation Filter circuit element and electronic circuit device
KR100898247B1 (ko) * 2007-10-24 2009-05-18 주식회사 동부하이텍 반도체형 ｒｆ소자
US7935570B2 (en) * 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
JP2011014871A (ja) * 2009-06-01 2011-01-20 Elpida Memory Inc 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260966A (ja) * 1998-03-10 1999-09-24 Sharp Corp 高周波半導体装置
JP2000058715A (ja) * 1998-08-14 2000-02-25 Nec Corp 高速信号回路
JP2000269379A (ja) * 1999-03-18 2000-09-29 Hitachi Ltd 半導体装置
JP2001267466A (ja) * 2000-01-12 2001-09-28 Tdk Corp 電力増幅モジュール
JP2002185201A (ja) * 2000-12-08 2002-06-28 Kyocera Corp 高周波用配線基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0563873B1 (en) * 1992-04-03 1998-06-03 Matsushita Electric Industrial Co., Ltd. High frequency ceramic multi-layer substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260966A (ja) * 1998-03-10 1999-09-24 Sharp Corp 高周波半導体装置
JP2000058715A (ja) * 1998-08-14 2000-02-25 Nec Corp 高速信号回路
JP2000269379A (ja) * 1999-03-18 2000-09-29 Hitachi Ltd 半導体装置
JP2001267466A (ja) * 2000-01-12 2001-09-28 Tdk Corp 電力増幅モジュール
JP2002185201A (ja) * 2000-12-08 2002-06-28 Kyocera Corp 高周波用配線基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158966A (ja) * 2003-11-25 2005-06-16 Kyocera Corp 配線基板
JP2005340741A (ja) * 2004-05-31 2005-12-08 Renesas Technology Corp 半導体装置
JP2006019340A (ja) * 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
JP2008047773A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置
JP2010021198A (ja) * 2008-07-08 2010-01-28 Renesas Technology Corp 配線基板及びそれを用いた半導体装置
JP2010153557A (ja) * 2008-12-25 2010-07-08 Kyocera Corp 配線基板及び配線モジュール
KR101271645B1 (ko) 2012-01-12 2013-06-11 한국과학기술원 신호 간섭 방지 패턴을 구비하는 적층 칩 패키지, 그 제조 방법, 적층 칩 패키지를 포함하는 반도체 모듈, 및 그 제조 방법
KR101271646B1 (ko) 2012-01-19 2013-06-11 한국과학기술원 전자기 밴드갭 패턴을 구비하는 적층 칩 패키지, 그 제조 방법 및 적층 칩 패키지를 포함하는 반도체 모듈
WO2023190310A1 (ja) * 2022-03-31 2023-10-05 京セラ株式会社 配線基板および実装構造体

Also Published As

Publication number Publication date
US6483175B2 (en) 2002-11-19
TW506089B (en) 2002-10-11
US20020117739A1 (en) 2002-08-29
JP3443408B2 (ja) 2003-09-02

Similar Documents

Publication Publication Date Title
US5786630A (en) Multi-layer C4 flip-chip substrate
US6573600B2 (en) Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
US6479758B1 (en) Wiring board, semiconductor package and semiconductor device
US7436056B2 (en) Electronic component package
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
JP3443408B2 (ja) 配線基板及びそれを用いた半導体装置
US6967398B2 (en) Module power distribution network
JP4373531B2 (ja) 差動平衡信号伝送基板
WO1997050123A1 (en) A power-ground plane for a c4 flip-chip substrate
US20070158797A1 (en) Circuit board and electronic assembly
KR20080057190A (ko) 향상된 접지 성능과 매립된 안테나를 갖는 3ｄ 전자 패키징구조체
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP4222943B2 (ja) 高周波信号伝送に適合する電子デバイス・キャリア
KR20050002659A (ko) 혼성집적회로
US6717255B2 (en) Chip carrier for a high-frequency electronic package
US6430059B1 (en) Integrated circuit package substrate integrating with decoupling capacitor
GB2189084A (en) Integrated circuit packaging
JP2940478B2 (ja) シールド付き表面実装部品
JP5086065B2 (ja) ハイブリッド装置とその製造方法
JP4377725B2 (ja) 高周波用配線基板
JP2002026177A (ja) 半導体装置
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
JP2004260141A (ja) 集積回路ボンディングパッド及びその形成方法
JP3610238B2 (ja) 高周波用パッケージ
JP2000294733A (ja) 高周波フリップチップ実装基板のパターンレイアウト

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees