KR100898247B1 - 반도체형 ｒｆ소자 - Google Patents
반도체형 ｒｆ소자 Download PDFInfo
- Publication number
- KR100898247B1 KR100898247B1 KR1020070107025A KR20070107025A KR100898247B1 KR 100898247 B1 KR100898247 B1 KR 100898247B1 KR 1020070107025 A KR1020070107025 A KR 1020070107025A KR 20070107025 A KR20070107025 A KR 20070107025A KR 100898247 B1 KR100898247 B1 KR 100898247B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- ground layer
- ground
- signal line
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 20
- 230000007547 defect Effects 0.000 abstract description 5
- 238000003780 insertion Methods 0.000 abstract description 4
- 230000037431 insertion Effects 0.000 abstract description 4
- 230000005672 electromagnetic field Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
실시예에 따른 반도체형 RF소자는 절연층이 형성된 기판; 상기 절연층의 탑층에 형성되고, 슬롯이 형성된 판형태의 제1접지층; 상기 제1접지층 밑의 절연층 내층에 형성된 신호라인; 상기 신호라인 주변의 절연층 내층에 형성된 다수개의 제2접지층; 및 상기 제1접지층과 제2접지층을 통전시키는 비아홀을 포함한다.
실시예에 의하면, 신호라인으로부터 방사되는 전자계 신호를 효과적으로 차단할 수 있고, 인접 소자와의 간섭현상을 방지할 수 있다. 또한, 신호라인의 삽입 손실을 최소화할 수 있고, 특성 임피던스를 증가시킬 수 있다. 또한, 결함 접지 구조를 통하여 신호라인의 크기를 최소화할 수 있고, 신호라인과 접지층의 간격, 슬롯의 형태, 크기 배열을 변화시켜 신호라인의 특성 임피던스를 조정할 수 있는 효과가 있다.
신호 라인, 접지층, 슬롯, 결함 접지 구조, 전자계 신호, 특성 임피던스
Description
실시예는 반도체형 RF 소자에 관하여 개시한다.
CMOS(Complementary Metal-Oxide Semiconductor)는 미세 가공 기술이 발전함에 따라 양호한 고주파 특성을 갖게 되었다. 이는 반도체 공정 기술을 이용하여 저가격의 칩을 제작할 수 있을 뿐만 아니라, SOC(System ON Chip)의 경우 시스템의 중간 주파수 회로, 디지털 회로까지 집적화할 수 있어서 단일 칩으로 제조하는데 가장 적합한 기술로 부상되고 있다.
이와 같은 RF-CMOS 또는 바이폴라/BiCMOS 소자의 주된 구성요소들은 RF MOSFET, 인덕터(Inductor), 버랙터(Varactor), MIM 캐패시터, 저항(Risistor)을 포함하는데, 가령 인덕터는 단일 소자로서 칩의 면적을 많이 차지하며, 내부 구조 및 재질에 따른 기생 커패시턴스 및 저항 성분 때문에 고주파 특성에 많은 제약을 받는다.
인터커넥트(interconnects), CPW(Coplanar Wave Guide) 구조를 통하여 RF 소자를 구현하는 경우, 실리콘 기판은 낮은 저항 수치를 가지므로 커플링 현상이 유발되고 신호 손실이 커지는 문제점이 있다.
또한, 마이크로스트립 라인으로 RF 소자를 구현하는 경우, 기판 손실의 영향은 작아지나, 신호 라인과 접지면 사이의 간격이 가까워지므로 높은 임피던스 수치를 얻기 어려운 문제점이 있다.
기판의 커플링 문제를 해결하기 위하여, 20 μm 이상의 두꺼운 BCB 기판을 사용함으로써 실리콘 기판과 CPW의 간격을 멀게 하거나, 높은 저항을 갖는 실리콘 기판을 사용하는 방식이 있으나, 이는 공정 조건의 변화를 요구하고, 생산 비용이 증가되며 반도체 공정의 효율이 저하되는 문제점이 있다.
실시예는 신호라인과 접지층의 구조를 개선함으로써 신호라인으로부터 방사되는 전자계 신호를 효과적으로 차단하고, 신호라인의 삽입 손실을 최소화할 수 있는 반도체형 RF소자를 제공한다.
실시예는 신호라인과 접지층의 구조를 개선함으로써 신호라인의 크기를 최소화하고, 공정 조건의 변화 없이 신호라인의 특성 임피던스를 조정할 수 있는 반도체형 RF소자를 제공한다.
실시예에 따른 반도체형 RF소자는 절연층이 형성된 기판; 상기 절연층의 탑층에 형성되고, 슬롯이 형성된 판형태의 제1접지층; 상기 제1접지층 밑의 절연층 내층에 형성된 신호라인; 상기 신호라인 주변의 절연층 내층에 형성된 다수개의 제2접지층; 및 상기 제1접지층과 제2접지층을 통전시키는 비아홀을 포함한다.
실시예에 의하면 다음과 같은 효과가 있다.
첫째, 신호라인으로부터 방사되는 전자계 신호를 효과적으로 차단할 수 있고, 인접 소자와의 간섭현상을 방지할 수 있다.
둘째, 기판과의 커플링 현상을 배제할 수 있으므로 신호라인의 삽입 손실을 최소화할 수 있고, 특성 임피던스를 증가시킬 수 있다.
셋째, 결함 접지 구조를 통하여 신호라인의 크기를 최소화할 수 있고, 접지 층의 구조에 의하여 결함 접지 구조의 효과를 안정적으로 유지할 수 있다.
넷째, 신호라인과 접지층의 간격, 슬롯의 형태, 크기 배열을 변화시켜 신호라인의 특성 임피던스를 조정할 수 있는 효과가 있다.
첨부된 도면을 참조하여 실시예에 따른 반도체형 RF소자에 대하여 상세히 설명하는데, 실시예에 따른 반도체형 RF소자는 신호라인 형태로서, 전송선로, 인덕터, 필터, 위상천이기 등 다양한 형태로 응용가능하다.
참고로, 이하의 설명에서 "층", "판" 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 제1실시예에 따른 반도체형 RF소자(100)의 형태를 예시한 측단면도이다.
도 1을 참조하면, 제1실시예에 따른 반도체형 RF소자(100)는 기판(150) 위에 형성된 제2접지층(120), 신호라인(140), 제1접지층(110), 비아홀(130)을 포함한다.
고주파 신호가 흐르는 신호라인(140)은, 라인 주변에 생성되는 전자계 신호를 차폐하고, 주파수의 크기, 위상 등의 신호 상태를 안정적으로 유지하기 위하여 접지층을 필요로 한다.
접지층이 전자계 신호를 차폐시킴으로써 인접된 반도체 소자 영역, 다른 신호 라인 등과의 사이에 간섭 현상이 발생되는 것을 억제할 수 있다.
제1실시예에 따른 반도체형 RF소자(100)는 반도체층의 탑층에 형성된 제1접 지층(110)과 내층에 형성된 제2접지층(120)의 두 종류의 접지층을 구비한다.
상기 기판(150) 위에 절연층이 형성되고, 절연층 내부에 다수의 제2접지층(120), 신호라인(140)이 형성되는데, 제1접지층(110), 제2접지층(120), 신호라인(140)을 층별로 형성하기 위하여 절연층은 다수의 층으로 구분되어 적층될 수 있다.
또한, 상기 제1접지층(110), 제2접지층(120), 신호라인(140)은 구리와 같은 금속 재질로 이루어지고, 절연층의 증착 공정, 포토 레지스트 공정, 식각 공정, 매립 공정, 평탄화 공정 등을 반복 수행하여 형성될 수 있다.
상기 신호라인(140)은 제1접지층(110)의 밑의 영역, 즉 제1접지층(110)과 수직하게 대응되는 절연층 영역에 형성되고, 제2접지층(120)은 신호라인(140) 주변에 형성된다.
또한, 상기 제1접지층(110)은, 수직하게 투영하였을 경우 제2접지층(120)이 형성된 영역을 포함하도록 크게 형성되는 것이 좋다.
상기 제1접지층(110)과 제2접지층(120)은 비아홀(130)을 통하여 전기적으로 연결됨으로써 신호라인(140)으로부터 방사되는 전자계 신호를 골고루 흡수할 수 있으며, 흡수된 신호가 동일한 전위를 가질 수 있다.
이렇게 큰 면적을 가지는 제1접지층(110)이 신호라인(140) 위에 존재함으로써 전기장이 상측에 치우쳐 형성될 수 있고, 기판(150)에 미치는 전기장의 영향이 작아진다. 따라서, 기판과의 커플링 현상을 배제할 수 있으므로 기판 및 신호라인의 삽입 손실을 최소화할 수 있다.
또한, 기판(150)과 신호라인(140) 사이의 기생 커패시턴스 성분을 최소화할 수 있으므로, 신호라인(140)의 특성 임퍼던스가 증가되는 효과가 있다.
도 2는 제1실시예에 따른 반도체형 RF소자(100)의 형태를 예시한 상면도인데, 제1접지층(110)의 위로부터 투영된 일부 형태를 예시한 것이다.
상기 제1접지층(110)은 하나 이상의 슬롯(112)을 구비하여 상측으로 향한 신호라인(140)의 전자계 신호가 누설되도록 한다.
즉, 제1접지층(110)은 결함 접지 구조(DGS; Defected Ground Structure)를 가짐으로써 전자장의 영향을 최소화할 수 있다.
도 2에 의하면, 다수개의 슬롯(112)이 제1접지층(110)의 중앙부에 배열되고, 슬롯(112)이 형성된 영역의 양측으로 비아홀(130)이 연결된다.
상기 신호라인(140)은 슬롯(112)이 형성된 영역 밑으로 관통되도록 형성되며, 따라서 신호라인(140)으로부터 방사된 대부분의 전자계 신호는 슬롯(112)을 통하여 외부로 누설될 수 있다.
또한, 결함 접지 구조를 가지는 제1접지층(110)은 전파 지연(Slow wave) 현상을 보이므로, 주파수 파장에 따른 전송선로의 길이를 짧게 할 수 있는 효과가 있다.
따라서, 탑층에 제1접지층(110)이 위치됨으로써 신호라인(140)의 길이를 최소화할 수 있다.
이러한 제1접지층(110)의 결함 접지 구조는 금속 구조물, 반도체 소자 등이 가깝게 위치될 수록 그 효과가 저하되는데, 실시예와 같이 제1접지층(110)은 탑층 에 형성되고 제2접지층(120)과 통전되는 구조를 가지므로 반도체 소자가 형성된 기판(150), 신호라인(140)과 충분히 이격될 수 있다.
또한, 신호라인(140)을 기준으로 할때, 제1접지층(110)이 기판(150)과 반대 방향에 형성되므로 결함 접지 구조의 효과를 안정적으로 유지할 수 있다.
한편, 제1접지층(110)에 슬롯(112)이 형성됨으로 인하여 신호라인(140)의 특성 임피던스가 증가되는데, 슬롯(112)이 형성된 제1접지층(110)과 신호라인(140) 사이의 길이(l1)를 조정함으로써 커패시턴스 수치를 변화시킬 수 있다.
따라서, 신호라인(140)의 특성 임피던스를 주파수 환경에 따라 조절할 수 있다.
상기 제1접지층(110)과 신호라인(140) 사이의 길이(l1)를 조정하기 위해서, 첫째, 제2접지층(120)의 수를 증가시켜 절연층의 두께를 증가시키거나, 둘째, 절연층 상에 형성되는 신호라인(140)의 위치를 변경할 수 있다.
도 3은 제2실시예에 따른 반도체형 RF소자(200)의 형태를 예시한 측단면도이다.
도 3을 참조하면, 제2실시예에 따른 반도체형 RF소자(200)는 기판(260) 위에 형성된 제3절연층(250), 제2절연층(220), 제1절연층(210), 신호라인(240), 비아홀(230)을 포함하여 이루어진다.
제2실시예에 따른 반도체형 RF소자(200)가 제1실시예와 상이한 점은, 제1절연층(210)과 같이 메인 접지판의 기능을 수행하는 제3절연층(250)이 바텀층에 더 구비되는 점이다.
상기 제3절연층(250)은 제1절연층(210)과 유사하게 넓은 판형태로 형성되며, 수직하게 투영하였을 경우, 제2접지층(220), 신호라인(240)이 형성된 영역을 포함하도록 형성된다.
상기 제1절연층(210), 제2절연층(220), 제3절연층(250)은 비아홀(230)을 통하여 전기적으로 연결되며, 신호라인(240)으로부터 발생되는 전자계 신호를 모든 측면에서 효과적으로 차단할 수 있다.
이외에 제2실시예에 따른 반도체형 RF소자(200)가 가지는 구조적 특징과 효과는 제1실시예와 유사하므로 반복되는 설명은 생략하기로 한다.
도 4는 제2실시예에 따른 반도체형 RF소자(200)의 형태를 예시한 상면도이고, 도 5는 제2실시예에 따른 반도체형 RF소자(200)의 제1접지층(210)의 일부(A)를 확대도시한 상면도이다.
제2실시예에 의한 제1접지층(210)은 제1실시예와 유사하게 슬롯(212)이 형성됨으로써 결함 접지 구조를 가지는데, 첫째, 슬롯 구조가 상이한 점, 둘째, 제1접지층(210) 뿐만 아니라 제3접지층(250)도 결함 접지 구조를 가질 수 있는 점에서 제1실시예와 상이하다.
제2실시예에 따른 슬롯(212)은 제1실시예와 달리 라인 형태를 가지지 않으며, 사각형과 같은 다각형, 원형, 타원형 등 다양한 형태를 가질 수 있다.
상기 슬롯(212)은 다수개로서, 제1접지층(210) 또는 제3접지층(250)의 중앙부에 배열되고, 슬롯(212)이 형성된 영역의 양측으로 비아홀(230)이 연결된다.
이외에, 신호라인(240)이 슬롯 영역 밑을 관통하는 점, 슬롯(212)이 전자계 신호를 누설하는 기능, 신호라인(240)의 크기를 최소화할 수 있는 점, 제1접지층(210)과 제3접지층(250)이 탑층과 바텀층에 형성됨으로써 결함 접지 구조의 효과가 안정적으로 유지될 수 있는 점 등은 전술한 제1실시예와 유사하므로 반복되는 설명은 생략하기로 한다.
제2실시예에 따른 결함 접지 구조에 의하면, 다음과 같은 방법에 의하여 신호라인(240)의 특성 임피던스를 조정할 수 있다.
첫째, 제1접지층(210) 및 제3접지층(250)과 신호라인(240) 사이의 길이를 조정함으로써 커패시턴스 수치를 변화시킬 수 있다.
둘째, 도 5에 도시된 것처럼, 슬롯(212)의 형태, 크기 및 슬롯(212) 사이의 거리를 변화시킨다. 예를 들어, 슬롯(212)의 크기(l4, l5)를 크게 하고 슬롯(212) 사이의 거리(l2, l3)를 짧게 하면, 인덕턴스 성분이 증가하고 커패시턴스 성분이 감소되어 특성 임피던스를 크게할 수 있다.
이상의 설명과 같이, 제1실시예 및 제2실시예에 따른 반도체형 RF소자의 각 구조물의 특징을 조합하면 보다 많은 실시예를 제작할 수 있는데, 이에 대하여 예시하면 다음과 같다.
첫째, 제1실시예의 제1접지층(110)이 제1실시예의 슬롯(112) 구조를 가지는 경우, 둘째, 제1실시예의 제1접지층(110)이 제2실시예의 슬롯(212) 구조를 가지는 경우, 셋째, 제2실시예의 제1접지층(210)이 제1실시예 또는 제2실시예의 슬롯(112, 212) 구조를 가지고 제3접지층(250)이 슬롯 구조를 가지지 않는 경우, 넷째, 제2실시예의 제1접지층(110) 및 제3접지층(210)이 모두 동일한 슬롯(112, 212) 구조를 가지는 경우, 다섯째, 제2실시예의 제1접지층(110) 및 제3접지층(210)이 서로 상이한 슬롯(112, 212) 구조를 가지는 경우 등이 있다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 제1실시예에 따른 반도체형 RF소자의 형태를 예시한 측단면도.
도 2는 제1실시예에 따른 반도체형 RF소자의 형태를 예시한 상면도.
도 3은 제2실시예에 따른 반도체형 RF소자의 형태를 예시한 측단면도.
도 4는 제2실시예에 따른 반도체형 RF소자의 형태를 예시한 상면도.
도 5는 제2실시예에 따른 반도체형 RF소자의 제1접지층의 일부를 확대도시한 상면도.
Claims (11)
- 절연층이 형성된 기판;상기 절연층의 탑층에 형성되고, 슬롯이 형성된 판형태의 제1접지층;상기 제1접지층 밑의 절연층 내층에 형성된 신호라인;상기 신호라인 주변의 절연층 내층에 형성된 다수개의 제2접지층; 및상기 제1접지층과 제2접지층을 통전시키는 비아홀을 포함하는 반도체형 RF소자.
- 제1항에 있어서, 상기 제1접지층은수직하게 투영된 경우, 상기 제2접지층의 일부 또는 전체를 포함하는 영역에 형성된 것을 특징으로 하는 반도체형 RF소자.
- 제1항에 있어서,상기 슬롯은 제1접지층의 중앙부에 배열되고,상기 비아홀은 상기 중앙부의 주변에 연결되며,상기 신호라인은 상기 중앙부 밑의 영역을 관통하도록 형성된 것을 특징으로 하는 반도체형 RF소자.
- 제1항에 있어서, 상기 제2접지층은상기 신호라인 주변에 형성됨에 있어서, 상측으로부터 수직하게 투영하였을 경우 적어도 일부가 상기 제1접지층과 중첩되도록 수직 구조를 이루는 것을 특징으로 하는 반도체형 RF소자.
- 제4항에 있어서, 상기 신호라인은수직 구조를 이루는 제2접지층 중 최하단에 위치된 제2접지층 이상의 높이를 가지는 절연층에 형성된 것을 특징으로 하는 반도체형 RF소자.
- 제1항에 있어서,상기 절연층의 바텀층에 형성되고, 상기 비아홀을 통하여 상기 제2접지층과 통전되는 판형태의 제3접지층을 포함하는 반도체형 RF소자.
- 제6항에 있어서, 상기 제3접지층은수직하게 투영된 경우, 상기 제2접지층의 일부 또는 전체를 포함하는 바텀층 영역에 형성된 것을 특징으로 하는 반도체형 RF소자.
- 제6항에 있어서, 상기 제3접지층은상기 제1접지층보다 동일하거나 큰 면적에 형성되는 것을 특징으로 하는 반도체형 RF소자.
- 제6항에 있어서, 상기 제3접지층은슬롯이 형성된 것을 특징으로 하는 반도체형 RF소자.
- 제1항 또는 제6항에 있어서, 상기 제1접지층의 슬롯 또는 제3접지층의 슬롯은라인 형태, 다각 형태, 원형태, 타원형태 중 하나 이상의 형태를 이루는 것을 특징으로 하는 반도체형 RF소자.
- 제10항에 있어서, 상기 제1접지층의 슬롯 또는 제3접지층의 슬롯이라인 형태가 아닌 경우, 슬롯의 형태, 크기, 슬롯 사이의 간격이 일정하며, 규칙적으로 배열된 것을 특징으로 하는 반도체형 RF소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070107025A KR100898247B1 (ko) | 2007-10-24 | 2007-10-24 | 반도체형 ｒｆ소자 |
| US12/255,594 US20090108369A1 (en) | 2007-10-24 | 2008-10-21 | Radio Frequency Device of Semiconductor Type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070107025A KR100898247B1 (ko) | 2007-10-24 | 2007-10-24 | 반도체형 ｒｆ소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090041492A KR20090041492A (ko) | 2009-04-29 |
| KR100898247B1 true KR100898247B1 (ko) | 2009-05-18 |
Family
ID=40581741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070107025A KR100898247B1 (ko) | 2007-10-24 | 2007-10-24 | 반도체형 ｒｆ소자 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090108369A1 (ko) |
| KR (1) | KR100898247B1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100307798A1 (en) * | 2009-06-03 | 2010-12-09 | Izadian Jamal S | Unified scalable high speed interconnects technologies |
| US8710622B2 (en) | 2011-11-17 | 2014-04-29 | Harris Corporation | Defected ground plane inductor |
| US9362606B2 (en) | 2013-08-23 | 2016-06-07 | International Business Machines Corporation | On-chip vertical three dimensional microstrip line with characteristic impedance tuning technique and design structures |
| CN107658288B (zh) * | 2014-11-21 | 2020-02-07 | 威锋电子股份有限公司 | 集成电路装置 |
| TWI617005B (zh) * | 2014-11-21 | 2018-03-01 | 威盛電子股份有限公司 | 積體電路裝置 |
| US10211093B2 (en) * | 2016-07-08 | 2019-02-19 | Samsung Electronics Co., Ltd. | Interconnect structure formed with a high aspect ratio single damascene copper line on a non-damascene via |
| CN106783812A (zh) * | 2016-12-30 | 2017-05-31 | 上海集成电路研发中心有限公司 | 一种全屏蔽片上共面波导传输结构及其制备方法 |
| US10269728B2 (en) | 2017-06-30 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with shielding structure for cross-talk reduction |
| DE102018109028B4 (de) | 2017-06-30 | 2023-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung mit Abschirmstruktur zur Verringerung von Übersprechen und Verfahren zur Herstellung derselben |
| EP3526815B1 (en) * | 2017-10-06 | 2021-02-24 | Google LLC | Signal routing in integrated circuit packaging |
| CN107768345A (zh) * | 2017-10-27 | 2018-03-06 | 德淮半导体有限公司 | 半导体装置及其制造方法 |
| US11309615B2 (en) | 2019-04-03 | 2022-04-19 | Hewlett Packard Enterprise Development Lp | Dual slot common mode noise filter |
| WO2021182157A1 (ja) | 2020-03-11 | 2021-09-16 | 株式会社村田製作所 | 樹脂多層基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729047A (en) | 1996-03-25 | 1998-03-17 | Micron Technology, Inc. | Method and structure for providing signal isolation and decoupling in an integrated circuit device |
| KR19990073868A (ko) * | 1998-03-04 | 1999-10-05 | 윤종용 | 반도체 장치 및 그의 제조방법 |
| JP2004319605A (ja) | 2003-04-14 | 2004-11-11 | Sony Corp | 配線基板と回路モジュール |
| US7030455B2 (en) | 2000-09-05 | 2006-04-18 | Koninklijke Philips Electronics N.V. | Integrated electromagnetic shielding device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4972253A (en) * | 1988-06-27 | 1990-11-20 | Digital Equipment Corporation | Programmable ceramic high performance custom package |
| US5952709A (en) * | 1995-12-28 | 1999-09-14 | Kyocera Corporation | High-frequency semiconductor device and mounted structure thereof |
| KR100371877B1 (ko) * | 1997-04-16 | 2003-02-11 | 가부시끼가이샤 도시바 | 배선기판과 배선기판의 제조방법 및 반도체 패키지 |
| TW347936U (en) * | 1997-11-28 | 1998-12-11 | Delta Electronics Inc | Apparatus for oscillator |
| JP2001102817A (ja) * | 1999-09-29 | 2001-04-13 | Nec Corp | 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器 |
| JP3443408B2 (ja) * | 2001-02-26 | 2003-09-02 | 松下電器産業株式会社 | 配線基板及びそれを用いた半導体装置 |
| JP2007027451A (ja) * | 2005-07-19 | 2007-02-01 | Shinko Electric Ind Co Ltd | 回路基板及びその製造方法 |
-
2007
- 2007-10-24 KR KR1020070107025A patent/KR100898247B1/ko not_active IP Right Cessation
-
2008
- 2008-10-21 US US12/255,594 patent/US20090108369A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729047A (en) | 1996-03-25 | 1998-03-17 | Micron Technology, Inc. | Method and structure for providing signal isolation and decoupling in an integrated circuit device |
| KR19990073868A (ko) * | 1998-03-04 | 1999-10-05 | 윤종용 | 반도체 장치 및 그의 제조방법 |
| US7030455B2 (en) | 2000-09-05 | 2006-04-18 | Koninklijke Philips Electronics N.V. | Integrated electromagnetic shielding device |
| JP2004319605A (ja) | 2003-04-14 | 2004-11-11 | Sony Corp | 配線基板と回路モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090108369A1 (en) | 2009-04-30 |
| KR20090041492A (ko) | 2009-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100898247B1 (ko) | 반도체형 ｒｆ소자 | |
| US7679926B2 (en) | Capacitors with insulating layer having embedded dielectric rods | |
| US8279025B2 (en) | Slow-wave coaxial transmission line having metal shield strips and dielectric strips with minimum dimensions | |
| US8324979B2 (en) | Coupled microstrip lines with ground planes having ground strip shields and ground conductor extensions | |
| US8809956B2 (en) | Vertically oriented semiconductor device and shielding structure thereof | |
| KR100298480B1 (ko) | 집적회로의인덕터및그제조방법 | |
| JP6168943B2 (ja) | Ｅｂｇ構造体、半導体デバイスおよび回路基板 | |
| US20120268229A1 (en) | Compact Vertical Inductors Extending in Vertical Planes | |
| EP3560026A1 (en) | Surface integrated waveguides and circuit structures therefor | |
| JP2013074256A (ja) | 多層配線基板及びその多層配線基板に実装された高周波回路 | |
| CN108376679B (zh) | 大功率rf晶体管的嵌入式谐波端子 | |
| US10068856B2 (en) | Integrated circuit apparatus | |
| KR20160000057A (ko) | GaAs 기판 쿼트리쳐 커플러 및 그 제조방법 | |
| KR100904594B1 (ko) | 반도체 소자용 인덕터 및 그 제조 방법 | |
| KR20170023669A (ko) | 결함접지구조를 갖는 다층 기판 마이크로스트립 전송선로 및 이를 이용한 무선회로 장치 | |
| KR100744464B1 (ko) | 집적형 인덕터 및 그 제조방법 | |
| US20020093414A1 (en) | Patterned ground shield for mirror current elimination | |
| US6709977B2 (en) | Integrated circuit having oversized components and method of manafacture thereof | |
| WO2020158213A1 (ja) | 電磁バンドギャップ構造、及び、パッケージ構造 | |
| US8589832B2 (en) | On chip shielding structure for integrated circuits or devices on a substrate and method of shielding | |
| KR100632464B1 (ko) | 수동 소자 쉴드 구조를 포함하는 집적 회로 및 그 제조방법 | |
| KR100709782B1 (ko) | 고주파 반도체 수동 소자 및 그 제조 방법 | |
| KR101607259B1 (ko) | 수동소자 및 그 제조방법 | |
| KR101764761B1 (ko) | 수동소자 및 그 제조방법 | |
| KR100593959B1 (ko) | 복합 구조의 인덕터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120417 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |