JP2004319605A - 配線基板と回路モジュール - Google Patents

配線基板と回路モジュール Download PDF

Info

Publication number
JP2004319605A
JP2004319605A JP2003108544A JP2003108544A JP2004319605A JP 2004319605 A JP2004319605 A JP 2004319605A JP 2003108544 A JP2003108544 A JP 2003108544A JP 2003108544 A JP2003108544 A JP 2003108544A JP 2004319605 A JP2004319605 A JP 2004319605A
Authority
JP
Japan
Prior art keywords
shield
wiring
film
films
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003108544A
Other languages
English (en)
Other versions
JP3864927B2 (ja
Inventor
Sotaro Tsukamoto
宗太郎 塚本
Satoshi Kuromiya
聡 黒宮
Nobuhiro Hanai
信洋 花井
Masato Hayashida
真人 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003108544A priority Critical patent/JP3864927B2/ja
Priority to US10/807,195 priority patent/US7122881B2/en
Priority to MYPI20041061A priority patent/MY139471A/en
Priority to KR1020040024802A priority patent/KR101087733B1/ko
Priority to TW093110272A priority patent/TWI241878B/zh
Priority to CNB2004100329797A priority patent/CN100433955C/zh
Publication of JP2004319605A publication Critical patent/JP2004319605A/ja
Application granted granted Critical
Publication of JP3864927B2 publication Critical patent/JP3864927B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • EFIXED CONSTRUCTIONS
    • E04BUILDING
    • E04GSCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G25/00Shores or struts; Chocks
    • E04G25/04Shores or struts; Chocks telescopic
    • E04G25/06Shores or struts; Chocks telescopic with parts held together by positive means
    • E04G25/061Shores or struts; Chocks telescopic with parts held together by positive means by pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Architecture (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】ベアの半導体集積回路装置(IC)、例えば高周波信号の送受信等に用いられるRF−IC8をより完全に静電シールドして収納できるようにする。
【解決手段】配線基板4内部のベアのRF−IC8の上側及び下側にシールド配線膜10u、10dを設け、更に、RF−IC8を取り囲むところの複数のシールド層間接続導電膜(シールドビアホール)14sを設けてなる。
【効果】ベアのIC8を囲繞するところの、シールド配線膜10u、10d及び複数のシールド層間接続導電膜(シールドビアホール)14sからなるシールド籠20によりベアのIC8を静電シールドすることができるので、シールドキャップを取り付ける必要はなくなる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、複数層の配線膜が層間絶縁膜を介して形成され、異なる層の配線膜間が上記層間絶縁膜を貫通する層間接続導電膜を介して電気的に接続され、少なくともベアの半導体集積回路装置を内蔵した配線基板と、更にその配線基板に別の半導体集積回路装置及び受動部品を搭載した回路モジュールに関する。
【0002】
【従来の技術】
高周波信号の送受信をする無線通信IC(半導体集積回路装置)や高速ディジタル信号を処理するICは、周囲からの放射雑音を受けやすいし、また、自身が他に対する放射雑音の発生源ともなる。
そこで、従来において、そのようなICに対しては、導電性のシールドキャップでそのICを覆い、それを例えばグランドラインに接続(即ち、接地)し、そのICを他から静電的に遮蔽するということが行われた。
【0003】
図3はそのように高周波信号の送受信等或いは高速ディジタル信号の処理等を行うRF−ICを備え、そのRF−ICに対してシールドキャップを設けて静電シールドした回路モジュールの一例を示す。
aは配線基板、bはその層間絶縁膜で、例えば合成樹脂からなる。cは例えば銅等の導電体からなる配線膜、dは層間絶縁膜bを貫通して層の異なる配線膜間を電気的に層間接続する層間接続導電膜で、ビアホール或いはスルーホール等と称される。本明細書では、以後、「ビアホール」と称することとする。
【0004】
eは配線基板aの一方の表面に搭載されたIC、fは配線基板aの該一方の表面に搭載された受動部品(例えば、抵抗、コンデンサ、バラン回路、水晶発振子、フィルタ等)、gは高周波信号の送受信等を行うRF−ICであり、上述したようにシールドキャップhにより上及び周囲(側方)が静電シールドされている。このシールドキャップhはシールド用電位点、例えばグランドラインに接続されていることはいうまでもない。
このような高周波回路モジュールによれば、周囲からの雑音がRF−IC12に侵入すること及びRF−ICgが他に対する雑音放射源になることを、シールドキャップhにより防止することができる。
【0005】
また、特開2001−77537号公報に紹介されたように、配線基板の内部にベアのICを収納する収納空間を設け、更に、配線基板内部であってその収納空間の上側及び下側にシールド用の配線膜を形成し、そのシールド用の配線膜をグランドラインに接続し、上記収納空間内のICをそれに対する上及び下から上記シールド配線膜により静電シールドする技術もある。
【0006】
【発明が解決しようとする課題】
ところで、図3に示した従来技術によれば、静電シールドのためにIC(RF−IC等)gを覆うシールドキャップhを取り付ける必要があるので、小型化が難しくなるという問題がある。特に、携帯電話機等、携帯電子機器は小型化に対する要求が強いので、それに用いられる高周波モジュール等に対しても小型化の要求が強い。従って、シールドキャップhの取付が必要となる図3に示す技術は、小型化の要求に応えることが難しいので、無視できない問題を有すると言える。
また、そのシールドキャップhの取付に手間とコストがかかり、低コスト化の要求にも応えることが難しいという問題もあった。
また、シールドキャップhはICgの下側を静電シールドすることができないという欠点もある。
【0007】
一方、特開2001−77537号公報に紹介された技術によれば、シールドキャップhの取付が必要ではなくなり、RF−IC等のICを配線基板内の収納空間に収納させ、配線基板の配線膜により静電シールドするようにするので、小型化が容易であり、また、キャップ取付工程も必要ではないので、手間とコストについては図3に示す従来技術よりも少なく、低い。
また、ICの上のみならず下側も静電シールドすることができるので、その点でも優れていると言える。
【0008】
しかしながら、特開2001−77537号公報に紹介された技術によれば、RF−ICgにその側面から侵入する雑音に対しては静電シールドするものがなく、静電シールド効果は充分とは言えなかった。
本発明はこのような問題点を解決すべく為されたものであり、大型化、手間、コストの増大を伴うことなく配線基板内にベアのIC、例えば高周波信号の送受信等に用いられるIC或いは或いは高速ディジタル信号の処理等を行うICをより完全に静電シールドして収納できるようにすることを目的とする。
【0009】
【課題を解決するための手段】
請求項1の配線基板は、内部のベアの半導体集積回路装置(IC)の上側及び下側にシールド配線膜を設け、更に、上記ICを取り囲むところの複数のシールドスルーホール(或いはビアホール)を設けたことを特徴とする。
従って、請求項1の配線基板によれば、上記ベアのICの上側及び下側を上記上側及び下側シールド配線膜により静電シールドすることができるのみならず、上記ベアのICの側面はそのICを取り囲む複数のシールドビアホール(或いはシールドスルーホール)により静電シールドすることができる。
また、シールドキャップを取り付ける必要がないので、大型化、手間、コストの増大を伴うことなく静電シールド効果を高めることができる。
【0010】
請求項2の配線基板は、ベアのICがその上側又は下側のシールド配線膜に直接マウントされていることを特徴とする。それ以外の点では請求項1の配線基板とは共通する。
従って、請求項2の配線基板によれば、ICの素子形部から素子形成面と反対側の面への放熱性を高めることができる。
【0011】
尚、ICをシールド体で完全に遮蔽することは、ベアのICの一部にグランドラインの電位を近づけてはならないところがあり、切り欠き(孔)を形成する必要がある。また、ICの電極をシールド体の外部に引き出す必要がある。
従って、ICの上、下側の配線膜に切り欠きを設けたり、シールド用のスルーホール(或いはビアホール)を或る程度の間隔を置いて設けたりすることが必要である。
【0012】
しかし、その間隔がIC動作時に放射する主要電磁波の波長λgの2分の1以上だとその切り欠き等の間隔のある部分がスリット・アンテナとして機能し、放射する。
依って、切り欠き、間隙があってもそれが、λgの2分の1以下になるようにすれば、そのような放射は生じない。
ここで、管内波長λgをより詳しく説明すると次の通りである。ベアのICが動作時放射する電磁波のスペクトルを測定し、無視できないスプリアス雑音(例えば、無線通信用ICであれば、例えば20dBC以上の高調波やイメージ周波数雑音等)の中で最も高い周波数成分の波長のことであり、当然、λgは、基板の誘電率による空気長の圧縮も考慮した値(=λo/(εr)1/2 ;λoは真空中の管内波長、εrは基板の比誘電率)である。
【0013】
また、シールド(遮蔽)籠、即ち前記上下のシールド配線膜と複数のシールドビアホールとに囲まれたシールド(遮蔽)籠の直方体形状の内部空間の高さa、横幅b、縦長さc(但し、a≦b≦c)が、放射防止対象の電磁波の波長をλgとしたとき、λg>2/〔{(1/b)+(1/c)1/2 ]を満足するようにすると良い。というのは、空洞共振の基本モードであるTE101共振を防ぐことができるからである。尚、シールド(遮蔽)籠の内面のa、b、cの定義については後で図1(B)、(C)を参照して詳細に説明する。
【0014】
請求項5の回路モジュールは、本発明配線基板の前記ベアのICとは別のICと、受動部品を搭載してなることを特徴とする。
従って、請求項5の回路モジュールによれば、本発明配線基板に前記ベアのICとは別のIC、受動部品等を搭載して回路モジュールを構成してなるので、本発明配線基板の持つ上述した各効果を享受することができる。
【0015】
【発明の実施の形態】
本発明は、基本的には、基板内のベアのICの上側及び下側に位置するシールド配線膜と、上記ICを取り囲むところの、上記層間絶縁膜を貫通して上記シールド配線膜に電気的に層間接続された複数のシールドビアホールとからなるシールド(遮蔽)籠により上記ベアのICを静電的にシールドするようにしたものであるが、上側と下側のシールド配線膜のいずれかにベアのICを直接マウントするようにすると良い。その場合、そのベアのICを直接マウントするシールド配線膜はマウント手段と静電シールド手段を兼用することになる。
【0016】
また、ベアのICの素子形成面(表側の面)側のシールド配線膜(ベアのICの素子形成面が上向きの場合には上側シールド配線膜、下向きの場合には下側シールド配線膜)に、孔を形成する必要がある場合がある。ICの活性面近傍にグランドラインがあると、そのグランドラインの電位がICの特性に影響を及ぼす場合がそれである。その場合においても、放射防止のために、その孔の長辺或いは径はλg/2以下にすることが好ましいこと前述の通りである。
尚、静電シールドされるICの例としては、高周波信号の送受信を行うRF−ICや、高速ディジタル信号の処理等を行う高速ディジタルIC等が挙げられるが、どのようなICであっても本発明を適用することができる。次の実施例の項においては高周波信号の送受信を行うRF−ICを静電シールドすることとしている。
【0017】
【実施例】
以下、本発明を図示実施例に従って詳細に説明する。
図1(A)〜(C)は本発明回路モジュールの第1の実施例を示すもので、(A)は断面図、(B)はその回路モジュールを構成する配線基板のシールド(遮蔽)籠を抽出して示す斜視図、(C)は同じくそのシールド籠の平面断面図である。
図面において、2は回路モジュール[例えばBluetoothのようなISMバンド(2.4GHz帯)小電力無線通信用のモジュール)、4は配線基板で、IC収納空間6を有し、そのIC収納空間6内にRF−IC(例えば、トランシーバModemを成すIC)8が収納されている。
【0018】
10は上記配線基板4の配線膜で、金属、例えば銅からなる。12は絶縁層で、樹脂からなる。14は層間絶縁膜bを貫通して層の異なる配線膜間を電気的に層間接続するビアホールである。
16は配線基板4の一方の表面に搭載されたIC(例えば制御部であるベースバンドIC)、18は配線基板14の該一方の表面に搭載された受動部品(例えば、抵抗、コンデンサ、バラン回路、水晶発振子、フィルタ等)である。
【0019】
図1(B)、(C)に示す20は、上記RF−IC8を静電シールドするシールド籠(遮蔽籠)である。
該シールド籠20は、下面に該RF−IC8がマウントされた平板状の上側シールド配線膜10uと、そのRF−IC8より下側にて該上側シール配線膜10uと平行に位置する下側シールド配線膜10dと、該上側シール配線膜10u・下側シールド配線膜10dの周辺部間に配置されてその間を電気的に接続するシールドビアホール14s、14s、・・・とからなる。
dは各隣接シールドビアホール14s・14s、14s・14s、・・・間の間隔である。該シールド籠20には、RF−IC8の電極を外部に引き出す等のために間隙が必要であり、完全にRF−IC8を密閉することはできない。本実施例においては、各隣接シールドビアホール14s・14s、14s・14s、・・・間を、電極を引き出すため間隙として用いるのであり、その間隙の大きさがdなのである。
【0020】
aは上記上側シールド配線膜10uと、下側シールド配線膜10dとの間の間隔、bはシールド籠20の内面の短片、cはシールド籠20の内面の長辺である。ここで、シールド籠20の内面とは、上記上側シールド配線膜10uと、下側シールド配線膜10dとの間であって、全シールドビアホール14s、14s、・・・で囲まれた図1(C)に2点鎖線で示す部分(符号として「22」が付されている。)であり、この短片(横幅)がb、長辺(縦長さ)がcなのである。
【0021】
上記シールド籠20を構成する上記上側シールド配線膜10u、下側シールド配線膜10d及びシールドビアホール14s・14s、・・・は、シールド用電位点、例えばグランドラインに接続(接地)されていることはいうまでもない。
このような回路モジュール2によれば、RF−IC8がシールド籠20によって静電的にシールドされているので、他からの雑音が侵入することを防止することができる。
また、シールドキャップを取り付ける必要がないので、大型化、手間、コストの増大を伴うことなく静電シールド効果を高めることができる。
そして、RF−IC8を上側シール配線膜10uに直接マウントしたので、RF−IC8の素子形成部から素子形成面と反対側の面への放熱性を高めることができる。
【0022】
尚、放射防止対象の電磁波の波長をλgとしたとき、λg>2/〔{(1/b)+(1/c)1/2 ]を満足するようにすると良い。というのは、空洞共振の基本モードであるTE101共振を防ぐことができるからである。
また、スリット・アンテナとして機能して放射をしないように、d(但し、d>a)をλg/2以下にすることが好ましいといえる。
【0023】
図2(A)、(B)は本発明回路モジュールの第2の実施例を示すもので、(A)は断面図、(B)はその回路モジュールを構成する配線基板のシールド(遮蔽)籠を抽出して上下逆さにして示す斜視図である。2aは本実施例の回路モジュールであり、本回路モジュール2aは、図1に示した回路モジュール2とは、下側シールド配線膜10uに孔24が形成されている点でのみ異なり、それ以外の点では共通する。
該孔24は、ICの活性面近傍にグランドラインがありその電位がICの特性に影響を及ぼす場合においてその影響がICに及ばないようにするために形成されたものである。しかし、その孔の長辺はλg/2以上だと上述したようにスリットアンテナとして機能し、反射が生じる。従って、長辺がλg/2以下になるようにすることが好ましい。
【0024】
尚、26は回路モジュール2aが搭載されたプリント配線基板、28は該プリント配線基板26の内部のグランドラインを成す配線膜、30はスルーホールである。
このような回路モジュール2aによれば、図1に示した回路モジュール2と同様の効果を奏するのみならず、シールド配線膜10dのRF−IC8の活性部と対応する部分に孔24があるので、グランドラインの電位のRF−IC8の活性部への影響をなくす或いは軽減することができる。
また、孔24の長径をλg/2以下にした場合には、上述したように、スリットアンテナとして機能して反射が生じるおそれがない。
【0025】
【発明の効果】
請求項1の配線基板によれば、ベアのICの上側及び下側を上記上側及び下側シールド配線膜により静電シールドすることができるのみならず、上記ベアのICの側面はそのICを取り囲む複数のシールドビアホールにより静電シールドすることができる。
また、シールドキャップを取り付ける必要がないので、大型化、手間、コストの増大を伴うことなく静電シールド効果を高めることができる。
【0026】
請求項2の配線基板によれば、ベアのICの素子形部から素子形成面と反対側の面への放熱性を高めることができる。
請求項3の配線基板によれば、ベアのICの上下のシールド配線膜間の間隔aが放射防止対象の電磁波の波長λgの半分(λg/2)より短いので、その間隔によってスリットアンテナが機能して放射が生じるおそれがない。
【0027】
請求項4の配線基板によれば、シールド配線膜に孔を設けることにより、グランドライン等のシールド用電位点の電位がベアのICの特性に影響を及ぼすことを回避することが可能となる。
そして、その孔の径又は長辺が放射防止対象の電磁波の波長λgの半分(λg/2)より短いので、その孔によってスリットアンテナが機能するおそれを回避することができる。
【0028】
請求項5の配線基板によれば、ベアのICを静電シールドするシールド(遮蔽)籠の直方体形状の内部空間の高さa、横幅b、縦長さc(但し、a≦b≦c)が、放射防止対象の電磁波の波長をλgとしたとき、λg>2/〔{(1/b)+(1/c)2}1/2 ]を満足するので、空洞共振の基本モードであるTE101共振を防ぐことができる。
請求項6の回路モジュールによれば、前記請求項1、2、3、4又は5記載の配線基板に、前記ベアのICとは別のICと、受動部品を搭載してなるので、該請求項1、2、3、4又は5記載の配線基板の利点を享受することができる。
【図面の簡単な説明】
【図1】(A)〜(C)は本発明回路モジュールの第1の実施例を示すもので、(A)は断面図、(B)はその回路モジュールを構成する配線基板のシールド(遮蔽)籠を抽出して示す斜視図、(C)は同じくそのシールド籠の平面断面図である。
【図2】(A)、(B)は本発明回路モジュールの第2の実施例を示すもので、(A)は断面図、(B)はその回路モジュールを構成する配線基板のシールド(遮蔽)籠を抽出して上下逆さにして示す斜視図である。
【図3】回路モジュールの従来例を示す断面図である。
【符号の説明】
2、2a・・・回路モジュール、4・・・配線基板、6・・・IC収納空間、
8・・・ベアの半導体集積回路装置(RF−IC)、10・・・配線膜、
10u・・・上側シールド配線膜、10d・・・下側シールド配線膜、
12・・・層間絶縁膜、14・・・間接続導電膜(ビアホール)、
14s・・・シールドビアホール、16・・・IC、18・・・受動部品、
20・・・シールド(遮蔽)籠、24・・・孔。

Claims (6)

  1. 複数層の配線膜が層間絶縁膜を介して形成され、異なる層の配線膜間が上記層間絶縁膜を貫通する層間接続導電膜を介して電気的に接続され、少なくともベアの半導体集積回路装置を内蔵した配線基板であって、
    上記半導体集積回路装置の上側及び下側に位置するシールド配線膜と、
    上記半導体集積回路装置を取り囲むところの、上記層間絶縁膜を貫通して上記シールド配線膜に電気的に層間接続された複数のシールド層間接続導電膜と、
    を有することを特徴とする配線基板。
  2. 複数層の配線膜が層間絶縁膜を介して形成され、異なる層の配線膜間が上記層間絶縁膜を貫通する層間接続導電膜を介して電気的に接続され、少なくともベアの半導体集積回路装置を内蔵した配線基板であって、
    上記半導体集積回路装置が直接マウントされたシールド配線膜と、
    上記半導体集積回路装置の上記シールド配線膜と反対側に設けられたシールド配線膜と、
    上記半導体集積回路装置の周囲を取り囲むところの、上記層間絶縁膜を貫通して上記二つのシールド配線膜と電気的に層間接続された複数のシールド層間接続導電膜と、
    を有することを特徴とする配線基板。
  3. 前記半導体集積回路装置の上下のシールド配線膜間の間隔が放射防止対象の電磁波の波長λgの半分(λg/2)より短い
    ことを特徴とする請求項1又は2記載の配線基板。
  4. 前記シールド配線膜の少なくとも一つに、孔を有し、
    その孔の径又は長辺が放射防止対象の電磁波の波長λgの半分(λg/2)より短い
    ことを特徴とする請求項1、2又は3記載の配線基板。
  5. 前記上下のシールド配線膜と複数のシールド層間接続導電膜とに囲まれたシールド(遮蔽)籠の直方体形状の内部空間の高さa、横幅b、縦長さc(但し、a≦b≦c)が、放射防止対象の電磁波の波長をλgとしたとき、下記の式
    λg>2/〔{(1/b)+(1/c)1/2
    を満足する
    ことを特徴とする請求項1、2、3又は4記載の配線基板。
  6. 前記請求項1、2、3、4又は5記載の配線基板に、少なくとも、前記ベアの半導体集積回路装置とは別の半導体集積回路装置と、受動部品を搭載してなる
    ことを特徴とする回路モジュール
JP2003108544A 2003-04-14 2003-04-14 配線基板と回路モジュール Expired - Fee Related JP3864927B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003108544A JP3864927B2 (ja) 2003-04-14 2003-04-14 配線基板と回路モジュール
US10/807,195 US7122881B2 (en) 2003-04-14 2004-03-24 Wiring board and circuit module
MYPI20041061A MY139471A (en) 2003-04-14 2004-03-25 Wiring board and circuit module
KR1020040024802A KR101087733B1 (ko) 2003-04-14 2004-04-12 배선기판과 회로모듈
TW093110272A TWI241878B (en) 2003-04-14 2004-04-13 Wiring board and circuit module
CNB2004100329797A CN100433955C (zh) 2003-04-14 2004-04-14 布线板和电路模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003108544A JP3864927B2 (ja) 2003-04-14 2003-04-14 配線基板と回路モジュール

Publications (2)

Publication Number Publication Date
JP2004319605A true JP2004319605A (ja) 2004-11-11
JP3864927B2 JP3864927B2 (ja) 2007-01-10

Family

ID=33469975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003108544A Expired - Fee Related JP3864927B2 (ja) 2003-04-14 2003-04-14 配線基板と回路モジュール

Country Status (6)

Country Link
US (1) US7122881B2 (ja)
JP (1) JP3864927B2 (ja)
KR (1) KR101087733B1 (ja)
CN (1) CN100433955C (ja)
MY (1) MY139471A (ja)
TW (1) TWI241878B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601715B1 (ko) 2004-12-22 2006-07-18 삼성전자주식회사 인쇄회로기판
KR100690545B1 (ko) 2005-02-18 2007-03-09 후지쯔 가부시끼가이샤 반도체 장치
KR100898247B1 (ko) 2007-10-24 2009-05-18 주식회사 동부하이텍 반도체형 rf소자
US7929313B2 (en) 2005-12-16 2011-04-19 Ibiden Co., Ltd. Method of manufacturing multilayer printed circuit board
JP2011249404A (ja) * 2010-05-24 2011-12-08 Nec Corp 通信モジュール
JP2014203951A (ja) * 2013-04-04 2014-10-27 大日本印刷株式会社 部品実装多層配線基板
US10779396B2 (en) 2018-12-04 2020-09-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having embedded electronic device
WO2024024278A1 (ja) * 2022-07-28 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI376774B (en) * 2007-06-08 2012-11-11 Cyntec Co Ltd Three dimensional package structure
FR2937796A1 (fr) * 2008-10-29 2010-04-30 St Microelectronics Grenoble Dispositif semi-conducteur a ecran de protection
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
CN102740583B (zh) * 2011-03-31 2015-05-27 富士康(昆山)电脑接插件有限公司 电路板
KR101228731B1 (ko) * 2011-09-15 2013-02-01 삼성전기주식회사 전자 부품 모듈 및 그의 제조 방법
US9368457B2 (en) * 2012-03-07 2016-06-14 Mitsubishi Electric Corporation High-frequency package
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
TWI575695B (zh) * 2014-10-21 2017-03-21 瑞昱半導體股份有限公司 電子裝置和電磁輻射抑制方法
CN105555108B (zh) * 2014-10-28 2018-09-04 瑞昱半导体股份有限公司 电子装置和电磁辐射抑制方法
CN105072881B (zh) * 2015-08-17 2019-03-15 深圳星联天通科技有限公司 一种电磁屏蔽结构
WO2017093281A1 (en) 2015-11-30 2017-06-08 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic component packaged in component carrier serving as shielding cage
CN105636336B (zh) * 2015-12-29 2018-07-06 广东欧珀移动通信有限公司 印刷电路板和移动终端
CN107072131A (zh) * 2017-06-27 2017-08-18 苏州交运电子科技有限公司 电子设备静电放电解决方法和应用其的电子设备
US10573602B2 (en) * 2018-06-22 2020-02-25 Nanya Technology Corporation Semiconductor device and method of forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553269U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH10303611A (ja) * 1997-04-22 1998-11-13 Kyocera Corp 高周波用伝送線路の結合構造およびそれを具備する多層配線基板
JPH11224911A (ja) * 1998-02-05 1999-08-17 Fujitsu Quantum Device Kk 高周波集積回路装置
JP2000040895A (ja) * 1998-07-24 2000-02-08 Sumitomo Metal Electronics Devices Inc 高周波用基板
JP2001284870A (ja) * 2000-03-31 2001-10-12 Toshiba Corp 高周波シールド構造

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758487A (ja) * 1993-08-20 1995-03-03 Cmk Corp 磁性塗膜及び電磁波シールド層を有するプリント配線板 とその製造方法
JPH0758488A (ja) * 1993-08-20 1995-03-03 Cmk Corp 磁性塗膜及び電磁波シールド層を有するプリント配線板 とその製造方法
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP2809122B2 (ja) * 1994-12-26 1998-10-08 日本電気株式会社 半導体集積回路の配線構造およびその製造方法
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JP2001077537A (ja) 1999-09-02 2001-03-23 Sony Corp 多層プリント配線板
JP2001237586A (ja) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 回路基板、回路部品内蔵モジュールおよびそれらの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553269U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH10303611A (ja) * 1997-04-22 1998-11-13 Kyocera Corp 高周波用伝送線路の結合構造およびそれを具備する多層配線基板
JPH11224911A (ja) * 1998-02-05 1999-08-17 Fujitsu Quantum Device Kk 高周波集積回路装置
JP2000040895A (ja) * 1998-07-24 2000-02-08 Sumitomo Metal Electronics Devices Inc 高周波用基板
JP2001284870A (ja) * 2000-03-31 2001-10-12 Toshiba Corp 高周波シールド構造

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601715B1 (ko) 2004-12-22 2006-07-18 삼성전자주식회사 인쇄회로기판
KR100690545B1 (ko) 2005-02-18 2007-03-09 후지쯔 가부시끼가이샤 반도체 장치
US9076789B2 (en) 2005-02-18 2015-07-07 Socionext Inc. Semiconductor device having a high frequency external connection electrode positioned within a via hole
US8344490B2 (en) 2005-02-18 2013-01-01 Fujitsu Semiconductor Limited Semiconductor device having a high frequency electrode positioned with a via hole
US8320135B2 (en) 2005-12-16 2012-11-27 Ibiden Co., Ltd. Multilayer printed circuit board
US7957154B2 (en) 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
US7929313B2 (en) 2005-12-16 2011-04-19 Ibiden Co., Ltd. Method of manufacturing multilayer printed circuit board
JP5188816B2 (ja) * 2005-12-16 2013-04-24 イビデン株式会社 多層プリント配線板およびその製造方法
US8705248B2 (en) 2005-12-16 2014-04-22 Ibiden Co., Ltd. Multilayer printed circuit board
KR100898247B1 (ko) 2007-10-24 2009-05-18 주식회사 동부하이텍 반도체형 rf소자
JP2011249404A (ja) * 2010-05-24 2011-12-08 Nec Corp 通信モジュール
JP2014203951A (ja) * 2013-04-04 2014-10-27 大日本印刷株式会社 部品実装多層配線基板
US10779396B2 (en) 2018-12-04 2020-09-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having embedded electronic device
WO2024024278A1 (ja) * 2022-07-28 2024-02-01 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法

Also Published As

Publication number Publication date
CN100433955C (zh) 2008-11-12
US7122881B2 (en) 2006-10-17
KR101087733B1 (ko) 2011-11-30
TWI241878B (en) 2005-10-11
KR20040089558A (ko) 2004-10-21
TW200425818A (en) 2004-11-16
MY139471A (en) 2009-10-30
JP3864927B2 (ja) 2007-01-10
CN1543297A (zh) 2004-11-03
US20040245640A1 (en) 2004-12-09

Similar Documents

Publication Publication Date Title
JP3864927B2 (ja) 配線基板と回路モジュール
JP3976473B2 (ja) 高周波回路及びそれを用いたモジュール、通信機
US10490511B2 (en) Microelectronic assembly with electromagnetic shielding
JP4634836B2 (ja) 高周波パッケージ、送受信モジュールおよび無線装置
US9553383B2 (en) Transmission module, transmission cable, and connector
JP4634837B2 (ja) 高周波パッケージ、送受信モジュールおよび無線装置
KR20140017313A (ko) 인쇄회로기판
JPWO2020130004A1 (ja) 回路基板及び電子機器
US10383211B2 (en) Front-end circuit and high-frequency module
JP2002353842A (ja) 携帯端末用無線モジュール
US8923748B2 (en) High frequency module and receiver
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
JP5307664B2 (ja) 多層基板および電子機器
JP2008103870A (ja) 携帯無線機
JP2008124167A (ja) 高周波モジュールと、これを用いた電子機器
JPH09252191A (ja) 回路基板装置
KR101535914B1 (ko) 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템
JP2004214534A (ja) シールドボックスおよび電子機器
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
JP4186166B2 (ja) 高周波回路モジュールおよび通信機
JP2000115086A (ja) 電磁遮蔽電子回路基板
KR20100118349A (ko) 전자파 차폐 기능을 갖는 전자 장치
TWI405518B (zh) 具軟板之電子裝置
JPH08255992A (ja) 回路基板のシールド装置
JP2001217616A (ja) 高周波信号処理装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041007

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees