KR100601715B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR100601715B1
KR100601715B1 KR1020040110237A KR20040110237A KR100601715B1 KR 100601715 B1 KR100601715 B1 KR 100601715B1 KR 1020040110237 A KR1020040110237 A KR 1020040110237A KR 20040110237 A KR20040110237 A KR 20040110237A KR 100601715 B1 KR100601715 B1 KR 100601715B1
Authority
KR
South Korea
Prior art keywords
layer
trace
power
circuit board
printed circuit
Prior art date
Application number
KR1020040110237A
Other languages
English (en)
Other versions
KR20060071601A (ko
Inventor
곽인구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040110237A priority Critical patent/KR100601715B1/ko
Publication of KR20060071601A publication Critical patent/KR20060071601A/ko
Application granted granted Critical
Publication of KR100601715B1 publication Critical patent/KR100601715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은, 아래위에 서로 평행하게 형성된 접지층 및 전원층, 상기 접지층의 아래에 평행하게 형성된 제1 트레이스, 상기 전원층의 위에 평행하게 형성된 제2 트레이스, 및 상기 접지층 및 전원층을 관통하여 상기 제1 트레이스와 제2 트레이스를 연결하는 비아(via)를 포함한 인쇄회로기판에 있어서,
D를 상기 전원층의 외주 모서리로부터의 비아가 형성된 위치까지의 거리, λ는 탑재되는 회로소자의 작동에 의해 야기되는 노이즈의 파장, k를 0.7이라고 하면, 상기 비아는,
D < kλ/4 인 영역을 피하여 형성된 것을 특징으로 하는 인쇄회로기판을 제공한다.

Description

인쇄회로기판{Printed circuit board}
도 1은 종래의 인쇄회로기판의 일 예를 도시한 단면도이다.
도 2는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판을 도시한 단면도이다.
도 3은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판을 도시한 단면도이다.
도 4는 인쇄회로기판에서 비아가 형성되는 위치를 결정하는 방법을 설명하기 위한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100, 200 ...인쇄회로기판 101, 201 ...절연층
105, 205 ...접지층 110, 210 ...제1 전원층
115, 215 ...제2 전원층 120, 220 ...제1 트레이스
125, 225 ...제2 트레이스 130, 230 ...비아(via)
140, 240 ...솔더링(soldering) 접합부 142, 242 ...와이어
본 발명은 인쇄회로기판에 관한 것으로, 보다 상세하게는 전자파 방사가 감소되는 다층 인쇄회로기판에 관한 것이다.
도 1은 종래의 인쇄회로기판의 일 예를 도시한 단면도로서, 신호가 전달되는 트레이스가 2층으로 형성된 다층 인쇄회로기판의 일 예이다.
도 1을 참조하면, 종래의 인쇄회로기판(10)은, 평판 형태로 아래위에 서로 평행하게 연장 형성된 접지층(15)과 전원층(20), 상기 접지층(15)의 아래에 소정 패턴으로 형성된 제1 트레이스(trace, 30), 및 상기 전원층(20)의 위에 소정 패턴으로 형성된 제2 트레이스(35)를 구비한다. 상기 접지층(15), 전원층(20), 제1 트레이스(30), 및 제2 트레이스(35)가 인접한 다른 층들과 단락되지 않도록, 상기 각 층들 사이에는 유전물질(dielectric material)로 채워진 절연층(11)이 형성된다.
상기 인쇄회로기판(10)은 서로 다른 층에 배열된 제1 트레이스(30)와 제2 트레이스(35)를 연결하는 비아(via, 40)를 구비한다. 이에 의해 전기적 신호는 제1 트레이스(30)에서 제2 트레이스(35)로, 또는 이와 반대로 제2 트레이스(35)에서 제1 트레이스(30)로 전달된다. 상기 비아(40)는 인쇄회로기판(10)의 절연층(11)과 접지층(15)과 전원층(20)을 관통하며, 상기 접지층(15)과 전원층(20)에는 상기 비아(40)가 관통할 수 있게 각각 관통공(17, 22)이 형성되어 있다. 상기 관통공들(17, 22)은 단락을 방지하기 위하여 비아(40)의 직경보다 큰 내경을 갖는다.
다른 인쇄회로기판(미도시)과의 신호 전달을 위하여, 와이어(52)가 솔더링(soldering, 50), 또는 다른 형태의 커넥터(미도시)에 의해 상기 제2 트레이스(35)에 연결된다.
상기 인쇄회로기판(10)에 CPU(Central Processing Unit)와 같이 고속으로 스위칭(switching)하는 회로소자가 탑재되어 있는 경우, 상기 회로소자가 작동함에 따라 전원층(20)에 SSN(simultaneous switching noise)라고 불리는 회로소자의 스위칭에 의한 노이즈가 야기될 수 있다. 그런데, 전원층(20)에 야기된 상기 노이즈는 전원층(20)이 관통공(22)에 의해 비아(40)와 약간 떨어져있음에도 불구하고 비아(40) 및 트레이스(30, 35)로 차례로 전달될 수 있고, 안테나 역할을 하는 와이어(52)를 통해 외부로 방사되어 전자파 장애(EMI; Electromagnetic interference)를 야기할 수 있다는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 비아가 형성되는 위치를 특정하여 와이어를 통한 전자파 방사가 감소될 수 있게 구조가 개선된 다층 인쇄회로기판을 제공하는 것을 기술적 과제로 한다.
상기한 기술적 과제를 달성하기 위하여, 본 발명은, 아래위에 서로 평행하게 형성된 접지층 및 전원층, 상기 접지층의 아래에 평행하게 형성된 제1 트레이스, 상기 전원층의 위에 평행하게 형성된 제2 트레이스, 및 상기 접지층 및 전원층을 관통하여 상기 제1 트레이스와 제2 트레이스를 연결하는 비아(via)를 포함한 인쇄회로기판에 있어서,
D를 상기 전원층의 외주 모서리로부터의 비아가 형성된 위치까지의 거리, λ는 탑재되는 회로소자의 작동에 의해 야기되는 노이즈의 파장, k를 0.7이라고 하 면, 상기 비아는,
D < kλ/4 인 영역을 피하여 형성된 것을 특징으로 하는 인쇄회로기판을 제공한다.
바람직하게는, 상기 비아는 kλ/4 ≤ D ≤ (2 - k)λ/4 인 영역에 형성될 수 있다.
또한, 본 발명은, 아래위에 서로 평행하게 형성된 접지층 및 전원층, 상기 접지층의 아래에 평행하게 형성된 제1 트레이스, 상기 전원층의 위에 평행하게 형성된 제2 트레이스, 및 상기 접지층 및 전원층을 관통하여 상기 제1 트레이스와 제2 트레이스를 연결하는 비아(via)를 포함한 인쇄회로기판에 있어서,
상기 전원층은 상대적으로 고속으로 스위칭(switching)하는 회로소자에 전원을 공급하기 위한 제1 전원층과, 상대적으로 저속으로 스위칭하는 회로소자에 전원을 공급하기 위한 제2 전원층을 포함하고,
상기 비아는 상기 제2 전원층에 형성된 것을 특징으로 하는 인쇄회로기판을 제공한다.
또한, 본 발명은, 아래위에 서로 평행하게 형성된 접지층 및 전원층, 상기 접지층의 아래에 평행하게 형성된 제1 트레이스, 상기 전원층의 위에 평행하게 형성된 제2 트레이스, 및 상기 접지층 및 전원층을 관통하여 상기 제1 트레이스와 제2 트레이스를 연결하는 비아(via)를 포함한 인쇄회로기판에 있어서,
상기 전원층은 상대적으로 고속으로 스위칭(switching)하는 회로소자에 전원을 공급하기 위한 제1 전원층과, 상대적으로 저속으로 스위칭하는 회로소자에 전원 을 공급하기 위한 제2 전원층을 포함하고,
상기 비아는 상기 제1 전원층에 형성되며,
D를 상기 제1 전원층의 외주 모서리로부터의 비아가 형성된 위치까지의 거리, λ는 탑재되는 회로소자의 작동에 의해 야기되는 노이즈의 파장, k를 0.7이라고 하면, 상기 비아는,
D < kλ/4 인 영역을 피하여 형성된 것을 특징으로 하는 인쇄회로기판을 제공한다.
바람직하게는, 상기 비아는 kλ/4 ≤ D ≤ (2 - k)λ/4 인 영역에 형성될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 인쇄회로기판을 상세하게 설명한다.
도 2는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판을 도시한 단면도이고, 도 3은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판을 도시한 단면도이며, 도 4는 인쇄회로기판에서 비아가 형성되는 위치를 결정하는 방법을 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 인쇄회로기판(100)은 평판 형태로 연장된 접지층(105)과, 상기 접지층(105) 위에 평판 형태로 연장되는 제1 전원층(110) 및 제2 전원층(115)을 구비한다. 상기 제1 전원층(110)은 CPU와 같이 작동시에 상대적으로 고속으로 스위칭하는 회로소자에 전원을 공급하기 위한 전원층이며, 제2 전원층(115)은 작동시 상대적으로 저속으로 스위칭하는 회로소자에 전 원을 공급하기 위한 전원층이다. 상기 제1 전원층(110)과 제2 전원층(115)은 같은 층 상에 배열되지만, 공급되는 전압의 크기가 다르므로 서로 분리되게 이격 배열된다.
또한, 상기 접지층(105)의 아래에 접지층(105)과 평행하게 소정 패턴으로 형성된 제1 트레이스(trace, 120), 및 상기 제1 및 제2 전원층(110, 115)의 위에 상기 전원층(110, 115)과 평행하게 소정 패턴으로 형성된 제2 트레이스(125)를 구비한다. 상기 접지층(105), 제1 및 제2 전원층(110, 115), 제1 트레이스(120), 및 제2 트레이스(125)가 인접한 다른 층들과 단락되지 않도록, 상기 각 층들 사이에는 유전물질(dielectric material)로 채워진 절연층(101)이 형성된다.
상기 인쇄회로기판(100)의 제2 트레이스(125)에는 솔더링(soldering) 접합부(140)가 형성되어 있고, 여기에 와이어(wire, 142)의 단부가 접합된다. 이에 따라 상기 와이어(142)를 통해 인접한 다른 인쇄회로기판(미도시)과 신호 전달이 가능하다. 한편, 상기 와이어(142)는 도 2에 도시된 바와 달리 제1 트레이스(120)에 연결될 수도 있고, 솔더링에 의하지 않고 다른 형태의 커넥터(connector)에 의해 연결될 수도 있다.
상기 인쇄회로기판(100)은 서로 다른 층에 배열된 제1 트레이스(120)와 제2 트레이스(125)를 연결하는 비아(via, 130)를 구비한다. 상기 비아(130)에 의해 신호는 제1 트레이스(120)에서 제2 트레이스(125)로, 또는 이와 반대로 제2 트레이스(125)에서 제1 트레이스(120)로 전달될 수 있다. 상기 비아(130)가 인쇄회로기판(100)의 절연층(101)과 접지층(105)과 제2 전원층(115)을 관통하도록, 상기 비아 (130)는 인쇄회로기판(100)의 제2 전원층(115) 영역상에 형성된다. 상기 접지층(105)과 제2 전원층(115)에는 상기 비아(130)가 관통할 수 있게 각각 관통공(107, 117)이 형성되어 있다. 상기 관통공들(107, 117)은 단락을 방지하기 위하여 비아(130)의 직경보다 큰 내경을 갖는다.
상기 제2 전원층(115)에는 저속 스위칭하는 회로소자만 연결되어 있어 큰 SSN이 야기되지 않으며, SSN이 야기되더라도 그 크기가 미미하다. 따라서, 비아(130)와 트레이스(120, 125)로 전달되어 와이어(142)를 통해 방사되는 전자파도 거의 없다.
한편, 도 2에 도시된 실시예와 달리 회로의 구성상 불가피하게 비아가 제1 전원층에 형성되는 인쇄회로기판도 존재할 수 있다. 도 3에 도시된 본 발명의 제2 실시예에 따른 인쇄회로기판이 그러한 예이다.
도 3을 참조하면, 본 발명의 제2 실시예에 따른 인쇄회로기판(200)도 도 2에 도시된 제1 실시예(100)와 마찬가지로, 접지층(205)과, 제1 전원층(210) 및 제2 전원층(215)과, 제1 트레이스(220) 및 제2 트레이스(225)와, 절연층(201)과, 솔더링 접합부(240)에 접합된 와이어(242)를 포함한다.
서로 다른 층에 배열된 제1 트레이스(220)와 제2 트레이스(225)를 연결하는 비아(230)는, 인쇄회로기판(200)의 제1 전원층(210) 영역상에 형성되어 절연층(201)과 접지층(205)과 제1 전원층(215)을 관통한다. 상기 접지층(205)과 제1 전원층(210)에는 상기 비아(230)가 관통할 수 있게 각각 관통공(207, 212)이 형성되어 있다.
상기 제1 전원층(210) 영역상에 마련된 비아(230)의 형성위치는 SSN이 적게 전달되는 위치로 특정된다. 도 4를 참조하면, 인쇄회로기판(200) 내의 SSN은 제1 전원층(210)의 외주 경계에서 내측 중앙부를 향하며, 위상이 서로 반대인 한 쌍의 사인(sine)파 형태의 파동이다.
이상적인 경우에 상기 SSN의 파동은 제1 전원층(210)의 외주 모서리의 경계 위치를 원점 위치(0)라 할때, 상기 원점 위치(0)에서 최대 진폭이 되고, 이로부터 4분의1 파장(λ/4) 진행한 위치(2)에서 진폭이 0 이 된다. 그리고, 상기 원점 위치(0)에서 반파장(λ/2) 진행한 위치마다 주기적으로 최대 진폭이 반복되며, 상기 위치(2)에서 반파장(λ/2) 진행한 위치마다 주기적으로 진폭이 0 이 된다. 그러나, 실제에서는 SSN은 진행함에 따라 감쇄되므로, 상기 원점 위치(0)에서의 진폭이 가장 크며, 그로부터 반파장(λ/2) 주기로 도래하는 최대 진폭은 먼저 도래한 최대 진폭의 크기보다 작아진다.
따라서, 상기 비아(230)가 D < kλ/4 인 영역을 피한 영역에 형성되면, 진폭이 큰 SSN이 전달되는 것을 회피할 수 있어 와이어(242)를 통한 전자파 방사를 줄일 수 있다. 여기서, D는 상기 원점 위치(0)에서 비아(230)가 형성된 위치까지의 거리를 의미한다. k는 원점 위치(0)로부터 4분의1 파장(λ/4) 위치(2) 까지의 구간 중 비아(230)가 위치해서는 안되는 소위 '금지 영역'을 비율로 나타낸 것으로, 0.7이 적당하다. 또한, 상기 λ는 SSN의 파장으로, 다음의 수학식으로부터 계산될 수 있다.
Figure 112004060567114-pat00001
여기서 C는 광속이고, εr은 절연층(201)을 구성하는 유전물질의 상대 유전율이고, f는 SSN의 기본 주파수이며, n은 SSN에 포함되는 고조파의 차수를 의미한다. 일반적인 고속 디지털신호의 경우, 주파수 성분으로 보면 기본 주파수 f의 10 내지 20배의 고조파 성분을 포함한다. 따라서 n은 10 내지 20으로 정해진다. 한편, 도 4에서 원점 위치(0)로부터 kλ/4 인 위치는 참조부호 (1)로 나타내어 진다.
상기 비아(230)는 kλ/4 ≤ D ≤ (2 - k)λ/4 인 영역에 형성되는 것이 SSN의 두번째 최대 진폭을 피할 수 있다는 측면에서 보다 바람직하다. 도 4에서 원점 위치(0)로부터 (2 - k)λ/4 인 위치는 참조부호 (3)으로 나타내어 진다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
본 발명의 인쇄회로기판은 다층 인쇄회로기판의 비아의 형성위치를 특정함으로써, 와이어를 통한 전자파의 방사를 줄일 수 있고, 전자파 장애(EMI)를 근원적으로 줄일 수 있다.

Claims (5)

  1. 아래위에 서로 평행하게 형성된 접지층 및 전원층, 상기 접지층의 아래에 평행하게 형성된 제1 트레이스, 상기 전원층의 위에 평행하게 형성된 제2 트레이스, 및 상기 접지층 및 전원층을 관통하여 상기 제1 트레이스와 제2 트레이스를 연결하는 비아(via)를 포함한 인쇄회로기판에 있어서,
    D를 상기 전원층의 외주 모서리로부터의 비아가 형성된 위치까지의 거리, λ는 탑재되는 회로소자의 작동에 의해 야기되는 노이즈의 파장, k를 0.7이라고 하면, 상기 비아는,
    D < kλ/4 인 영역을 피하여 형성된 것을 특징으로 하는 인쇄회로기판.
  2. 제1 항에 있어서, 상기 비아는,
    kλ/4 ≤ D ≤ (2 - k)λ/4 인 영역에 형성된 것을 특징으로 하는 인쇄회로기판.
  3. 아래위에 서로 평행하게 형성된 접지층 및 전원층, 상기 접지층의 아래에 평행하게 형성된 제1 트레이스, 상기 전원층의 위에 평행하게 형성된 제2 트레이스, 및 상기 접지층 및 전원층을 관통하여 상기 제1 트레이스와 제2 트레이스를 연결하는 비아(via)를 포함한 인쇄회로기판에 있어서,
    상기 전원층은 상대적으로 고속으로 스위칭(switching)하는 회로소자에 전원을 공급하기 위한 제1 전원층과, 상대적으로 저속으로 스위칭하는 회로소자에 전원을 공급하기 위한 제2 전원층을 포함하고,
    상기 비아는 상기 제2 전원층에 형성된 것을 특징으로 하는 인쇄회로기판.
  4. 아래위에 서로 평행하게 형성된 접지층 및 전원층, 상기 접지층의 아래에 평행하게 형성된 제1 트레이스, 상기 전원층의 위에 평행하게 형성된 제2 트레이스, 및 상기 접지층 및 전원층을 관통하여 상기 제1 트레이스와 제2 트레이스를 연결하는 비아(via)를 포함한 인쇄회로기판에 있어서,
    상기 전원층은 상대적으로 고속으로 스위칭(switching)하는 회로소자에 전원을 공급하기 위한 제1 전원층과, 상대적으로 저속으로 스위칭하는 회로소자에 전원을 공급하기 위한 제2 전원층을 포함하고,
    상기 비아는 상기 제1 전원층에 형성되며,
    D를 상기 제1 전원층의 외주 모서리로부터의 비아가 형성된 위치까지의 거리, λ는 탑재되는 회로소자의 작동에 의해 야기되는 노이즈의 파장, k를 0.7이라고 하면, 상기 비아는,
    D < kλ/4 인 영역을 피하여 형성된 것을 특징으로 하는 인쇄회로기판.
  5. 제4 항에 있어서, 상기 비아는,
    kλ/4 ≤ D ≤ (2 - k)λ/4 인 영역에 형성된 것을 특징으로 하는 인쇄회로기판.
KR1020040110237A 2004-12-22 2004-12-22 인쇄회로기판 KR100601715B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040110237A KR100601715B1 (ko) 2004-12-22 2004-12-22 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110237A KR100601715B1 (ko) 2004-12-22 2004-12-22 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20060071601A KR20060071601A (ko) 2006-06-27
KR100601715B1 true KR100601715B1 (ko) 2006-07-18

Family

ID=37165008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110237A KR100601715B1 (ko) 2004-12-22 2004-12-22 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR100601715B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621253A (ja) * 1992-06-29 1994-01-28 Shinko Electric Ind Co Ltd 高周波用電子部品の信号線路
JPH09321433A (ja) * 1996-05-29 1997-12-12 Oki Electric Ind Co Ltd 多層プリント配線板のバイアホール
KR20040046195A (ko) * 2002-11-26 2004-06-05 엘지전자 주식회사 회로기판의 고주파 노이즈 제거구조
JP2004319605A (ja) 2003-04-14 2004-11-11 Sony Corp 配線基板と回路モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621253A (ja) * 1992-06-29 1994-01-28 Shinko Electric Ind Co Ltd 高周波用電子部品の信号線路
JPH09321433A (ja) * 1996-05-29 1997-12-12 Oki Electric Ind Co Ltd 多層プリント配線板のバイアホール
KR20040046195A (ko) * 2002-11-26 2004-06-05 엘지전자 주식회사 회로기판의 고주파 노이즈 제거구조
JP2004319605A (ja) 2003-04-14 2004-11-11 Sony Corp 配線基板と回路モジュール

Also Published As

Publication number Publication date
KR20060071601A (ko) 2006-06-27

Similar Documents

Publication Publication Date Title
US6710258B2 (en) Circuitized substrate for high-frequency applications
US20100265159A1 (en) Electromagnetic band gap element, and antenna and filter using the same
JP6712765B2 (ja) 高周波基板
US7271348B1 (en) Providing decoupling capacitors in a circuit board
JP5725032B2 (ja) 構造体及び配線基板
JP2001102817A (ja) 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器
US7016198B2 (en) Printed circuit board having outer power planes
WO2019109800A1 (zh) 电路板组件和天线装置
US20110122041A1 (en) Planar antenna
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP2015226034A (ja) 配線基板
KR101055492B1 (ko) 전자기파 차단 기판
US7301097B2 (en) Printed-circuit board and electronic device
KR100601715B1 (ko) 인쇄회로기판
JP2010109243A (ja) 配線基板
JP7455730B2 (ja) 配線基板
JP5082250B2 (ja) 高周波回路基板
JPH11298097A (ja) プリント配線板
JP2003114265A (ja) 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器
JP2010016076A (ja) フレキシブルプリント基板及びこれを備えたリジッドフレキシブルプリント基板
JP2004200477A (ja) 電子回路基板および電子回路装置
TW201316895A (zh) 可抑制電磁干擾的電路板
JPH09246681A (ja) プリント配線板
JP2003338693A (ja) 同軸ケーブルの接続方法及び多層プリント基板
JP2008109040A (ja) 回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee