KR101055492B1

KR101055492B1 - 전자기파 차단 기판

Info

Publication number: KR101055492B1
Application number: KR1020090056001A
Authority: KR
Inventors: 조원우; 양덕진; 김정수; 김형호
Original assignee: 삼성전기주식회사
Priority date: 2009-06-23
Filing date: 2009-06-23
Publication date: 2011-08-08
Also published as: KR20100137783A; US20100319982A1

Abstract

본 발명은 전자기파 차단 기판에 관한 것으로서, 기판으로부터 전자기파가 방출되는 것을 차단하기 위해 기판의 모서리를 따라 형성된 전자기 밴드갭 구조물을 포함하여 전자기파의 방출을 효과적으로 차단할 수 있다.

전자기파, 밴드갭, 비아, EMI

Description

전자기파 차단 기판{SUBSTRATE SHIELDING ELECTROMAGNETIC WAVE}

본 발명은 전자기파의 방출을 차단하는 구조를 포함한 기판에 관한 것이다.

최근 유,무선 방송 및 통신 관련 기술과 서비스가 급속도로 발전하고 이에 따른 사용자들의 제품에 대한 요구 수준도 높아지고 있다. 이러한 요구를 수용하기 위해 휴대를 위한 제품의 소형화 및 배터리 기능의 향상, 다양한 기능을 구현하기 위해서 빠르게 고속화. 광대역화되고 있다. 이와 같이 동작속도가 증가함에 따라 클락(clock) 주파수가 GHz 범위에 들어가면서 다층 PCB에 위치하고 있는 디지털 블럭(digital block) 등 각종 온/오프(on/off) 칩이나 패키지에서 발생하는 동시 스위칭 노이즈(Simultaneous Switching Noise; SSN)에 의한 전력무결성(Power Integrity; PI), 신호무결성(Signal Integrity; SI) 및 전자파장해(EMI) 문제가 PCB 설계에서 중요한 이슈로 떠오르고 있다.

델타-I 노이즈 또는 그라운드 바운스 노이즈라고 알려져 있는 SSN은 다층 구조의 PCB에서의 심각한 노이즈원이다. SSN은 고속디지털 회로에서 빠르게 변화하는 시변전류에 의해 생긴다. 전원층과 접지층 사이에서 발생한 SSN은 인접 신호선에 영향을 주어 신호무결성(SI)에 영향을 미칠 뿐만 아니라, PCB의 가장 자리에서의 전자파방사를 야기한다.

이에 따라 고속 디지털 시스템에서 PCB 자체적으로 EMI 문제를 해결하기 위한 가장 일반적인 방법 중의 하나는 PCB 외각에 비아를 설계하는 방식이 제안되고 있다. 그러나 이러한 PCB 외각에 설계된 비아는 비아의 간격에 의해 타켓 주파수가 정해지는데 외각 비아의 경우, 고주파수로 갈수록 비아 사이의 간격이 줄어들게 되므로 제조 원가 상승의 문제점이 있었다.

본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 전자기파의 방출을 차단할 수 있는 기판의 구조를 제안한다.

본 발명에 따른 전자기파 차단 기판은, 절연층과 회로층을 포함하는 기판에 있어서, 상기 기판으로부터 전자기파가 방출되는 것을 차단하기 위해 상기 기판의 모서리를 따라 형성된 전자기 밴드갭 구조물을 포함하고, 상기 전자기 밴드갭 구조물은 복수개의 전도판을 포함하는 전도층 및 상기 전도층 상부 또는 하부에 배치되며 상기 복수개의 전도판 중 어느 하나의 제1 전도판과 다른 하나의 제2 전도판을 전기적으로 접속하는 스티칭 패턴을 포함하는 금속층을 포함하는 것을 특징으로 한다.

본 발명의 바람직한 한 특징으로서, 상기 밴드갭 구조물은, 상기 전도층과 상기 금속층 사이에 개재된 절연층; 상기 절연층을 관통하며 상기 제1 전도판과 상기 스티칭 패턴을 전기적으로 접속하는 제1 비아; 및 상기 절연층을 관통하며 상기 제2 전도판과 상기 스티칭 패턴을 전기적으로 접속하는 제2 비아;를 포함하는 것에 있다.

본 발명의 바람직한 다른 특징으로서, 상기 복수의 전도판은 모두 상기 스티칭 패턴을 통해 전기적으로 연결된 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 전도층은 전원층 또는 접지층 인 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 기판의 모서리를 따라 형성된 전자기파 차단용 비아를 더 포함하는 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 비아는 상기 전도판 및 상기 금속층을 관통하여 형성된 것에 있다.

본 발명의 바람직한 또 다른 특징으로서, 상기 비아는 상기 전도판 및 상기 금속층과의 사이에 클리어런스를 두고 이격된 것에 있다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명에 따른 전자기파 방출 차단 기판에 의하면 기판의 모서리를 따라 형성된 전자기 밴드갭 구조물을 포함하기 때문에 전자기파의 방출을 효과적으로 차단할 수 있다.

또한 전자기 밴드갭 구조물과 전자기 차단용 비아를 조합하여 구성할 수 있기 때문에 전자기파 방출 차단 효과를 극대화할 수 있는 장점이 있다.

이하, 본 발명에 따른 전자기파 차단 기판의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.

도 1은 본 발명의 바람직한 실시예에 따른 전자기파 차단 기판(100)의 평면도이고, 도 2는 도 1에 도시된 전자기파 차단 기판(100)의 A 영역을 개략적으로 확대 도시한 사시도이고, 도 3은 도 2에 도시된 A 영역을 I-I' 선을 따라 절단한 단면도이고, 도 4는 도 2에 도시된 A 영역의 평면도이다.

도 1에 도시된 바와 같이, 본 실시예에 따른 전자기파 차단 기판(100)은 기판으로부터 전자기파가 방출되는 것을 차단하기 위해 기판의 모서리를 따라 형성된 전자기 밴드갭 구조물을 포함한다.

여기서 기판이란 전기 절연소재로 이루어진 절연층과 전기신호를 전달하는 회로층을 포함하는 구성으로서, 인쇄회로기판 또는 반도체 기판을 모두 포함하는 용어로 사용된다. 바람직하게는 본 실시예에서의 기판은 전자기파를 방출하는 전자소자 탑재용 인쇄회로기판이 될 수 있다. 기판에 포함된 절연층은 예를 들면 에폭시 수지 등의 고분자 수지로 이루어질 수 있으며, 또는 에폭시 프리프레그가 될 수 있다. 회로층은 전기 전도성이 양호한 금, 은, 구리, 니켈 등의 금속으로 이루어질 수 있다.

전자기 밴드갭 구조물은 기판으로부터 전자기파가 외부로 방출되는 것을 차단하기 위하여 기판의 모서리를 따라 형성된다. 이러한 전자기 밴드갭 구조물은 복수개의 전도판을 포함하는 전도층(110) 및 전도층(110) 상부 또는 하부에 배치되며 복수개의 전도판 중 어느 하나의 제1 전도판(110a)과 다른 하나의 제2 전도판(110b)을 전기적으로 접속하는 스티칭 패턴(310)을 포함하는 금속층(300)을 포함하여 구성된다.

이때, 도 2에서 전도층(110)과 금속층(300) 사이에 개재된 절연층은 전자기 밴드갭 구조물의 명료한 도시를 위해 생략되었다. 전도층(110)은 전기 전도성 재료로 이루어지며 예를 들면, 금, 은, 구리 등의 전기 전도성 금속으로 이루어진 도전층(conductive layer)이 될 수 있다. 전도층(110)은 인쇄회로기판에 형성된 전원층 또는 접지층이 될 수 있다. 이러한 전도층(110)은 서로 분리되어 배열된 복수개의 전도판을 포함하여 구성된다. 전도층(110) 전체가 서로 분리된 전도판만으로 구성될 수도 있으나, 전도층(110)은 전도판 및 전도판과의 사이에 클리어런스를 두고 전도판을 감싸는 주변판(미도시)을 포함하여 구성될 수 있다.

전도판과 전도판은 전도층(110) 상에서는 서로 분리되어 절연되어 있으나 이들 전도판들은 스티칭패턴(310)을 통해 서로 전기적으로 연결되어 있다. 즉, 도 2를 참조하여 서술하면, 제1 전도판(110a)은 제1 비아(510) → 스티칭패턴(310) → 제2 비아(530)를 통해 제2 전도판(110b)과 전기적으로 연결된다. 제1 전도판(110a) 과 제2 전도판(110b) 사이에 형성된 제1 비아(510)와 제2 비아(530) 및 스티칭패턴(310)을 통합하여 스티칭 비아로 명명할 수 있다. 전도층(110) 상에 형성된 모든 전도판들은 스티칭 비아를 통해 서로 전기적으로 연결되어 있다.

이때, 본 실시예에서는 동일한 형상의 직사각형 전도판만을 예시적으로 도시하였으나, 전도판의 형상은 직사각형이 아닌 원형, 삼각형, 육각형 등 다양한 형상이 될 수 있으며 본 발명의 범위가 여기에서 도시된 전도판의 형상으로 제한되는 것은 아니다. 또한 각각의 전도판은 그 크기가 동일할 필요가 없으며 서로 다른 크기를 갖는 다양한 형상의 전도판이 전도층(110)에 포함될 수 있다. 또한, 모든 전도판은 반드시 동일한 층에 형성될 필요가 없이 서로 다른 층에 형성된 전도판이 스티칭 비아를 통해 연결된 형태가 가능함을 밝혀둔다. 즉, 도 3에서는 예시적으로 4층 기판을 도시하였으나, 본 발명이 이에 한정되는 것이 아니며, 양면기판 또는 8층 기판 등이 될 수 있다.

금속층(300)은 스티칭패턴(310)을 포함하는 구성이다. 금속층(300) 역시 전도층(110)과 마찬가지로 전기 전도성 재료로 이루어지며 예를 들면, 금, 은, 구리 등의 전기 전도성 금속으로 이루어진 금속층(300; metal layer)이 될 수 있다.

여기서, 금속층(300)은 서로 분리된 스티칭패턴(310)만으로 이루어질 수 있으나 스티칭패턴(310)과의 사이에 클리어런스를 두고 스티칭패턴(310)을 감싸는 주변부를 더 포함하여 구성될 수 있다. 이때 주변부와 스티칭패턴(310)은 전기적으로 완전히 절연된다. 주변부는 인쇄회로기판에서 접지층 또는 전원층으로 기능할 수 있다.

이때, 스티칭패턴(310)은 일단이 제1 비아(510)의 하부랜드와 전기적으로 접속되어 있으며, 타단이 제2 비아(530)의 하부랜드와 접속한다. 제1 비아(510)는 절연층을 관통하여 제1 전도판(110a)에 형성된 제1 비아(510)의 상부랜드와 금속층(300)에 형성된 제1 비아(510)의 하부랜드를 연결한다. 즉, 제1 비아(510)에 의해 제1 전도판(110a)과 스티칭패턴(310)이 전기적으로 연결되게 된다. 한편 제2 비아(530)는 절연층을 관통하여 제2 전도판(110b)에 형성된 제2 비아(530)의 상부랜드와 금속층(300)에 형성된 제2 비아(530)의 하부랜드를 연결한다. 즉, 제2 비아(530)에 의해 제2 전도판(110b)과 스티칭패턴(310)이 전기적으로 연결되게 된다.

제1 비아(510) 및 제2 비아(530)는 절연층에 형성된 비아홀의 내벽에 형성된 도금층 또는 제1 절연층에 형성된 비아홀을 충전하는 도전성 충전물(도금충전물, 도전성 페이스트)이 될 수 있다.

이때 여기에서는 스티칭패턴(310)으로 직선인 것을 예시적으로 도시하였으나, 스티칭 패턴(310)은 곡선이 될 수 있으며, 특히 바람직하게는 나선형이 될 수 있다. 보다 일반적으로 서술하자면 제1 비아(510)의 하부랜드와 제2 비아(530)의 하부랜드를 연결하는 스티칭패턴(310)은 제1 비아(510)의 하부랜드와 제2 비아(530)의 상부랜드를 직선으로 연결하는 것보다 전기적인 접속 길이가 긴 나선형 패턴을 갖는 것이 바람직하다. 이때 모든 스티칭패턴(310)이 동일한 형상일 필요는 없으며 다양한 형상의 스티칭패턴(310)이 포함될 수 있다.

상술한 바와 같은 전자기 밴드갭 구조물에서 제1 비아(510), 제2 비아(530) 및 스티칭 패턴(310)은 각각 인덕턴스 성분을 제공하고, 전도층(110) 및 금속 층(300)은 각각 커패시턴스 성분을 제공하면서 전자기파를 차단하게 된다.

한편, 본 실시예에 따른 전자기파 차단 기판(100)은 기판의 모서리를 따라 형성된 전자기파 차단용 비아(700)를 더 포함할 수 있다. 전자기파 차단용 비아(700)는 기판을 두께방향으로 완전히 관통하도록 형성하거나 또는 일부만을 관통하도록 하는 것도 가능하다. 이때 전자기파 차단용 비아(700) 사이의 간격이 좁을수록 전자기파 방출 차단 효과가 크다.

본 실시예에 따른 전자기파 차단용 비아(700)는 전도판 및 금속층(300)을 관통하여 형성되며, 전자기파 차단용 비아(700)는 상기 전도판 및 상기 금속층(300)과의 사이에 클리어런스를 두고 이격되어 있다.

상술한 바와 같은 전자기파 차단 기판에 의하면 기판의 모서리를 따라 형성된 전자기 밴드갭 구조물을 포함하기 때문에 전자기파의 방출을 효과적으로 차단할 수 있다.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.

도 1은 본 발명의 바람직한 실시예에 따른 전자기파 차단 기판의 평면도이다.

도 2는 도 1에 도시된 전자기파 차단 기판의 A 영역을 개략적으로 확대 도시한 사시도이다.

도 3은 도 2에 도시된 A 영역을 I-I' 선을 따라 절단한 단면도이다.

도 4는 도 2에 도시된 A 영역의 평면도이다.

< 도면의 주요 부호에 대한 설명 >

100 전자기파 차단 기판 110 전도층

110a 제1 전도판 110b 제2 전도판

300 금속층 310 스티칭패턴

510 제1 비아 530 제2 비아

700 전자기파 차단용 비아

Claims

절연층과 회로층을 포함하는 기판에 있어서,

상기 기판으로부터 전자기파가 방출되는 것을 차단하기 위해 상기 기판의 모서리를 따라 형성된 전자기 밴드갭 구조물; 및

상기 기판의 모서리를 따라 형성된 전자기파 차단용 비아;를 포함하고,

상기 전자기 밴드갭 구조물은 복수개의 전도판을 포함하는 전도층 및 상기 전도층 상부 또는 하부에 배치되며 상기 복수개의 전도판 중 어느 하나의 제1 전도판과 다른 하나의 제2 전도판을 전기적으로 접속하는 스티칭 패턴을 포함하는 금속층을 포함하는 것을 특징으로 하는 전자기파 차단 기판.
제1항에 있어서,

상기 밴드갭 구조물은,

상기 전도층과 상기 금속층 사이에 개재된 절연층;

상기 절연층을 관통하며 상기 제1 전도판과 상기 스티칭 패턴을 전기적으로 접속하는 제1 비아; 및

상기 절연층을 관통하며 상기 제2 전도판과 상기 스티칭 패턴을 전기적으로 접속하는 제2 비아;

를 포함하는 것을 특징으로 하는 전자기파 차단 기판.
제1항에 있어서,

상기 복수의 전도판은 모두 상기 스티칭 패턴을 통해 전기적으로 연결된 것을 특징으로 하는 전자기파 차단 기판.
제1항에 있어서,

상기 전도층은 전원층 또는 접지층인 것을 특징으로 하는 전자기파 차단 기판.
삭제
제1항에 있어서,

상기 비아는 상기 전도판 및 상기 금속층을 관통하여 형성된 것을 특징으로 하는 전자기파 차단 기판.
제6항에 있어서,

상기 비아는 상기 전도판 및 상기 금속층과의 사이에 클리어런스를 두고 이격된 것을 특징으로 하는 전자기파 차단 기판.