JP2004200477A - 電子回路基板および電子回路装置 - Google Patents
電子回路基板および電子回路装置 Download PDFInfo
- Publication number
- JP2004200477A JP2004200477A JP2002368259A JP2002368259A JP2004200477A JP 2004200477 A JP2004200477 A JP 2004200477A JP 2002368259 A JP2002368259 A JP 2002368259A JP 2002368259 A JP2002368259 A JP 2002368259A JP 2004200477 A JP2004200477 A JP 2004200477A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit board
- insulating layer
- functional blocks
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
Abstract
【課題】電子回路、特に高周波を扱うような電子回路では回路の機能ブロック間での干渉を防ぐことが必須とされ、効果的なシールド方法が必要とされている。
【解決手段】従来から行われている回路の機能ブロックをGNDパターンで囲むことによる、干渉防止策に加え、電子回路基板内部の絶縁層で隣接する機能ブロックとの間にスリットを設け、この側壁をメッキする。もしくはエアーギャップを形成する。電子回路基板内部の絶縁層を回路の機能ブロックに分割し、側壁をメッキ処理することにより絶縁体から伝わる回路ブロック間の干渉を遮断する効果が生まれ、エアーギャップとした場合にはこの部分が誘電率の低い帯域となり、干渉を抑制する効果が得られる。また、回路の機能ブロック間にキリ穴や側面にメッキを施したスルーホールもしくは金属により埋められたスルーホールの列を形成することで同様の効果を得ることも出来る。
【選択図】 図1
【解決手段】従来から行われている回路の機能ブロックをGNDパターンで囲むことによる、干渉防止策に加え、電子回路基板内部の絶縁層で隣接する機能ブロックとの間にスリットを設け、この側壁をメッキする。もしくはエアーギャップを形成する。電子回路基板内部の絶縁層を回路の機能ブロックに分割し、側壁をメッキ処理することにより絶縁体から伝わる回路ブロック間の干渉を遮断する効果が生まれ、エアーギャップとした場合にはこの部分が誘電率の低い帯域となり、干渉を抑制する効果が得られる。また、回路の機能ブロック間にキリ穴や側面にメッキを施したスルーホールもしくは金属により埋められたスルーホールの列を形成することで同様の効果を得ることも出来る。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は複数の機能ブロックより構成される電子回路を実装するための電子回路基板およびこれを利用した電子回路装置に関する。
【0002】
【従来の技術】
従来の複数の機能ブロックより構成される電子回路を実装する、従来の電子回路基板(プリント基板)を図12および図13に示す。従来、これらの図に示すように、高周波を扱うような電子回路、特に無線機能を実現するような電子回路では、特許文献1に開示されるように、各機能ブロック(回路ブロック)間での電磁誘導及び放射電波の影響を防ぐために各機能ブロックをGNDパターンで囲み、更にシールドケース(シールド板)により各ブロックの回路を覆う必要がある。
【0003】
しかし、電子回路基板(プリント基板)に形成された電子回路はガラスエポキシ等の材料による比較的誘電率の高い材質上に形成・搭載されるために、この基材を伝って電気的な干渉が生じ、特性面に悪影響を与えてしまう。
【特許文献1】
特開平7−193386号公報
【0004】
【発明が解決しようとしている課題】
本発明は、以上の事情を考慮してなされたものであり、機能ブロック間の電気的な干渉を簡易に低減する電子回路基板を提供することを目的としている。
【0005】
【課題を解決するための手段】
本発明によれば、上述の目的を達成するために、特許請求の範囲に記載のとおりの構成を採用している。ここでは、発明を詳細に説明するのに先だって、特許請求の範囲の記載について補充的に説明を行なっておく。
【0006】
すなわち、本発明の一側面によれば、上述の目的を達成するために、複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層を各機能ブロックに対応した形状の部分絶縁層に分割すると共に、上記部分絶縁層の相互に隣接する箇所において上記部分絶縁層の側面に電気伝導体層を被着するようにしている。
【0007】
なお、機能ブロックは、それ自体で1つ以上の機能を有し、他の機能ブロックとの間で電磁誘導や電波放射の遮蔽を行うことが好ましい回路単位である。
【0008】
各機能ブロックに対応する部分絶縁層は完全に分割されていても良いし、部分的に結合されていても良い。
【0009】
この構成においては分割位置に設けた電気伝導体層により電磁誘導や放射電波により干渉を低減できる。
【0010】
また、本発明の他の側面によれば、複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層を各機能ブロックに対応した形状の部分絶縁層に分割すると共に、上記部分絶縁層の相互に隣接する箇所において上記部分絶縁層の側壁の間に隙間を設けるようにしてる。
【0011】
この構成においても、誘電率の低い隙間部分により電磁誘導や放射電波により干渉を低減できる。この場合も、各機能ブロックに対応する部分絶縁層は完全に分割されていても良いし、部分的に結合されていても良い。
【0012】
また、本発明のさらに他の側面によれば、複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層の各機能ブロックに対応した絶縁層部分領域が相互に隣接する箇所において上記絶縁層に貫通穴の列を設けて誘電率の低い領域を形成するようにしている。
【0013】
この構成においても、誘電率の低い貫通穴により電磁誘導や放射電波により干渉を低減できる。
【0014】
また、本発明のさらに他の側面によれば、複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層の各機能ブロックに対応した絶縁層部分領域が相互に隣接する箇所において側面にメッキの施されたスルーホールもしくは金属で埋めたスルーホールの列を設け、さらにこららスルーホールは無接続の独立したスルーホールとするようにしている。
この構成においても、スルーホールの電気伝導体部分により電磁誘導や放射電波により干渉を低減できる。
【0015】
なお、本発明の上述の側面および本発明の他の側面は特許請求の範囲に記載されるとおりであり、以下、実施例を用いて詳細に説明される。
【0016】
【発明の実施の形態】
以下、本発明の実施例について詳細に説明する。
【0017】
[第1の実施例]
図1により第1の実施例について説明を行う。図1は、この実施例の電子回路基板を構成要素に分解して示している。最終的には、各構成要素を積層プレスすることにより一体の電子回路基板を構成する。図1において、電子回路基板10は、上から順に第1層銅箔11、絶縁体12、第2層銅箔13、絶縁体14、第3層銅箔15、絶縁体16、第4層銅箔15等を含んで構成されている。電子回路基板10は、複数の回路ブロック(機能ブロック)10a、10b、10cを構成する。回路ブロック10a、10b、10cはGNDパターン10dにより個別に囲まれ、適宜、シールドケース(図示しない)により遮蔽される。絶縁体12、14、16は、回路ブロック10a、10b、10cの形状に対応する領域a、b、cに分割されている。そして、絶縁体12、14、16の領域a、b、cの相互に隣接する箇所において側壁にメッキ処理(または金属蒸着)が施される。第2層銅箔13と第3層銅箔15の間に絶縁体14をはさみ、積層プレスする。このとき、絶縁体14の領域a、b、c間同士の隙間を防ぐために接着剤等を使用しても構わない。隙間をそのまま残しても良い。第2層銅箔13及び第3層同箔15に対して必要に応じてエッチング処理により、配線パターン形成・絶縁層メッキ部に対する銅箔剥離を行う。
【0018】
同様に第1層銅箔11−第2層銅箔13間と、第3層銅箔15−第4層銅箔17間に絶縁体を積層し、全体を積層する。第1層銅箔11及び第4層銅箔17にエッチング処理によりパターンを形成する。また、必要に応じて内部絶縁体のメッキ部に対しても絶縁のための銅箔剥離を行う。以上により内部の絶縁体に遮蔽部を設けた電子回路基板10を形成することが可能となる。
【0019】
構成する回路が第1層銅箔11を中心に構成され、他の銅箔層からの干渉が少ないような場合には図2に示すように、絶縁体の分割を第1層銅箔11と第2層銅箔13間の絶縁体12にみを分割するようにしてもよい。
【0020】
この構成においては、絶縁体を介して影響を与える他の回路ブロックからの電磁誘導や放射電波をメッキ処理部(金属蒸着部)により低減できる。
【0021】
[第2の実施例]
つぎに第2の実施例の電子回路基板について説明する。第1の実施例と同様に図1を用いて説明を行う。
【0022】
第2の実施例においては、絶縁体12、14、16の領域a、b、cの相互の間に隙間を形成する。すなわち、第2層銅箔13と第3層銅箔15の間に絶縁体14をはさみ、積層プレスする。このとき、絶縁体14の領域a、b、c間にエアーギャップが形成されるように一定の隙間を開けて積層を行う。第2層銅箔13及び第3層銅箔15に対して必要に応じてエッチング処理により、配線パターン形成・絶縁層メッキ部に対する銅箔剥離を行う。
【0023】
同様に第1層銅箔11−第2層銅箔13間と、第3層銅箔15−第4層銅箔17間に絶縁体を積層し、全体を積層する。第1層銅箔11及び第4層銅箔17にエッチング処理によりパターンを形成する。また、必要に応じて内部絶縁体のメッキ部に対しても絶縁のための銅箔剥離を行う。以上により内部の絶縁体に遮蔽部を設けた電子回路基板10を形成することが可能となる。
【0024】
構成する回路が第1層銅箔11を中心に構成され、他の銅箔層からの干渉が少ないような場合には図2に示すように、絶縁体の分割を第1層銅箔11と第2層銅箔13間の絶縁体12にみを分割するようにしてもよい。
【0025】
この構成においては、絶縁体を介して影響を与える他の回路ブロックからの電磁誘導や放射電波を誘電率の低い隙間部分により低減できる。
【0026】
なお、エアーギャップにポリイミド系樹脂や、セラミック粉末を混合したエポキシ樹脂を充填しても良い。これらは十分に誘電率が低いものであり、しかも重点により構造的な補強が可能となる。
【0027】
[第3の実施例]
つぎに第3の実施例の電子回路基板について説明する。図3はこの実施例を分解した状態で示している。図3において図1または図2に対応する箇所には対応する符号を付した。図3においては、回路ブロック10a、10c間を接続する信号線に対して、内部の絶縁体12に対して配線を挟む位置にスリット12a、12bを設けこの部分をメッキ処理もしくはエアーギャップとしたものである。このスリットに相当する部分は内部の絶縁層を細かく分割したものとしても良い(スリットの根元同旨を結ぶように切断して独立した分割片とする)。なお、図3では絶縁体12のみを分割しスリット12a、12bを設けるようにしたが、他の絶縁体14、16も同様に構成しても良い。
【0028】
[第4の実施例]
つぎに第4の実施例の電子回路基板について説明する。図4はこの実施例の電子回路基板10の平面図を示し、図5は側面断面図を示している。
【0029】
図4および図5において、電子回路基板10の回路ブロック10a、10b、10cはGNDパターン10dにより囲まれている。回路ブロック10a−回路ブロック10b間と、回路ブロック10a−回路ブロック10cと、回路ブロック10b−回路ブロック10c間においてもGNDパターン10dが延在されており、この延在部分の両サイドに穴(キリ穴、または側面にめっきを施したスルーホールもしくは金属により埋められたスルーホール)10eを1列もしくは複数列にして並べる。複数列に並べる場合には穴の位置が互い違いになるように配置することが望ましい。配置された穴がキリ穴の場合にはキリ穴の集合体により周囲より誘電率が低くなることにより、電磁誘導による電子回路間で生じる干渉を抑えることが可能となる。一般的に電子回路基板で用いられる比誘電率は4.7程度であるが、このキリ穴の集合体により、空気の1に近くなる。また、穴をメッキの施されたスルーホールもしくは金属の埋められたスルーホールとすることにより、電波の干渉を遮蔽する効果が得られより高い効果が得られる。
【0030】
なお、図4及び図5においては電子回路基板10に電子部品が実装された状態が示されている。電子回路基板10に電子部品を実装して所望の複数の機能ブロックからなる電子回路装置が実現される。
【0031】
[第5の実施例]
つぎに第5の実施例の回路基板装置について説明する。図6は第5の実施例の電子回路基板を示すものであり、この図において図5と対応する箇所には対応する符号を付した。この実施例においては、シールド板18を設け、このシールド板18とGNDパターン10dにより電磁シールド、電波遮蔽を行う。シールド板18自体は従来のものと同様である(図13)。
【0032】
[第6の実施例]
つぎに第6の実施例の回路基板装置について説明する。図7は第6の実施例の電子回路基板を示すものであり、この図において図5または図6と対応する箇所には対応する符号を付した。この実施例においては、回路ブロック間に設けられた穴10eがキリ穴となっている。穴10eがキリ穴の場合、このキリ穴より、電波が漏洩する場合がある。この漏洩する電波を防ぐために部品が搭載する面とは反対側に、キリ穴の周囲の配置でGNDパターン10fを設け、ここにシールド板19を装着することにより、キリ穴からの電波漏洩を防止することができる。
【0033】
[第7の実施例]
つぎに第7の実施例の電子回路基板について説明する。図8はこの実施例の電子回路基板10の平面図を示し、図9は側面断面図を示している。
【0034】
一般的に高周波を扱う電子回路では各回路ブロック(機能ブロック)間を接続される信号線は、機能ブロック間に設けられたGNDパターンを避けるために、電子回路基板の内層や裏側の層を利用して接続される。この為にはビアホール(VIA)と呼ばれるスルーホールを介して内層もしくは裏側の面に信号線を引き出し、再びVIAを介して表面に引き出される。しかし、VIAを設けることにより信号線上にインダクタンスが生じその値は数nHになる。このインダクタンスが生じることにより、特にGHzを超えるような信号では信号のレベルが減衰してしまう。この実施例では機能ブロック間をまたぐ信号線を表面で接続したものである。
【0035】
図8および図9において、回路ブロック10a、10cの間を信号線20により表面で接続する。信号線を通すために分断されたGNDパターンの間にこれまでの実施例と同様に穴10e(キリ穴もしくはスルーホール)を設けることにより、回路ブロック間の干渉を抑えると共に、GNDとの結合も抑えることが可能となる。
【0036】
[第8の実施例]
つぎに第8の実施例の回路基板装置について説明する。図10は第8の実施例の電子回路基板を示すものであり、この図において図4と対応する箇所には対応する符号を付した。図10において、3つの回路ブロック10a、10b、10cがGNDパターン10dにより囲まれている。各回路ブロック10a、10b、10cの境界となるGNDパターン10dは、その中に、パターンの無い領域を有し、この中にキリ穴もしくはスルーホールを並べて配置して電磁誘導や電波放射の影響を軽減するようにしている。
【0037】
[第9の実施例]
つぎに第9の実施例の回路基板装置について説明する。図11は第9の実施例の電子回路基板を示すものであり、この図において図4と対応する箇所には対応する符号を付した。図10においては、穴10eの形状を長穴とし、回路ブロック10bにおいては長穴間を塞ぐように長穴間の外側に更に長穴もしくは丸穴を配置したものである。回路ブロック10aと回路ブロック10cの間ではそれぞれに配置した長穴が交互になるように配置することにより効果を高めている。
【0038】
【発明の効果】
以上説明したように、本発明によれば、回路ブロック(機能ブロック)間絶縁体の分割やキリ穴等により回路ブロック間の干渉を低減できる。とくに、無線回路等のアナログ処理を必要とする電子回路では特性の良い電子回路を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例(第2の実施例)を分解した状態で示す図である。
【図2】上述第1の実施例(第2の実施例)の変形例を説明する図である。
【図3】本発明の第3の実施例を分解した状態で示す図である。
【図4】本発明の第4の実施例の平面図である。
【図5】本発明の第4の実施例の側面断面図である。
【図6】本発明の第5の実施例の側面断面図である。
【図7】本発明の第6の実施例の側面断面図である。
【図8】本発明の第7の実施例の平面図である。
【図9】本発明の第7の実施例の部分側面断面図である。
【図10】本発明の第8の実施例の平面図である。
【図11】本発明の第9の実施例の平面図である。
【図12】従来の電子回路基板の平面図である。
【図13】従来の電子回路基板の側面断面図である。
【符号の説明】
10 電子回路基板
10a、10b、10c 回路ブロック
10d、10f GNDパターン
10e 穴
11、13、15、17 銅箔
12a スリット
12、14、16 絶縁体
18、19 シールド板
20 信号線
【発明の属する技術分野】
本発明は複数の機能ブロックより構成される電子回路を実装するための電子回路基板およびこれを利用した電子回路装置に関する。
【0002】
【従来の技術】
従来の複数の機能ブロックより構成される電子回路を実装する、従来の電子回路基板(プリント基板)を図12および図13に示す。従来、これらの図に示すように、高周波を扱うような電子回路、特に無線機能を実現するような電子回路では、特許文献1に開示されるように、各機能ブロック(回路ブロック)間での電磁誘導及び放射電波の影響を防ぐために各機能ブロックをGNDパターンで囲み、更にシールドケース(シールド板)により各ブロックの回路を覆う必要がある。
【0003】
しかし、電子回路基板(プリント基板)に形成された電子回路はガラスエポキシ等の材料による比較的誘電率の高い材質上に形成・搭載されるために、この基材を伝って電気的な干渉が生じ、特性面に悪影響を与えてしまう。
【特許文献1】
特開平7−193386号公報
【0004】
【発明が解決しようとしている課題】
本発明は、以上の事情を考慮してなされたものであり、機能ブロック間の電気的な干渉を簡易に低減する電子回路基板を提供することを目的としている。
【0005】
【課題を解決するための手段】
本発明によれば、上述の目的を達成するために、特許請求の範囲に記載のとおりの構成を採用している。ここでは、発明を詳細に説明するのに先だって、特許請求の範囲の記載について補充的に説明を行なっておく。
【0006】
すなわち、本発明の一側面によれば、上述の目的を達成するために、複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層を各機能ブロックに対応した形状の部分絶縁層に分割すると共に、上記部分絶縁層の相互に隣接する箇所において上記部分絶縁層の側面に電気伝導体層を被着するようにしている。
【0007】
なお、機能ブロックは、それ自体で1つ以上の機能を有し、他の機能ブロックとの間で電磁誘導や電波放射の遮蔽を行うことが好ましい回路単位である。
【0008】
各機能ブロックに対応する部分絶縁層は完全に分割されていても良いし、部分的に結合されていても良い。
【0009】
この構成においては分割位置に設けた電気伝導体層により電磁誘導や放射電波により干渉を低減できる。
【0010】
また、本発明の他の側面によれば、複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層を各機能ブロックに対応した形状の部分絶縁層に分割すると共に、上記部分絶縁層の相互に隣接する箇所において上記部分絶縁層の側壁の間に隙間を設けるようにしてる。
【0011】
この構成においても、誘電率の低い隙間部分により電磁誘導や放射電波により干渉を低減できる。この場合も、各機能ブロックに対応する部分絶縁層は完全に分割されていても良いし、部分的に結合されていても良い。
【0012】
また、本発明のさらに他の側面によれば、複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層の各機能ブロックに対応した絶縁層部分領域が相互に隣接する箇所において上記絶縁層に貫通穴の列を設けて誘電率の低い領域を形成するようにしている。
【0013】
この構成においても、誘電率の低い貫通穴により電磁誘導や放射電波により干渉を低減できる。
【0014】
また、本発明のさらに他の側面によれば、複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層の各機能ブロックに対応した絶縁層部分領域が相互に隣接する箇所において側面にメッキの施されたスルーホールもしくは金属で埋めたスルーホールの列を設け、さらにこららスルーホールは無接続の独立したスルーホールとするようにしている。
この構成においても、スルーホールの電気伝導体部分により電磁誘導や放射電波により干渉を低減できる。
【0015】
なお、本発明の上述の側面および本発明の他の側面は特許請求の範囲に記載されるとおりであり、以下、実施例を用いて詳細に説明される。
【0016】
【発明の実施の形態】
以下、本発明の実施例について詳細に説明する。
【0017】
[第1の実施例]
図1により第1の実施例について説明を行う。図1は、この実施例の電子回路基板を構成要素に分解して示している。最終的には、各構成要素を積層プレスすることにより一体の電子回路基板を構成する。図1において、電子回路基板10は、上から順に第1層銅箔11、絶縁体12、第2層銅箔13、絶縁体14、第3層銅箔15、絶縁体16、第4層銅箔15等を含んで構成されている。電子回路基板10は、複数の回路ブロック(機能ブロック)10a、10b、10cを構成する。回路ブロック10a、10b、10cはGNDパターン10dにより個別に囲まれ、適宜、シールドケース(図示しない)により遮蔽される。絶縁体12、14、16は、回路ブロック10a、10b、10cの形状に対応する領域a、b、cに分割されている。そして、絶縁体12、14、16の領域a、b、cの相互に隣接する箇所において側壁にメッキ処理(または金属蒸着)が施される。第2層銅箔13と第3層銅箔15の間に絶縁体14をはさみ、積層プレスする。このとき、絶縁体14の領域a、b、c間同士の隙間を防ぐために接着剤等を使用しても構わない。隙間をそのまま残しても良い。第2層銅箔13及び第3層同箔15に対して必要に応じてエッチング処理により、配線パターン形成・絶縁層メッキ部に対する銅箔剥離を行う。
【0018】
同様に第1層銅箔11−第2層銅箔13間と、第3層銅箔15−第4層銅箔17間に絶縁体を積層し、全体を積層する。第1層銅箔11及び第4層銅箔17にエッチング処理によりパターンを形成する。また、必要に応じて内部絶縁体のメッキ部に対しても絶縁のための銅箔剥離を行う。以上により内部の絶縁体に遮蔽部を設けた電子回路基板10を形成することが可能となる。
【0019】
構成する回路が第1層銅箔11を中心に構成され、他の銅箔層からの干渉が少ないような場合には図2に示すように、絶縁体の分割を第1層銅箔11と第2層銅箔13間の絶縁体12にみを分割するようにしてもよい。
【0020】
この構成においては、絶縁体を介して影響を与える他の回路ブロックからの電磁誘導や放射電波をメッキ処理部(金属蒸着部)により低減できる。
【0021】
[第2の実施例]
つぎに第2の実施例の電子回路基板について説明する。第1の実施例と同様に図1を用いて説明を行う。
【0022】
第2の実施例においては、絶縁体12、14、16の領域a、b、cの相互の間に隙間を形成する。すなわち、第2層銅箔13と第3層銅箔15の間に絶縁体14をはさみ、積層プレスする。このとき、絶縁体14の領域a、b、c間にエアーギャップが形成されるように一定の隙間を開けて積層を行う。第2層銅箔13及び第3層銅箔15に対して必要に応じてエッチング処理により、配線パターン形成・絶縁層メッキ部に対する銅箔剥離を行う。
【0023】
同様に第1層銅箔11−第2層銅箔13間と、第3層銅箔15−第4層銅箔17間に絶縁体を積層し、全体を積層する。第1層銅箔11及び第4層銅箔17にエッチング処理によりパターンを形成する。また、必要に応じて内部絶縁体のメッキ部に対しても絶縁のための銅箔剥離を行う。以上により内部の絶縁体に遮蔽部を設けた電子回路基板10を形成することが可能となる。
【0024】
構成する回路が第1層銅箔11を中心に構成され、他の銅箔層からの干渉が少ないような場合には図2に示すように、絶縁体の分割を第1層銅箔11と第2層銅箔13間の絶縁体12にみを分割するようにしてもよい。
【0025】
この構成においては、絶縁体を介して影響を与える他の回路ブロックからの電磁誘導や放射電波を誘電率の低い隙間部分により低減できる。
【0026】
なお、エアーギャップにポリイミド系樹脂や、セラミック粉末を混合したエポキシ樹脂を充填しても良い。これらは十分に誘電率が低いものであり、しかも重点により構造的な補強が可能となる。
【0027】
[第3の実施例]
つぎに第3の実施例の電子回路基板について説明する。図3はこの実施例を分解した状態で示している。図3において図1または図2に対応する箇所には対応する符号を付した。図3においては、回路ブロック10a、10c間を接続する信号線に対して、内部の絶縁体12に対して配線を挟む位置にスリット12a、12bを設けこの部分をメッキ処理もしくはエアーギャップとしたものである。このスリットに相当する部分は内部の絶縁層を細かく分割したものとしても良い(スリットの根元同旨を結ぶように切断して独立した分割片とする)。なお、図3では絶縁体12のみを分割しスリット12a、12bを設けるようにしたが、他の絶縁体14、16も同様に構成しても良い。
【0028】
[第4の実施例]
つぎに第4の実施例の電子回路基板について説明する。図4はこの実施例の電子回路基板10の平面図を示し、図5は側面断面図を示している。
【0029】
図4および図5において、電子回路基板10の回路ブロック10a、10b、10cはGNDパターン10dにより囲まれている。回路ブロック10a−回路ブロック10b間と、回路ブロック10a−回路ブロック10cと、回路ブロック10b−回路ブロック10c間においてもGNDパターン10dが延在されており、この延在部分の両サイドに穴(キリ穴、または側面にめっきを施したスルーホールもしくは金属により埋められたスルーホール)10eを1列もしくは複数列にして並べる。複数列に並べる場合には穴の位置が互い違いになるように配置することが望ましい。配置された穴がキリ穴の場合にはキリ穴の集合体により周囲より誘電率が低くなることにより、電磁誘導による電子回路間で生じる干渉を抑えることが可能となる。一般的に電子回路基板で用いられる比誘電率は4.7程度であるが、このキリ穴の集合体により、空気の1に近くなる。また、穴をメッキの施されたスルーホールもしくは金属の埋められたスルーホールとすることにより、電波の干渉を遮蔽する効果が得られより高い効果が得られる。
【0030】
なお、図4及び図5においては電子回路基板10に電子部品が実装された状態が示されている。電子回路基板10に電子部品を実装して所望の複数の機能ブロックからなる電子回路装置が実現される。
【0031】
[第5の実施例]
つぎに第5の実施例の回路基板装置について説明する。図6は第5の実施例の電子回路基板を示すものであり、この図において図5と対応する箇所には対応する符号を付した。この実施例においては、シールド板18を設け、このシールド板18とGNDパターン10dにより電磁シールド、電波遮蔽を行う。シールド板18自体は従来のものと同様である(図13)。
【0032】
[第6の実施例]
つぎに第6の実施例の回路基板装置について説明する。図7は第6の実施例の電子回路基板を示すものであり、この図において図5または図6と対応する箇所には対応する符号を付した。この実施例においては、回路ブロック間に設けられた穴10eがキリ穴となっている。穴10eがキリ穴の場合、このキリ穴より、電波が漏洩する場合がある。この漏洩する電波を防ぐために部品が搭載する面とは反対側に、キリ穴の周囲の配置でGNDパターン10fを設け、ここにシールド板19を装着することにより、キリ穴からの電波漏洩を防止することができる。
【0033】
[第7の実施例]
つぎに第7の実施例の電子回路基板について説明する。図8はこの実施例の電子回路基板10の平面図を示し、図9は側面断面図を示している。
【0034】
一般的に高周波を扱う電子回路では各回路ブロック(機能ブロック)間を接続される信号線は、機能ブロック間に設けられたGNDパターンを避けるために、電子回路基板の内層や裏側の層を利用して接続される。この為にはビアホール(VIA)と呼ばれるスルーホールを介して内層もしくは裏側の面に信号線を引き出し、再びVIAを介して表面に引き出される。しかし、VIAを設けることにより信号線上にインダクタンスが生じその値は数nHになる。このインダクタンスが生じることにより、特にGHzを超えるような信号では信号のレベルが減衰してしまう。この実施例では機能ブロック間をまたぐ信号線を表面で接続したものである。
【0035】
図8および図9において、回路ブロック10a、10cの間を信号線20により表面で接続する。信号線を通すために分断されたGNDパターンの間にこれまでの実施例と同様に穴10e(キリ穴もしくはスルーホール)を設けることにより、回路ブロック間の干渉を抑えると共に、GNDとの結合も抑えることが可能となる。
【0036】
[第8の実施例]
つぎに第8の実施例の回路基板装置について説明する。図10は第8の実施例の電子回路基板を示すものであり、この図において図4と対応する箇所には対応する符号を付した。図10において、3つの回路ブロック10a、10b、10cがGNDパターン10dにより囲まれている。各回路ブロック10a、10b、10cの境界となるGNDパターン10dは、その中に、パターンの無い領域を有し、この中にキリ穴もしくはスルーホールを並べて配置して電磁誘導や電波放射の影響を軽減するようにしている。
【0037】
[第9の実施例]
つぎに第9の実施例の回路基板装置について説明する。図11は第9の実施例の電子回路基板を示すものであり、この図において図4と対応する箇所には対応する符号を付した。図10においては、穴10eの形状を長穴とし、回路ブロック10bにおいては長穴間を塞ぐように長穴間の外側に更に長穴もしくは丸穴を配置したものである。回路ブロック10aと回路ブロック10cの間ではそれぞれに配置した長穴が交互になるように配置することにより効果を高めている。
【0038】
【発明の効果】
以上説明したように、本発明によれば、回路ブロック(機能ブロック)間絶縁体の分割やキリ穴等により回路ブロック間の干渉を低減できる。とくに、無線回路等のアナログ処理を必要とする電子回路では特性の良い電子回路を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例(第2の実施例)を分解した状態で示す図である。
【図2】上述第1の実施例(第2の実施例)の変形例を説明する図である。
【図3】本発明の第3の実施例を分解した状態で示す図である。
【図4】本発明の第4の実施例の平面図である。
【図5】本発明の第4の実施例の側面断面図である。
【図6】本発明の第5の実施例の側面断面図である。
【図7】本発明の第6の実施例の側面断面図である。
【図8】本発明の第7の実施例の平面図である。
【図9】本発明の第7の実施例の部分側面断面図である。
【図10】本発明の第8の実施例の平面図である。
【図11】本発明の第9の実施例の平面図である。
【図12】従来の電子回路基板の平面図である。
【図13】従来の電子回路基板の側面断面図である。
【符号の説明】
10 電子回路基板
10a、10b、10c 回路ブロック
10d、10f GNDパターン
10e 穴
11、13、15、17 銅箔
12a スリット
12、14、16 絶縁体
18、19 シールド板
20 信号線
Claims (11)
- 複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層を各機能ブロックに対応した形状の部分絶縁層に分割すると共に、上記部分絶縁層の相互に隣接する箇所において上記部分絶縁層の側面に電気伝導体層を被着したことを特徴とする電子回路基板。
- 複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層を各機能ブロックに対応した形状の部分絶縁層に分割すると共に、上記部分絶縁層の相互に隣接する箇所において上記部分絶縁層の側壁の間に隙間を設けたことを特徴とする電子回路基板。
- 複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層の各機能ブロックに対応した絶縁層部分領域が相互に隣接する箇所において上記絶縁層に貫通穴の列を設けて誘電率の低い領域を形成したことを特徴とする電子回路基板。
- 複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、電子回路基板本体内部の絶縁層の各機能ブロックに対応した絶縁層部分領域が相互に隣接する箇所において側面にメッキの施されたスルーホールもしくは金属で埋めたスルーホールの列を設け、さらにこららスルーホールは無接続の独立したスルーホールとしたことを特徴とする電子回路基板。
- 請求項3または請求項4の電子回路基板において、上記各機能ブロックに対応した絶縁層部分領域が相互に隣接する箇所において設けられる貫通穴またはスルーホールを長穴としたことにより、遮蔽効果を高めた電子回路基板。
- 請求項5の電子回路基板において、上記長穴が少なくとも隣接する2つの列に配置され、一方の列の長穴と他方の列の長穴が互い違い設けられる電子回路基板。
- 複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、上記機能ブロック間を接続する信号線を挟む配置で電子回路基板本体内部の絶縁層を分割し、その分割箇所において上記絶縁層の側面に電気伝導体層を被着したことを特徴とする電子回路基板。
- 複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、上記機能ブロック間を接続する信号線を挟む配置で電子回路基板本体内部の絶縁層を分割し、その分割箇所においてエアーギャップを設けたことを特徴とする電子回路基板。
- 複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、上記機能ブロック間を接続する信号線を挟む配置で電子回路基板本体内部の絶縁層を分割し、その分割箇所において貫通穴を並べたことを特徴とする電子回路基板。
- 複数の機能ブロックから成り立つ電子回路を実装するための電子回路基板において、上記機能ブロック間を接続する信号線を挟む配置で電子回路基板本体内部の絶縁層を分割し、その分割箇所においてメッキの施されたスルーホールもしくは金属により埋められたスルーホールを並べたことを特徴とする電子回路基板。
- 請求項1〜10のいずれかに記載の電子回路基板とこの電子回路基板に実装された電子部品とからなる電子回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002368259A JP2004200477A (ja) | 2002-12-19 | 2002-12-19 | 電子回路基板および電子回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002368259A JP2004200477A (ja) | 2002-12-19 | 2002-12-19 | 電子回路基板および電子回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004200477A true JP2004200477A (ja) | 2004-07-15 |
Family
ID=32764881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002368259A Pending JP2004200477A (ja) | 2002-12-19 | 2002-12-19 | 電子回路基板および電子回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004200477A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078321A (ja) * | 2006-09-20 | 2008-04-03 | Sony Ericsson Mobilecommunications Japan Inc | 通信端末及び送信機のシールド構造 |
JP2009058449A (ja) * | 2007-08-31 | 2009-03-19 | Daihen Corp | 遮蔽部を有するプリント基板、電流・電圧検出用プリント基板および電流・電圧検出器 |
JP2010153540A (ja) * | 2008-12-25 | 2010-07-08 | Nitto Denko Corp | プリント配線基板 |
JP2015053298A (ja) * | 2013-08-07 | 2015-03-19 | 太陽誘電株式会社 | 回路モジュール |
CN105208844A (zh) * | 2015-09-24 | 2015-12-30 | 浪潮电子信息产业股份有限公司 | 一种屏蔽pcb板高速信号干扰的方法 |
CN112616243A (zh) * | 2020-12-10 | 2021-04-06 | 智英科技股份有限公司 | 具有防串音屏蔽结构的多插座面板装置 |
-
2002
- 2002-12-19 JP JP2002368259A patent/JP2004200477A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078321A (ja) * | 2006-09-20 | 2008-04-03 | Sony Ericsson Mobilecommunications Japan Inc | 通信端末及び送信機のシールド構造 |
JP2009058449A (ja) * | 2007-08-31 | 2009-03-19 | Daihen Corp | 遮蔽部を有するプリント基板、電流・電圧検出用プリント基板および電流・電圧検出器 |
JP2010153540A (ja) * | 2008-12-25 | 2010-07-08 | Nitto Denko Corp | プリント配線基板 |
JP2015053298A (ja) * | 2013-08-07 | 2015-03-19 | 太陽誘電株式会社 | 回路モジュール |
CN105208844A (zh) * | 2015-09-24 | 2015-12-30 | 浪潮电子信息产业股份有限公司 | 一种屏蔽pcb板高速信号干扰的方法 |
CN112616243A (zh) * | 2020-12-10 | 2021-04-06 | 智英科技股份有限公司 | 具有防串音屏蔽结构的多插座面板装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8354975B2 (en) | Electromagnetic band gap element, and antenna and filter using the same | |
US6777620B1 (en) | Circuit board | |
JP2011165931A (ja) | 高周波回路モジュール | |
JP2008130915A (ja) | 部品内蔵基板 | |
JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
JP2001068801A (ja) | プリント配線板 | |
JP4494714B2 (ja) | プリント配線板 | |
JP2571029B2 (ja) | マイクロ波集積回路 | |
US20070228578A1 (en) | Circuit substrate | |
KR101055492B1 (ko) | 전자기파 차단 기판 | |
JP4992394B2 (ja) | プリント配線板 | |
JP2006294769A (ja) | 多層プリント配線基板 | |
JP2006211620A (ja) | フィルタ及びデュプレクサ | |
JP5307664B2 (ja) | 多層基板および電子機器 | |
JPH11298097A (ja) | プリント配線板 | |
JPWO2008010445A1 (ja) | 多層プリント回路基板 | |
JP2004071772A (ja) | 高周波パッケージ | |
EP0872165B1 (en) | Circuit board with screening arrangement against electromagnetic interference | |
JP2008263360A (ja) | 高周波基板装置 | |
JPH04261097A (ja) | 多層プリント基板 | |
JP3921079B2 (ja) | 配線基板 | |
JP4694035B2 (ja) | 配線構造基板 | |
JPH088573A (ja) | シールドケース構造 | |
JP2010278072A (ja) | 多層基板 | |
JP2001291817A (ja) | 電子回路装置および多層プリント配線板 |