JP2010278072A - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP2010278072A
JP2010278072A JP2009126793A JP2009126793A JP2010278072A JP 2010278072 A JP2010278072 A JP 2010278072A JP 2009126793 A JP2009126793 A JP 2009126793A JP 2009126793 A JP2009126793 A JP 2009126793A JP 2010278072 A JP2010278072 A JP 2010278072A
Authority
JP
Japan
Prior art keywords
layers
multilayer substrate
circuit pattern
circuit
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009126793A
Other languages
English (en)
Inventor
Yuji Takeuchi
裕士 竹内
Toru Nagase
徹 永瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009126793A priority Critical patent/JP2010278072A/ja
Publication of JP2010278072A publication Critical patent/JP2010278072A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】高密度化・小型化と併せて雑音を低減できる構造を有した多層基板を得ること。
【解決手段】誘電体層で分離された複数層の導体それぞれに形成される複数の回路パターン1における1つまたは2以上の回路パターンのうち、一部の層における回路パターン或いは全部の層における回路パターンを取り囲む磁性体4を設けた。これによって、雑音低減用部品の取り付けや基板の層数を増やすことなく、或る回路パターンから放射される雑音が他の回路パターンに混入するのを低減できる。したがって、高密度化・小型化と併せて雑音を低減できる構造を有した多層基板を実現できる。
【選択図】 図1

Description

本発明は、多層基板に関するものである。
多層基板では、回路の高密度化と小型化とが課題である。多層基板では、誘電体層で分離された複数層の導体それぞれに回路パターンが形成される。各層の回路パターンは、層間の導体を接続するスルーホールを使って接続される。
ところで、この多層基板では、各回路パターンに高周波の電気信号が伝送されると、周囲に雑音が放射されるので、複数の信号が相互に干渉することが起こる。そこで、従来では、他の回路への雑音混入を低減するため、以下の(1)〜(4)ような対策を講じていた。
(1)多層基板に取り付けられた部品の配線材をフェライトビーズに挿通する方法。
(2)多層基板表面の線路にチップ型フェライトビーズやコンデンサを取り付ける方法。(3)多層基板内の信号線路間にグランド層を設ける方法(例えば、特許文献1)。
(4)多層基板内に磁性体の層を設けることで、高周波信号がスルーホールを伝送する際にフェライトビーズと同様の効果を得る方法(例えば、特許文献2)。
特許第3267274号公報 特許第2741090号公報
しかし、方法(1)では部品と基板間の配線が長くなる、方法(2)では部品点数が多くなる、方法(3)では多くの種類の信号線路を分離しようとするとグランド層が多くなるので、多層基板の高密度化・小型化を図る上で問題である。
また、方法(4)では、スルーホールを伝送する高周波信号から周囲の回路へ混入する雑音を低減できるが、同じ層の信号線路間ではその効果が得られないので、信号間の相互干渉を十分に回避することがきない。
本発明は、上記に鑑みてなされたものであり、高密度化・小型化と併せて雑音を低減できる構造を有した多層基板を得ることを目的とする。
上述した目的を達成するために、本発明にかかる多層基板は、誘電体層で分離された複数層の導体それぞれに形成される複数の回路パターンにおける1つまたは2以上の回路パターンのうち、一部の層における回路パターン或いは全部の層における回路パターンを取り囲む磁性体を設けたことを特徴とする。
本発明によれば、雑音低減用部品の取り付けや、基板の層数を増やすことなく、或る回路パターンから放射される雑音が他の回路パターンに混入するのを低減できる。したがって、高密度化・小型化と併せて雑音を低減できる構造を有した多層基板を実現できるという効果を奏する。
図1は、本発明の一実施の形態による多層基板の構成を示す一側面透視図である。 図2は、図1に示すA−A’線断面図である。 図3は、図1に示す多層基板の他の一側面透視図である。 図4は、図1に示すB−B’線断面図である。
以下に、本発明にかかる多層基板の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
図1〜図4は、本発明の一実施の形態による多層基板の構成を示す側面透視図および断面図である。なお、図1は、本発明の一実施の形態による多層基板の一側面透視図、図2は、図1に示すA−A’線断面図である。図3は、図1に示す多層基板の他の一側面透視図、図4は、図1に示すB−B’線断面図である。
図1〜図4において、多層基板では、回路パターン1が、誘電体層2で分離された複数層の導体に形成される。各層の回路パターン1は、層間の導体を接続するスルーホール3を使って接続される。スルーホール3は、内部の壁面に導体のメッキが施されている。
回路パターン1は、電源と電気信号とを伝送する。また、電気信号を伝送する回路パターン1と誘電体層2とにより、マイクロ波の高周波信号を伝送するマイクロ波回路を構成する。
回路パターン1を高周波信号が伝送すると、周囲に雑音が放射される。放射された雑音は、他の回路パターン1に影響を及ぼし、回路の誤動作を引き起こす。また、多層基板に取り付けられた部品が、多層基板に外部から入力された信号から雑音を受け取ると、同様に、回路の誤動作が引き起こされる。
そこで、この多層基板において、本実施の形態では、複数層に形成される1つまたは2以上の回路パターン1のうち、一部の層における回路パターン1或いは全部の層における回路パターン1を取り囲むように、磁性体4を設けてある。
例えば、回路パターン1を取り囲む磁性体4は、当該回路パターン1からの雑音放射を低減する磁気シールドとして機能させることができる。また、回路パターン1を取り囲む磁性体4は、当該回路パターン1から放射される雑音のうち、特定周波数の高周波雑音の透過を阻止するフィルタのインダクタとして動作させることができる。
このように、本実施の形態によれば、複数層に形成される1つまたは2以上の回路パターン1のうち、一部の層における回路パターン1或いは全部の層における回路パターン1を磁性体4で取り囲む構成としたので、雑音低減用部品の取り付けや、基板の層数を増やすことなく、或る回路パターンから放射される雑音が他の回路パターンに混入するのを低減できる。したがって、高密度化・小型化と併せて雑音を低減できる構造を有した多層基板を実現できる。
以上のように、本発明にかかる多層基板は、高密度化・小型化と併せて雑音を低減できる構造を有した多層基板として有用である。
1 回路パターン
2 誘電体層
3 スルーホール
4 磁性体

Claims (1)

  1. 誘電体層で分離された複数層の導体それぞれに形成される複数の回路パターンにおける1つまたは2以上の回路パターンのうち、一部の層における回路パターン或いは全部の層における回路パターンを取り囲む磁性体を設けたことを特徴とする多層基板。
JP2009126793A 2009-05-26 2009-05-26 多層基板 Pending JP2010278072A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009126793A JP2010278072A (ja) 2009-05-26 2009-05-26 多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009126793A JP2010278072A (ja) 2009-05-26 2009-05-26 多層基板

Publications (1)

Publication Number Publication Date
JP2010278072A true JP2010278072A (ja) 2010-12-09

Family

ID=43424799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009126793A Pending JP2010278072A (ja) 2009-05-26 2009-05-26 多層基板

Country Status (1)

Country Link
JP (1) JP2010278072A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109116695A (zh) * 2017-06-22 2019-01-01 京瓷办公信息系统株式会社 图像处理装置
CN110418492A (zh) * 2018-04-26 2019-11-05 矢崎总业株式会社 基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109116695A (zh) * 2017-06-22 2019-01-01 京瓷办公信息系统株式会社 图像处理装置
JP2019009232A (ja) * 2017-06-22 2019-01-17 京セラドキュメントソリューションズ株式会社 画像処理装置
CN110418492A (zh) * 2018-04-26 2019-11-05 矢崎总业株式会社 基板
CN110418492B (zh) * 2018-04-26 2023-07-14 矢崎总业株式会社 基板

Similar Documents

Publication Publication Date Title
JP4755209B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
US8094429B2 (en) Multilayer capacitors and methods for making the same
KR101335987B1 (ko) 다층 인쇄회로기판
JP2009021594A (ja) 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法
JP6829448B2 (ja) 印刷配線板およびその製造方法
JP2011165931A (ja) 高周波回路モジュール
US8299876B2 (en) Filter
JP2014165424A (ja) 電子回路および電子機器
JP2017187379A (ja) 多層基板回路モジュール、無線通信装置およびレーダ装置
US10687414B2 (en) Circuit board
JP5353042B2 (ja) プリント配線基板
JP2010278072A (ja) 多層基板
US20140132371A1 (en) Noise suppression device and multilayer printed circuit board carrying same
US20070228578A1 (en) Circuit substrate
KR101055492B1 (ko) 전자기파 차단 기판
KR101422931B1 (ko) 다층 인쇄회로기판
JP4141491B2 (ja) パターンアンテナ内蔵回路基板
JP2009218258A (ja) 高周波モジュール
JPWO2008010445A1 (ja) 多層プリント回路基板
JP2004200477A (ja) 電子回路基板および電子回路装置
JP2009043853A (ja) 多層基板
JP2013222924A (ja) 部品内蔵基板
JPH04261097A (ja) 多層プリント基板
JP4010927B2 (ja) パターンアンテナ内蔵回路基板
JP2011066099A (ja) 多層プリント基板